JP2012190873A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012190873A
JP2012190873A JP2011050995A JP2011050995A JP2012190873A JP 2012190873 A JP2012190873 A JP 2012190873A JP 2011050995 A JP2011050995 A JP 2011050995A JP 2011050995 A JP2011050995 A JP 2011050995A JP 2012190873 A JP2012190873 A JP 2012190873A
Authority
JP
Japan
Prior art keywords
type
layer
impurity concentration
voltage
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011050995A
Other languages
English (en)
Inventor
Akito Nishii
昭人 西井
Katsumitsu Nakamura
勝光 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011050995A priority Critical patent/JP2012190873A/ja
Priority to US13/237,309 priority patent/US20120228700A1/en
Priority to DE102011089452.7A priority patent/DE102011089452B4/de
Priority to KR1020120022160A priority patent/KR101329613B1/ko
Priority to CN201210071923.7A priority patent/CN102683427B/zh
Publication of JP2012190873A publication Critical patent/JP2012190873A/ja
Priority to US14/336,800 priority patent/US9202936B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】Ｐ型アノード層の不純物濃度に依存せずに耐圧を保持しながら、Ｐ型アノード層の不純物濃度によってオン電圧を制御してライフタイム制御無しでオン電圧とリカバリー損失のトレードオフ特性を制御することができ、かつスナップオフ現象を抑制できる半導体装置を得る。
【解決手段】Ｎ−型ドリフト層１上にＰ型アノード層２が設けられている。Ｐ型アノード層を貫通するようにトレンチ３が設けられている。トレンチ３内に絶縁膜４を介して導電性物質５が埋め込まれている。Ｎ−型ドリフト層１とＰ型アノード層２の間にＮ型バッファ層６が設けられている。Ｎ型バッファ層６は、Ｎ−型ドリフト層１よりも高い不純物濃度を持つ。
【選択図】図１

Description

本発明は、６００Ｖ以上の高耐圧パワーモジュールを構成する半導体装置の１つであるダイオードに関し、特に発振耐量やリカバリー耐量を向上させることができ、かつスナップオフ現象を抑制できる半導体装置及びその製造方法に関する。
図３０は、ダイオードのオン電圧ＶＦとリカバリー損失Ｅｒｅｃの関係を示す図である。両者の間にはレードオフの関係がある。応用する製品に応じて、トレードオフカーブ上の任意の点を利用する。従来はトレードオフカーブ上の任意の点の特性を持つダイオードを得るために、Ｐ型アノード層の不純物濃度を制御するか、又は電子線照射によりライフタイムを制御していた。
ダイオードに逆バイアスを印加した場合、空乏層がアノードとカソードの両側に伸びていく。Ｐ型アノード層の不純物濃度を低くすると、高電圧を印加した際に空乏層がアノード側に伸びやすくなるため、電界がアノード側でリーチスルーを起こして耐圧の低下を招くという問題がある。ただし、Ｐ型アノード層の不純物濃度を低くすると、リカバリー動作時の逆回復電流Ｉｒｒを小さくできるため、リカバリー損失を低減することができる。そこで、従来は、Ｉｒｒを小さくするためにＰ型アノード層の不純物濃度を耐圧保持可能な範囲で低くし、ライフタイムを制御してトレードオフカーブ上の任意の特性を得てきた。また、これまでに低リーク電流化、低Ｉｒｒ化等を目的として、アノード側にトレンチを形成したダイオードが提案されてきている（例えば、特許文献１参照）。
特開平１１−９７７１５号公報
従来技術では、ＶＦ−Ｅｒｅｃトレードオフ特性をライフタイム制御技術により制御しているため、クロスポイントが大きく変化し、並列動作時に制御しにくいという問題がある。また、Ｉｒｒを小さくするためにＰ型アノード層の不純物濃度を低くしたいが、耐圧保持の観点より、濃度を低くできないという問題がある。
厳しい条件（電源電圧Ｖｃｃが高く、電流密度Ｊｃが低く、浮遊インダクタンスＬｓが高い）下でリカバリー動作させた場合、その動作終端において逆回復電流が０になる際にカソード付近のキャリア密度が急激に変化する。それによって電流密度変化率ｄｊｒ／ｄｔが大きくなることで、アノード−カソード間電圧が電源電圧よりも跳ね上がるスナップオフ現象が発生する。その時のスナップオフ電圧Ｖｓｎａｐ−ｏｆｆがダイオードの耐圧を越える場合、デバイス破壊に至るという問題がある。従って、スナップオフ現象を抑制させる必要がある。
また、リカバリー動作における破壊として、電圧破壊と熱破壊がある。熱破壊の一つのモデルでは、終端領域内の残留キャリアがリカバリー動作時にアノード終端部に集中することで、当該箇所で温度が上昇し、熱破壊に至る。従って、キャリアがアノード終端部に集中するような構造では、リカバリー耐量が小さいという問題があった。
本発明は、上述のような課題を解決するためになされたもので、第１の目的はＰ型アノード層の不純物濃度に依存せずに耐圧を保持しながら、Ｐ型アノード層の不純物濃度によってオン電圧を制御してライフタイム制御無しでオン電圧とリカバリー損失のトレードオフ特性を制御することができ、かつスナップオフ現象を抑制できる半導体装置及びその製造方法を得るものである。第２の目的は、リカバリー耐量を向上させることができる半導体装置を得るものである。
第１の発明に係る半導体装置は、Ｎ型ドリフト層と、前記Ｎ型ドリフト層上に設けられたＰ型アノード層と、前記Ｐ型アノード層を貫通するトレンチと、前記トレンチ内に絶縁膜を介して埋め込まれた導電性物質と、前記Ｎ型ドリフト層と前記Ｐ型アノード層の間に設けられ、前記Ｎ型ドリフト層よりも高い不純物濃度を持つＮ型バッファ層とを備えることを特徴とする。
第２の発明に係る半導体装置は、Ｎ型ドリフト層と、前記Ｎ型ドリフト層上の一部に設けられたＰ型アノード層と、前記Ｐ型アノード層に接続されたアノード電極と、Ｐ型アノード層の外端部と前記アノード電極との間に設けられた絶縁膜とを備え、前記Ｐ型アノード層の外端と前記絶縁膜の内端との間の長さが１００μｍ以上であることを特徴とする。
第１の発明により、Ｐ型アノード層の不純物濃度に依存せずに耐圧を保持しながら、Ｐ型アノード層の不純物濃度によってオン電圧を制御してライフタイム制御無しでオン電圧とリカバリー損失のトレードオフ特性を制御することができ、かつスナップオフ現象を抑制できる。第２の発明により、リカバリー耐量を向上させることができる。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 トレンチが有る場合と無い場合におけるアノード部の電界強度分布を示す図である。 Ｐ型アノード層の不純物濃度とオン電圧ＶＦ及び耐圧ＢＶｒｒｍの関係を示す図である。 従来のダイオード構造を示す断面図である。 従来技術と本発明のそれぞれのトレードオフ制御方法によるＶＦ−Ｅｒｅｃトレードオフ特性の違いを示す図である。 トレンチが有る場合と無い場合におけるＮ型バッファ層の不純物濃度と耐圧ＢＶｒｒｍの関係を示す図である。 オン電圧ＶＦとクロスポイントの関係を示す図である。 トレンチの深さと耐圧の関係を示す図である。 アノード幅及びトレンチ幅とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆの関係を示す図である。 Ｎ型バッファ層の不純物濃度とオン電圧ＶＦの関係を示す図である。 Ｎ型バッファ層の不純物濃度とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆの関係を示す図である。 Ｐ＋型コンタクト層が有る場合と無い場合におけるＰ型アノード層の不純物濃度とオン電圧の関係を示す図である。 図１１及び図１３のシミュレーションに用いた回路及びその回路のパラメータを示す図である。 本発明の実施の形態１に係る半導体装置を示す上面図である。 比較例１に係る半導体装置を示す上面図である。 比較例２に係る半導体装置の製造方法を示す断面図である。 比較例２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１と比較例２に係る製造方法によりそれぞれ製造したダイオードのリーク電流密度Ｊｒｒｍを示す図である。 Ｐ型カソード層のドーズ量とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆとの関係を示す図である。 Ｐ型カソード層のドーズ量とリカバリー動作時のオフ時間ｔｒｒとの関係を示す図である。 本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。 本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 長さＬａｂｒとチップ内最大温度の関係をシミュレーションした結果を示す図である。 図２６のシミュレーションに用いた回路及びその回路のパラメータを示す図である。 ダイオードのリカバリーＳＯＡ（Safety Operation Area）を示す図である。 本発明の実施の形態２に係る半導体装置の変形例を示す断面図である。 ダイオードのオン電圧ＶＦとリカバリー損失Ｅｒｅｃの関係を示す図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。Ｎ−型ドリフト層１上にＰ型アノード層２が設けられている。Ｐ型アノード層を貫通するようにトレンチ３が設けられている。トレンチ３内に絶縁膜４を介して導電性物質５が埋め込まれている。
また、ＯＮ状態でのホールの注入を抑制することでリカバリー動作時の逆回復電流Ｉｒｒを低下させるために、Ｎ−型ドリフト層１とＰ型アノード層２の間にＮ型バッファ層６が設けられている。Ｎ型バッファ層６は、Ｐ型アノード層２よりも低く、Ｎ−型ドリフト層１よりも高い不純物濃度を持つ。
トレンチ３内の導電性物質５はアノード電極７に接続され、アノード電極７と同電位になっている。これによって、逆バイアス印加時にトレンチ３がＧＮＤとなり、フィールドプレート効果によって、Ｐ型アノード層２とＮ型バッファ層６のＰＮ接合部の電界上昇を抑制することができる。
さらに、アノード電極７とのオーミックコンタクトを確保するために、Ｐ型アノード層２とアノード電極７との間にＰ型アノード層２よりも高濃度（≧１×１０１９ｃｍ−３）なＰ＋型コンタクト層８が設けられている。
Ｎ−型ドリフト層１の下面には、Ｎ＋型カソード層９とＰ型カソード層１０がそれぞれ設けられている。Ｐ型カソード層１０は、所望の電気特性になるように適切な濃度に設計される。また、Ｎ＋型カソード層９とＰ型カソード層１０の直上にそれぞれＮ型層１１，１２が形成される。このＮ型層１１，１２により、順バイアス印加時のキャリア注入をしやすくすることができ、逆バイアス印加時のパンチスルーを防止することができ、リカバリー動作時のホール注入を制御することができる。なお、各層の不純物濃度をＮ型層１２≦Ｎ型層１１＜Ｐ型カソード層１０＜Ｎ＋型カソード層９にする。
続いて、本発明の実施の形態１に係る半導体装置の製造方法について説明する。図２，３は本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、Ｎ−型ドリフト層１の上面にＰ型アノード層２等を形成する。次に、図２に示すように、マスク１３を用いてＮ−型ドリフト層１の下面の第１の領域にＮ＋型カソード層９を選択的に形成する。次に、図３に示すように、マスク１４を用いてＮ−型ドリフト層１の下面の第１の領域とは異なる第２の領域にＰ型カソード層１０を選択的に形成する。
図４は、トレンチが有る場合と無い場合におけるアノード部の電界強度分布を示す図である。トレンチ３が有る場合、トレンチ３によるフィールドプレート効果により、ＰＮ接合部の電界をＮ−型ドリフト層１側に伸ばす。これにより、ＰＮ接合部の電界強度の上昇を抑制することができる。
Ｐ型アノード層の不純物濃度を低くすると、逆バイアス印加時に空乏層がＰ型アノード層２側に伸びやすくなり、ＰＮ接合部の電界強度が上昇しやすくなる。従って、トレンチ３が無い場合、ＰＮ接合部において低電圧でアバランシェ降伏を起こすため、耐圧が低下する。一方、トレンチ３を設けることによって、ＰＮ接合部の電界を低下できるため、Ｐ型アノード層２の不純物濃度を低くしても耐圧の低下を防ぐことができる。
図５は、Ｐ型アノード層の不純物濃度とオン電圧ＶＦ及び耐圧ＢＶｒｒｍの関係を示す図である。Ｐ型アノード層の不純物濃度によって順バイアス印加時の正孔注入量が変化するため、オン電圧が変化する。Ｐ型アノード層の不純物濃度が低下した場合に、図６に示す従来構造では前述したように耐圧が低下するのに対して、実施の形態１の構造では耐圧を保持することができる。
図７は、従来技術と本発明のそれぞれのトレードオフ制御方法によるＶＦ−Ｅｒｅｃトレードオフ特性の違いを示す図である。ライフタイム制御による従来の制御方法では、Ｐ型アノード層の不純物濃度で決まる高いＶＦの範囲でしかトレードオフ特性を制御できない。これに対し、トレンチ構造を用いたＰ型アノード層の不純物濃度による本発明の制御方法では、Ｐ型不純物濃度を低くしても、耐圧保持が可能である。このため、Ｐ型アノード層の不純物濃度に依存せずに耐圧を保持しながら、Ｐ型アノード層の不純物濃度によってＶＦを制御してトレードオフ特性を制御することができる。
図８は、トレンチが有る場合と無い場合におけるＮ型バッファ層の不純物濃度と耐圧ＢＶｒｒｍの関係を示す図である。トレンチ３が無い場合、Ｎ型バッファ層６の不純物濃度が高くなると、ＰＮ接合部の電界が上昇しやすくなり、耐圧が低下する。一方、トレンチ３がある場合、ＰＮ接合部の電界上昇は緩和されるため、Ｎ型バッファ層６を設けても耐圧が保持される。また、Ｎ型バッファ層６の不純物濃度が高くなると、相対的にＰ型アノード層２の不純物濃度が低くなる。
図９は、オン電圧ＶＦとクロスポイントの関係を示す図である。ライフタイム制御によりオン電圧ＶＦを変化させた場合に比べて、Ｐ型アノード層２の不純物濃度制御によりオン電圧ＶＦを変化させた方が、クロスポイントの増大を抑制できる。ここで、ダイオードを搭載するパワーモジュールではチップを並列動作させるため、クロスポイントが定格電流密度より高いチップが搭載されると、そのチップに電流集中し並列動作の制御がしづらくなる。従って、クロスポイントの増大を抑制できる本実施の形態のダイオードは有効である。
以上説明したように、トレンチ３を設けることにより、Ｐ型アノード層の不純物濃度を低くしても耐圧の低下を防ぐことができる。従って、Ｐ型アノード層の不純物濃度によるＶＦ−Ｅｒｅｃトレードオフ制御が可能になる。よって、ライフタイム制御を行う必要が無いため、ライフタイム制御によるクロスポイントの増加も防ぐことができる。
図１０〜図１４は、アノード側の各設計パラメータによる電気特性への影響をシミュレーションした結果である。図１５は、図１１及び図１３のシミュレーションに用いた回路及びその回路のパラメータを示す図である。
図１０は、トレンチの深さと耐圧ＢＶｒｒｍの関係を示す図である。トレンチ３の深さがＰＮ接合部の深さ（１．６６μｍ）より浅くなるとトレンチ３によるフィールドプレート効果がなくなり、耐圧が低下する。従って、トレンチ３の深さをＰＮ接合部よりも深くする必要がある。
図１１は、アノード幅及びトレンチ幅とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆの関係を示す図である。アノード幅は、（トレンチ３のピッチ）−（トレンチ３の幅×２）である。アノード幅が一定でトレンチ３の幅を大きくすると、アノード電極７のコンタクト面積が減少する。従って、キャリアのパスが狭まるため、リカバリー動作終端（電流が０になる直前）でもトレンチ３の間には多くのキャリアが存在し、トレンチ３の幅が小さい場合と比べて電流の変化が大きくなる。スナップオフ電圧Ｖｓｎａｐ−ｏｆｆは電流の変化率に依存して増加するため、発振特性が悪化する。従って、トレンチ３の幅を１．２μｍ以下にする必要がある。なお、アノード幅は発振特性に影響を与えないため、任意の値に設計してよい。
図１２は、Ｎ型バッファ層６の不純物濃度とオン電圧ＶＦの関係を示す図である。図１３は、Ｎ型バッファ層６の不純物濃度とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆの関係を示す図である。Ｎ型バッファ層６の不純物濃度を高くすると、オン電圧ＶＦが上昇し、スナップオフ電圧Ｖｓｎａｐ−ｏｆｆが増加する。従って、Ｎ型バッファ層６の不純物濃度を１×１０１７ｃｍ−３以下にする必要がある。また、Ｎ型バッファ層６は、Ｎ型バッファ層６中のキャリアの再結合をコントロールして、リカバリー動作時の逆回復電流Ｉｒｒを低下させる効果を持つ。Ｎ型バッファ層６の不純物濃度が高いほど、その効果は大きくなる。
図１４は、Ｐ＋型コンタクト層８が有る場合と無い場合におけるＰ型アノード層の不純物濃度とオン電圧の関係を示す図である。本実施の形態のダイオードでは、トレンチ３を設けたため、アノード電極７との接触面積が小さい。従って、Ｐ＋型コンタクト層８が無いとオン電圧ＶＦが上昇するため、Ｐ＋型コンタクト層８を設ける必要がある。
図１６は、本発明の実施の形態１に係る半導体装置を示す上面図である。図１７は、比較例１に係る半導体装置を示す上面図である。比較例１のようにコンタクト部全領域にわたってＰ＋型コンタクト層８を形成すると、アノード電極７からのホール注入がＰ＋型コンタクト層８の不純物濃度によって決定され、Ｐ型アノード層２の不純物濃度によるＶＦ−Ｅｒｅｃトレードオフ特性制御ができなくなる。そこで、本実施の形態のようにＰ＋型コンタクト層８の幅を適切に設計する必要がある。
また、本実施の形態では、ダイオードのカソード側にＰ型カソード層１０を設けている。これにより、リカバリー動作時に、Ｐ型カソード層１０からホールが注入され、カソードのキャリア密度の急激な低下を抑制し、スナップオフ電圧Ｖｓｎａｐ−ｏｆｆを低下させることができる。従って、発振耐量を向上させることができる。
続いて、本発明の実施の形態１に係る半導体装置の製造方法の効果について比較例２と比較して説明する。図１８，１９は比較例２に係る半導体装置の製造方法を示す断面図である。比較例２では、図１８に示すように、Ｎ−型ドリフト層１の下面全面にＰ型カソード層１０を形成する。次に、図１９に示すように、マスク１３を用いてＮ−型ドリフト層１の下面の一部の領域にＮ＋型カソード層９を選択的に形成する。
図２０〜図２２は、Ｐ型カソード層１０の形成プロセスや不純物濃度と電気特性との関係を測定した結果である。ここで、図２１及び図２２における測定条件は、電源電圧Ｖｃｃが２５００Ｖ、電流密度Ｊｃが０．７×定格電流密度、浮遊インダクタンスＬｓが４．６μＨ、リカバリー動作開始時の電流密度変化率ｄｊ／ｄｔが１３５０Ａ／μｓｅｃ・ｃｍ−２である。
図２０は、本発明の実施の形態１と比較例２に係る製造方法によりそれぞれ製造したダイオードのリーク電流密度Ｊｒｒｍを示す図である。比較例２ではリーク電流が増加して耐圧が低下する。従って、実施の形態１のようにＰ型カソード層１０とＮ＋型カソード層９をそれぞれ選択的に形成して、互いの影響を受けないようにする必要がある。
図２１は、Ｐ型カソード層のドーズ量とスナップオフ電圧Ｖｓｎａｐ−ｏｆｆとの関係を示す図である。図２２は、Ｐ型カソード層のドーズ量とリカバリー動作時のオフ時間ｔｒｒとの関係を示す図である。Ｐ型カソード層１０のドーズ量が高いほど、スナップオフ電圧Ｖｓｎａｐ−ｏｆｆ抑制効果が高くなる。ただし、ドーズ量が高すぎるとリカバリー動作時のオフ時間ｔｒｒが長くなり、リカバリー耐量の低下につながる。従って、Ｐ型カソード層１０のドーズ量を１×１０１３〜１×１０１４ｃｍ−３の範囲にする必要がある。
図２３は、本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。このようにＰ型カソード層１０を設けない場合でも、上述のトレンチ構造の効果は得ることができる。
図２４は、本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。このようにカソード側のＮバッファ層が均一な濃度であっても、前述のＰ型カソード層によるスナップオフ電圧Ｖｓｎａｐ−ｏｆｆ抑制の効果を得ることができる。
なお、本実施の形態では３３００Ｖクラス以上の耐圧クラスのデバイスを例にとって説明したが、３３００Ｖ未満の耐圧クラスにおいても同様な効果を得ることができる。
実施の形態２．
図２５は、本発明の実施の形態２に係る半導体装置を示す断面図である。ダイオードの有効領域の外側に終端領域が設けられている。有効領域において、Ｎ−型ドリフト層１上の一部にＰ型アノード層２，１５が設けられている。Ｐ型アノード層２にアノード電極７が接続されている。Ｐ型アノード層２，１５の外端部とアノード電極７との間に絶縁膜１６が設けられている。終端領域において、Ｎ−型ドリフト層１の外端部にチャネルストッパ１７が設けられている。終端領域上に絶縁膜１８が設けられている。
図２６は、長さＬａｂｒとチップ内最大温度の関係をシミュレーションした結果を示す図である。図２７は、図２６のシミュレーションに用いた回路及びその回路のパラメータを示す図である。長さＬａｂｒは、Ｐ型アノード層２の外端と絶縁膜１６の内端との間の長さである。絶縁膜１６を有効領域側に伸ばすことで、アノード有効領域の端部に抵抗成分が形成される。
リカバリー動作時、終端領域内の残留キャリアはアノード有効領域の端部に集中しコンタクトを通して外部回路に抜けていく。この際に大きな電流が流れて温度上昇を引き起こす。従って、長さＬａｂｒが小さいと、狭い範囲で温度が急激に上昇し、熱によってリカバリー破壊が起こる。そこで、本実施の形態では、Ｐ型アノード層２の外端と絶縁膜１６の内端との間の長さＬａｂｒを１００μｍ以上にする。これにより、抵抗成分で熱が分散化し温度上昇を抑制することができる。
図２８は、ダイオードのリカバリーＳＯＡ（Safety Operation Area）を示す図である。リカバリーＳＯＡとは、ダイオードの動作を保証する電源電圧Ｖｃｃと電流密度Ｊｃとの関係を示したものである。本実施の形態のようにアノード有効領域の端部に抵抗成分を設けることにより、リカバリー耐量を図中の破線で示したように向上させることができる。
図２９は、本発明の実施の形態２に係る半導体装置の変形例を示す断面図である。終端領域においてＰ型カソード層１０が設けられている。この場合でも本発明の効果を得ることができる。これに限らず、アノード有効領域、カソード有効領域、又はカソード終端領域がどのような構造でも、本発明の効果を得ることができる。
１ Ｎ−型ドリフト層
２，１５ Ｐ型アノード層
３ トレンチ
４，１６ 絶縁膜
５ 導電性物質
６ Ｎ型バッファ層
９ Ｎ＋型カソード層
７ アノード電極
１０ Ｐ型カソード層

Claims (5)

  1. Ｎ型ドリフト層と、
    前記Ｎ型ドリフト層上に設けられたＰ型アノード層と、
    前記Ｐ型アノード層を貫通するトレンチと、
    前記トレンチ内に絶縁膜を介して埋め込まれた導電性物質と、
    前記Ｎ型ドリフト層と前記Ｐ型アノード層の間に設けられ、前記Ｎ型ドリフト層よりも高い不純物濃度を持つＮ型バッファ層とを備えることを特徴とする半導体装置。
  2. 前記トレンチの幅を１．２μｍ以下にすることを特徴とする請求項１に記載の半導体装置。
  3. 前記Ｎ型バッファ層の不純物濃度を１×１０１７ｃｍ−３以下にすることを特徴とする請求項１又は２に記載の半導体装置。
  4. Ｎ型ドリフト層の上面にＰ型アノード層を形成する工程と、
    前記Ｎ型ドリフト層の下面の第１の領域にＮ＋型カソード層を選択的に形成する工程と、
    前記Ｎ型ドリフト層の下面の前記第１の領域とは異なる第２の領域にＰ型カソード層を選択的に形成する工程とを備えることを特徴とする半導体装置の製造方法。
  5. Ｎ型ドリフト層と、
    前記Ｎ型ドリフト層上の一部に設けられたＰ型アノード層と、
    前記Ｐ型アノード層に接続されたアノード電極と、
    Ｐ型アノード層の外端部と前記アノード電極との間に設けられた絶縁膜とを備え、
    前記Ｐ型アノード層の外端と前記絶縁膜の内端との間の長さが１００μｍ以上であることを特徴とする半導体装置。
JP2011050995A 2011-03-09 2011-03-09 半導体装置及びその製造方法 Pending JP2012190873A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011050995A JP2012190873A (ja) 2011-03-09 2011-03-09 半導体装置及びその製造方法
US13/237,309 US20120228700A1 (en) 2011-03-09 2011-09-20 Semiconductor device and method for manufacturing the same
DE102011089452.7A DE102011089452B4 (de) 2011-03-09 2011-12-21 Halbleitervorrichtung
KR1020120022160A KR101329613B1 (ko) 2011-03-09 2012-03-05 반도체장치 및 그 제조방법
CN201210071923.7A CN102683427B (zh) 2011-03-09 2012-03-07 半导体器件及其制造方法
US14/336,800 US9202936B2 (en) 2011-03-09 2014-07-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050995A JP2012190873A (ja) 2011-03-09 2011-03-09 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015034040A Division JP6065035B2 (ja) 2015-02-24 2015-02-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2012190873A true JP2012190873A (ja) 2012-10-04

Family

ID=46705499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050995A Pending JP2012190873A (ja) 2011-03-09 2011-03-09 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US20120228700A1 (ja)
JP (1) JP2012190873A (ja)
KR (1) KR101329613B1 (ja)
CN (1) CN102683427B (ja)
DE (1) DE102011089452B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154849A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP2016062926A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP2016100464A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 逆導通型半導体装置
JP2016162897A (ja) * 2015-03-02 2016-09-05 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064887B2 (en) * 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
US8710585B1 (en) * 2013-02-25 2014-04-29 Alpha And Omega Semiconductor Incorporated High voltage fast recovery trench diode
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
CN108447903B (zh) * 2017-02-16 2023-07-04 富士电机株式会社 半导体装置
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
DE102017105895B4 (de) 2017-03-20 2019-07-04 Infineon Technologies Austria Ag Überspannungsschutzleistungshalbleitervorrichtung
CN113728443B (zh) * 2019-04-02 2024-04-05 日立能源有限公司 改进反向恢复的分段功率二极管结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519100A (ja) * 2001-02-03 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バイポーラダイオード
JP2004186413A (ja) * 2002-12-03 2004-07-02 Toshiba Corp 半導体装置
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3409503B2 (ja) 1995-05-22 2003-05-26 株式会社日立製作所 ダイオード及びダイオードの駆動方法並びに半導体回路
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JPH1093113A (ja) 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
JP4351745B2 (ja) 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2000299476A (ja) 1999-04-15 2000-10-24 Toshiba Corp 半導体装置
JP3968912B2 (ja) 1999-05-10 2007-08-29 富士電機デバイステクノロジー株式会社 ダイオード
JP4678077B2 (ja) 1999-07-21 2011-04-27 株式会社豊田中央研究所 ダイオード
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5003598B2 (ja) 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
CN102754213B (zh) * 2010-02-23 2015-08-05 菅原良孝 半导体装置
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519100A (ja) * 2001-02-03 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バイポーラダイオード
JP2004186413A (ja) * 2002-12-03 2004-07-02 Toshiba Corp 半導体装置
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154849A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP2016062926A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP2016100464A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 逆導通型半導体装置
JP2016162897A (ja) * 2015-03-02 2016-09-05 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ

Also Published As

Publication number Publication date
KR20120103459A (ko) 2012-09-19
US9202936B2 (en) 2015-12-01
US20140327072A1 (en) 2014-11-06
KR101329613B1 (ko) 2013-11-15
DE102011089452B4 (de) 2022-05-25
CN102683427B (zh) 2015-08-05
US20120228700A1 (en) 2012-09-13
DE102011089452A1 (de) 2012-09-13
CN102683427A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
JP2012190873A (ja) 半導体装置及びその製造方法
CN109964317B (zh) 半导体装置
JP6459791B2 (ja) 半導体装置およびその製造方法
US10170607B2 (en) Semiconductor device
JP5256357B2 (ja) 半導体装置
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010283132A (ja) 半導体装置
US20170222029A1 (en) Semiconductor device
JP6662393B2 (ja) 半導体装置、半導体装置の製造方法
WO2014199465A1 (ja) 半導体装置
JP2014160841A (ja) 半導体素子構造を製造する方法
JP2017208413A (ja) 半導体装置
JP2014053409A (ja) Ｍｏｓ型半導体装置
JPWO2014087543A1 (ja) 半導体装置の製造方法
JP6750668B2 (ja) 半導体装置
JP2020155581A (ja) 半導体装置
JP6065035B2 (ja) 半導体装置
CN104779279A (zh) 一种能抑制负阻效应的rc-igbt
CN111066148B (zh) 半导体装置
JP2008147318A (ja) 高耐圧半導体装置及びその製造方法
CN105830220B (zh) 半导体装置的制造方法
WO2018230312A1 (ja) 半導体装置
JP2010206111A (ja) 半導体装置
JP6889829B2 (ja) 半導体装置
JP2018029150A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150113