CN102683427A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102683427A
CN102683427A CN2012100719237A CN201210071923A CN102683427A CN 102683427 A CN102683427 A CN 102683427A CN 2012100719237 A CN2012100719237 A CN 2012100719237A CN 201210071923 A CN201210071923 A CN 201210071923A CN 102683427 A CN102683427 A CN 102683427A
Authority
CN
China
Prior art keywords
type
layer
anode layer
impurity concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100719237A
Other languages
English (en)
Other versions
CN102683427B (zh
Inventor
西井昭人
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102683427A publication Critical patent/CN102683427A/zh
Application granted granted Critical
Publication of CN102683427B publication Critical patent/CN102683427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

本发明的目的是得到下述半导体器件，即能够与P型阳极层的杂质浓度无关地保持耐压，同时能够利用P型阳极层的杂质浓度控制导通电压，由此不进行寿命控制就能够控制导通电压与恢复损耗的折衷选择性，而且能够抑制阶跃现象。解决手段是，在N-型漂移层(1)上设置P型阳极层(2)。贯通P型阳极层地设置沟槽(3)。在沟槽(3)内隔着绝缘膜(4)埋入导电性物质(5)。N-型漂移层(1)与P型阳极层(2)之间设置N型缓冲层(6)。N型缓冲层(6)具有比N-型漂移层(1)更高的杂质浓度。

Description

半导体器件及其制造方法
技术领域
本发明涉及作为构成耐压600V以上的高耐压功率模块的半导体器件之一的二极管，特别是涉及可以提高振荡耐量和恢复耐量，并且能够抑制阶跃(snap-off)现象的半导体器件及其制造方法。
背景技术
图30是表示二极管的导通电压VF与恢复损耗(recovery loss)Erec的关系的图。两者之间存在折衷(trade-off)的关系。根据应用的产品，利用折衷曲线上的任意的点。以往为了得到具有折衷曲线上的任意的点的特性的二极管，控制P型阳极层的杂质浓度，或利用电子束照射控制寿命。
在二极管上施加反向偏压的情况下，耗尽层向阳极和阴极的两侧延伸。当降低P型阳极层的杂质浓度时，在施加高电压时耗尽层容易延伸到阳极侧，因此存在电场在阳极侧发生穿透(Reach through)导致耐压降低的问题。但是，当使P型阳极层的杂质降低时，可减小恢复动作时的逆恢复电流Irr，因此可以降低恢复损耗。因此，以往为了使Irr减小，在耐压能得以保持的范围内降低P型阳极层的杂质浓度，控制寿命，以得到折衷曲线上的任意的特性。又，迄今为止以低漏电流化、低Irr化等为目的提出在阳极侧形成沟槽的二极管的方案(例如，请参照专利文献1)。
专利文献：日本特开平11-97715号公报
发明内容
在已有技术中，由于利用寿命控制技术控制VF-Erec折衷特性，交叉点有很大变化，会有在并联工作时难以控制的问题。又，为了减小Irr，想要降低P型阳极层的杂质浓度，但从保持耐压的观点出发，会产生不能降低浓度的问题。
在严格的条件(电源电压Vcc高，电流密度Jc低，浮动电感Ls高)下进行恢复动作的情况下，在该工作终端逆恢复电流为0时，阴极附近的载流子密度急剧变化。由此电流密度变化率djr/dt变大，因此发生阳极-阴极间电压比电源电压跳得更高的阶跃现象。这时的阶跃电压Vsnap-off超过二极管的耐压的情况下，甚至于会发生器件损坏的问题。从而，有必要抑制阶跃现象。
又，作为恢复动作中的损坏，有电压损坏和热损坏。在热损坏的一个模型中，终端区域内的残留的载流子在恢复动作时集中于阳极终端部，在该处温度上升，直到热损坏。从而，在载流子集中于阳极终端部那样的结构的情况下，会产生恢复耐量小的问题。
发明内容
本发明是为解决上述问题所作的，第1目的是，得到下述的半导体器件及其制造方法，即能够与P型阳极层的杂质浓度无关地保持耐压，同时利用P型阳极层的杂质浓度控制导通电压，不进行寿命控制就能够控制导通电压与恢复损耗的折衷特性，并且能够抑制阶跃现象。本发明的第2目的是，得到能够提高恢复耐量的半导体器件。
第1发明的半导体器件的特征在于，具备：N型漂移层；设置于所述N型漂移层上的P型阳极层；贯通所述P型阳极层的沟槽；隔着绝缘膜埋入到所述沟槽内的导电性物质；以及设置于所述N型漂移层与所述P型阳极层之间并且具有比所述N型漂移层高的杂质浓度的N型缓冲层。
第2发明的半导体器件的特征在于，具备：N型漂移层；在所述N型漂移层上的一部分上设置的P型阳极层；连接于所述P型阳极层的阳极电极；以及设置于P型阳极层的外端部与所述阳极电极之间的绝缘膜，所述P型阳极层的外端与所述绝缘膜的内端之间的长度为100μm以上。
根据第1发明，能够与P型阳极层的杂质浓度无关地保持耐压并且同时能够利用P型阳极层的杂质浓度控制导通电压，由此不需要进行寿命控制就能控制导通电压与恢复损耗的折衷特性，并且能够抑制阶跃现象。根据第2发明，能够提高恢复耐量。
附图说明
图1是表示本发明实施方式1的半导体器件的剖视图。
图2是表示本发明实施方式1的半导体器件的制造方法的剖视图。
图3是表示本发明实施方式1的半导体器件的制造方法的剖视图。
图4是表示有沟槽的情况下和无沟槽的情况下的阳极部的电场强度分布的图。
图5是表示P型阳极层的杂质浓度与导通电压VF以及耐压BVrrm的关系的图。
图6是表示已有的二极管结构的剖视图。
图7是表示已有技术和本发明的各折衷控制方法得到的VF-Erec折衷特性的不同的图。
图8是表示有沟槽和无沟槽情况下的N型缓冲层的杂质浓度与耐压BVrrm的关系的图。
图9是表示导通电压VF与交叉点的关系的图。
图10是沟槽的深度与耐压的关系的图。
图11是表示阳极宽度以及沟槽宽度与阶跃电压Vsnap-off的关系的图。
图12是表示N型缓冲层的杂质浓度与导通电VF的关系的图。
图13是表示N型缓冲层的杂质浓度与阶跃电压Vsnap-off的关系的图。
图14是表示有和没有P+型接触层的情况下的P型阳极层的杂质的浓度与导通电压的关系的图。
图15是表示图11和图13的模拟中使用的电路以及该电路的参数的图。
图16是表示本发明实施方式1的半导体器件的顶视图。
图17是表示比较例1的半导体器件的顶视图。
图18是表示比较例2的半导体器件的制造方法的剖视图。
图19是表示比较例2的半导体器件的制造方法的剖视图。
图20是表示利用本发明实施方式1和比较例2的制造方法分别制造的二极管的漏电流密度Jrrm的图。
图21是表示P型阴极层的剂量(dose)与阶跃电压Vsnap-off的关系的图。
图22是表示P型阴极层的剂量与恢复动作时的断开时间trr之间的关系的图。
图23是表示本发明实施方式1的半导体器件的变形例的剖视图。
图24是表示本发明实施方式1的半导体器件的变形例的剖视图。
图25是表示本发明实施方式2的半导体器件的剖视图。
图26是表示模拟长度Labr与芯片内最高温度的关系的结果的图。
图27是表示图26的模拟中使用的电路以及该电路的参数的图。
图28是表示二极管的恢复SOA(Safety Operation Area：安全工作区域)的图。
图29是表示本发明实施方式2的半导体器件的变形例的剖视图。
图30是表示二极管的导通电VF与恢复损耗Erec的关系的图。
1        N-型漂移层
2、15    P型阳极层
3        沟槽
4、16    绝缘膜
5        导电性物质
6        N型缓冲层
9        N+型阴极层
7        阳极电极
10       P型阴极层
具体实施方式
下面参照附图对本发明的实施方式的半导体器件进行说明。对相同或对应的结构要素赋予相同符号，有时省略重复说明。
实施形态1
图1是表示本发明实施方式1的半导体器件的剖视图。在N-型漂移层1上设置P型阳极层2。贯通P型阳极层地设置沟槽3。隔着绝缘膜4在沟槽3内埋入导电性物质5。
又，为了通过抑制导通状态下空穴的注入来降低恢复动作时的逆恢复电流Irr，在N-型漂移层1与P型阳极层2之间设置N型缓冲层6。N型缓冲层6具有比P型阳极层2低、比N-型漂移层1高的杂质浓度。
沟槽3内的导电性物质5连接于阳极电极7，形成与阳极电极7相同的电位。因此，在施加反向偏压时沟槽3形成为GND(接地)，利用场板(Field plate)效应能够抑制P型阳极层2与N型缓冲层6的PN结部的电场上升。
还有，为了确保与阳极7的欧姆接触，在P型阳极层2与阳极电极7之间设置比P型阳极层2更高浓度(≥1×1019cm-3)的P+型接触层8。
在N-型漂移层1的下表面，分别设置N+型阴极层9和P型阴极层10。P型阴极层10设计为能够实现所期望的电气特性的适当的浓度。又，N+型阴极层9和P型阴极层10的正上方分别形成N型层11、12。利用该N型层11、12，在施加正向偏压时能够容易地注入载流子，能够防止在施加反向偏压时的击穿(punch-through)，能够控制恢复动作时的空穴注入。又，使各层的杂质浓度形成为N型层12≤N型层11＜P型阴极层10＜N+型阴极层9。
接着，对本发明实施方式1的半导体器件的制造方法进行说明。图2、图3是表示本发明实施方式1的半导体器件的制造方法的剖视图。首先，在N-型漂移层1的上表面形成P型阳极层2等。接着，如图2所示，使用掩模13在N-型漂移层1的下表面的第1区域有选择地形成N+型阴极层9。接着，如图3所示，使用掩模14在与N-型漂移层1的下表面的第1区域不同的第2区域有选择地形成P型阴极层10。
图4表示有沟槽和无沟槽的情况下的阳极部的电场强度分布的图。在有沟槽3的情况下，利用由沟槽3导致的场板效应使PN结部的电场延伸到N-型漂移层1侧。借助于此，能够抑制PN结部的电场强度的上升。
一旦降低P型阳极层的杂质浓度，施加反向偏压时耗尽层容易向P型阳极层2侧延伸，PN结部的电场强度容易上升。从而，不存在沟槽3的情况下，在PN结部由低电压引起雪崩击穿，所以耐压降低。另一方面，通过设置沟槽3，可以降低PN结部的电场，所以即使是降低P型阳极层2的杂质浓度也能够防止耐压的降低。
图5是表示P型阳极层的杂质浓度与导通电压VF以及耐压BVrrm的关系的图。由于根据P型阳极层的杂质浓度施加正向偏压时的空穴注入量发生变化，因此，导通电压发生变化。在P型阳极层的杂质浓度低的情况下，在图6所示的已有技术的结构中如上所述耐压降低，与此相对，实施方式1的结构可以保持耐压。
图7是表示已有技术和本发明的各折衷控制方法得到的VF-Erec折衷特性的不同的图。在利用寿命控制的已有的控制方法中，只在由P型阳极层的杂质浓度决定的高VF范围中能够控制折衷特性。与此相对，在利用采用沟槽结构的P型阳极层的杂质浓度进行的本发明的控制方法中，即使降低P型杂质浓度，也可以保持耐压。因此，能够在与P型阳极层的杂质浓度无关地保持耐压的同时，利用P型阳极层的杂质浓度控制VF以控制折衷特性。
图8是表示有沟槽和无沟槽情况下的N型缓冲层的杂质浓度与耐压BVrrm的关系的图。在没有沟槽3的情况下，N型缓冲层6的杂质浓度变高时，PN结部的电场容易上升，耐压降低。另一方面，存在沟槽3的情况下，PN结部的电场上升被和缓，因此即使是设置N型缓冲层6也能够保持耐压。又，在N型缓冲层6的杂质浓度变高时，相对地P型阳极层2的杂质浓度降低。
图9是表示导通电压VF与交叉点的关系的图。与利用寿命控制使导通电压VF改变的情况相比，利用P型阳极层2的杂质浓度控制使导通电压VF改变的方法能够抑制交叉点的增大。这里，在搭载二极管的功率模块中使芯片并联动作，因此若搭载交叉点比额定电流密度高的芯片，则电流集中于该芯片，并联动作的控制变难。因此，能够抑制交叉点的增大的本实施方式的二极管是有效的。
如上所述，通过设置沟槽3，即使是使P型阳极层的杂质浓度降低也能够防止耐压的下降。因此，利用P型阳极层的杂质浓度进行VF-Erec折衷控制是可能的。因而，没有必要进行寿命控制，所以也可以防止由于寿命控制导致的交叉点的增加。
图10～图14是模拟阳极侧的各设计参数对电气特性的影响的结果。图15是表示图11以及图13的模拟中使用的电路以及该电路的参数的图。
图10是表示沟槽的深度与耐压BVrrm的关系的图。当沟槽3的深度变得比PN结部的深度(1.66μm)浅时沟槽3产生的场板效应消失，耐压降低。因此，有必要使沟槽3的深度比PN结部更深。
图11是表示阳极宽度以及沟槽宽度与阶跃电压Vsnap-off的关系的图。阳极宽度是(沟槽3的间距)-(沟槽3的宽度×2)。当阳极宽度为恒定并加大沟槽3的宽度时，阳极电极7的接触面积将减少。从而，由于载流子的通道狭窄，即使在恢复动作终端(电流即将为0之前)，沟槽3之间也存在许多的载流子，与沟槽3的宽度小的情况相比电流的变化变大。阶跃电压Vsnap-off随电流的变化率增加，所以振荡特性劣化。因此有必要使沟槽3的宽度为1.2μm以下。又，阳极宽度对振荡特性没影响，所以可以设为任意的值。
图12是表示N型缓冲层6的杂质浓度与导通电压VF的关系的图。图13是表示N型缓冲层6的杂质浓度与阶跃电压Vsnap-off的关系的图。使N型缓冲层6的杂质浓度变高时，导通电压VF上升，阶跃电压Vsnap-off增加。因此，有必要使N型缓冲层6的杂质浓度在1×1017cm-3以下。又，N型缓冲层6控制N型缓冲层6中的载流子的再耦合，具有使恢复动作时的逆回复电流Irr降低的效果。N型缓冲层6的杂质浓度越高，则该效果越大。
图14是表示在有和没有P+型接触层8的情况下的P型阳极层的杂质浓度与导通电压的关系的图。本实施方式的二极管中由于设有沟槽3，所以与阳极电极7的接触面积小。因此，当没有P+型接触层8时，导通电压VF会上升，所以有必要设置P+型接触层8。
图16是表示本发明实施方式1的半导体器件的顶视图。图17是表示比较例1的半导体器件的顶视图。像比较例1那样，当在接触部的全部区域形成P+型接触层8时，来自阳极电极7的空穴注入由P+型接触层8的杂质浓度决定，不能够进行利用P型阳极层2的杂质浓度进行的VF-Erec折衷特性控制。因此，有必要像本实施方式那样适当地设计P+型接触层8的宽度。
又，本实施方式中，二极管的阴极侧设有P型阴极层10。借助于此，在恢复动作时，能够从P型阴极层10注入空穴，抑制阴极的载流子密度的急剧降低，使阶跃电压Vsnap-off降低。从而能够提高振荡耐量。
接着，就本发明实施方式1的半导体器件的制造方法的效果与比较例2进行比较说明。图18、19是表示比较例2的半导体器件的制造方法的剖视图。比较例2中，如图18所示，在N-型漂移层1的下表面的整个面上形成P型阴极层10。接着，如图19所示，使用掩模13在N-型漂移层1的下表面的一部分的区域上有选择地形成N+型阴极层9。
图20～图22是对P型阴极层10的形成过程和杂质浓度与电气特性的关系进行测定的结果。在这里，图21及图22的测定条件是，电源电压Vcc为2500V、电流密度Jc为0.7×额定电流密度、浮动电感Ls为4.6μH，恢复动作开始时的电流密度变化率dj/dt为1350A/μsec·cm-2。
图20是表示利用本发明实施方式1和比较例2的制造方法分别制造的二极管的漏电流密度Jrrm的图。比较例2中，漏电流密度增加，耐压降低。因此，有必要像实施方式1那样有选择地分别形成P型阴极层10和N+型阴极层9，使其不相互影响。
图21是表示P型阴极层的剂量与阶跃电压Vsnap-off的关系的图。图22是表示P型阴极层的剂量与恢复动作时的断开时间trr的关系的图。P型阴极层10的剂量越高，则阶跃电压Vsnap-off抑制效果越高。但是，若剂量过高，则恢复动作时的断开时间trr变长，导致恢复耐量的下降。从而有必要使P型阴极层10的剂量在1×1013～1×1014cm-3的范围内。
图23是表示本发明实施方式1的半导体器件的变形例的剖视图。这样即使是不设置P型阴极层10的情况下，也能够得到上述沟槽结构的效果。
图24是表示本发明实施方式1的半导体器件的变形例的剖视图。这样即使阴极侧的N缓冲层为均一的浓度，也能够取得利用上述P型阴极层抑制阶跃电压Vsnap-off的效果。
又，本实施方式中将3300V级以上的耐压级的器件作为例子进行了说明，但在不到3300V的耐压级也可以得到相同的效果。
实施方式2
图25是表示本发明实施方式2的半导体器件的剖视图。在二极管的有效区域的外侧设置终端区域。在有效区域中，在N-型漂移层1上的一部分设置P型阳极层2、15。阳极电极7连接到P型阳极层2。P型阳极层2、15的外端部与阳极电极7之间设有绝缘膜16。在终端区域中，在N-型漂移层1的外端部设有沟槽道截断部(channel stopper)17。在终端区域上设有绝缘膜18。
图26是表示模拟长度Labr与芯片内最高温度的关系的结果的图。图27是表示图26的模拟中使用的电路以及该电路的参数的图。长度Labr为P型阳极层2的外端与绝缘膜16的内端之间的长度。通过使绝缘膜16延伸到有效区域侧，在阳极有效区域的端部形成电阻成分。
恢复动作时，终端区域内的残留载流子集中于阳极有效区域的端部，通过接触流向外部电路。这时大电流流过引起温度上升。因此，长度Labar小时，在狭小范围温度急剧上升，由于热量引起恢复损坏。所以，在本实施方式中，使P型阳极层2的外端与绝缘膜16的内端之间的长度Labr在100μm以上。借助于此，能够以电阻成分分散热量，抑制温度上升。
图28是表示二极管的恢复SOA(Safety Operation Area)的图。所谓恢复SOA是指保证二极管工作的电源电压Vcc与电流密度Jc的关系。像本实施方式那样，通过在阳极有效区域的端部设置电阻成分，可以如图中的虚线所示提高恢复耐量。
图29是表示本发明实施方式2的半导体器件的变形例的剖视图。在终端区域设有P型阴极层10。即使在这种情况下也可以得到本发明的效果。不限于此，即使阳极有效区域、阴极有效区域、或阴极终端区域为任何结构都可以得到本发明的效果。

Claims (5)

1.一种半导体器件，其特征在于，具备：
N型漂移层；
在所述N型漂移层上设置的P型阳极层；
贯通所述P型阳极层的沟槽；
隔着绝缘膜埋入到所述沟槽内的导电性物质；以及
设置于所述N型漂移层与所述P型阳极层之间，具有比所述N型漂移层高的杂质浓度的N型缓冲层。
2.根据权利要求1所述的半导体器件，其特征在于，
使所述沟槽的宽度在1.2μm以下。
3.根据权利要求1或2所述的半导体器件，其特征在于，
使所述N型缓冲层的杂质浓度在1×1017cm-3以下。
4.一种半导体器件的制造方法，其特征在于，具备：
在N型漂移层的上表面形成P型阳极层的工序；
在所述N型漂移层的下表面的第1区域有选择地形成N+型阴极层的工序；以及
在与所述N型漂移层的下表面的所述第1区域不同的第2区域有选择地形成P型阴极层的工序。
5.一种半导体器件，其特征在于，具备：
N型漂移层；
在所述N型漂移层上的一部分上设置的P型阳极层；
连接于所述P型阳极层的阳极电极；以及
设置于P型阳极层的外端部与所述阳极电极之间的绝缘膜，
所述P型阳极层的外端与所述绝缘膜的内端之间的长度为100μm以上。
CN201210071923.7A 2011-03-09 2012-03-07 半导体器件及其制造方法 Active CN102683427B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-050995 2011-03-09
JP2011050995A JP2012190873A (ja) 2011-03-09 2011-03-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102683427A true CN102683427A (zh) 2012-09-19
CN102683427B CN102683427B (zh) 2015-08-05

Family

ID=46705499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210071923.7A Active CN102683427B (zh) 2011-03-09 2012-03-07 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20120228700A1 (zh)
JP (1) JP2012190873A (zh)
KR (1) KR101329613B1 (zh)
CN (1) CN102683427B (zh)
DE (1) DE102011089452B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633077A (zh) * 2014-11-21 2016-06-01 三菱电机株式会社 反向导通型半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064887B2 (en) * 2012-09-04 2015-06-23 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing method therefor
JP2014154849A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
US8710585B1 (en) * 2013-02-25 2014-04-29 Alpha And Omega Semiconductor Incorporated High voltage fast recovery trench diode
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
JP6266480B2 (ja) * 2014-09-12 2018-01-24 株式会社東芝 半導体装置
JP6293688B2 (ja) * 2015-03-02 2018-03-14 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP7077648B2 (ja) * 2017-02-16 2022-05-31 富士電機株式会社 半導体装置
DE102017105895B4 (de) 2017-03-20 2019-07-04 Infineon Technologies Austria Ag Überspannungsschutzleistungshalbleitervorrichtung
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859446A (en) * 1996-02-28 1999-01-12 Hitachi, Ltd. Diode and power converting apparatus
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
CN1819260A (zh) * 2005-01-28 2006-08-16 三菱电机株式会社 半导体装置
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
CN101908558A (zh) * 2009-06-04 2010-12-08 三菱电机株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3409503B2 (ja) 1995-05-22 2003-05-26 株式会社日立製作所 ダイオード及びダイオードの駆動方法並びに半導体回路
JPH1093113A (ja) 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
JP4351745B2 (ja) 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP2000299476A (ja) 1999-04-15 2000-10-24 Toshiba Corp 半導体装置
JP3968912B2 (ja) 1999-05-10 2007-08-29 富士電機デバイステクノロジー株式会社 ダイオード
JP4678077B2 (ja) 1999-07-21 2011-04-27 株式会社豊田中央研究所 ダイオード
GB0102734D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Bipolar diode
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
JP5003598B2 (ja) 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
CN102754213B (zh) * 2010-02-23 2015-08-05 菅原良孝 半导体装置
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859446A (en) * 1996-02-28 1999-01-12 Hitachi, Ltd. Diode and power converting apparatus
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
CN1819260A (zh) * 2005-01-28 2006-08-16 三菱电机株式会社 半导体装置
CN101587912A (zh) * 2008-05-23 2009-11-25 三菱电机株式会社 半导体装置
CN101908558A (zh) * 2009-06-04 2010-12-08 三菱电机株式会社 半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633077A (zh) * 2014-11-21 2016-06-01 三菱电机株式会社 反向导通型半导体装置
CN105633077B (zh) * 2014-11-21 2019-08-06 三菱电机株式会社 反向导通型半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构
CN113728443B (zh) * 2019-04-02 2024-04-05 日立能源有限公司 改进反向恢复的分段功率二极管结构
US11967638B2 (en) 2019-04-02 2024-04-23 Hitachi Energy Ltd Segmented power diode structure with improved reverse recovery

Also Published As

Publication number Publication date
US20120228700A1 (en) 2012-09-13
DE102011089452B4 (de) 2022-05-25
US9202936B2 (en) 2015-12-01
DE102011089452A1 (de) 2012-09-13
US20140327072A1 (en) 2014-11-06
KR101329613B1 (ko) 2013-11-15
CN102683427B (zh) 2015-08-05
JP2012190873A (ja) 2012-10-04
KR20120103459A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102683427B (zh) 半导体器件及其制造方法
US8168999B2 (en) Semiconductor device having IGBT and diode
CN104995738B (zh) 半导体装置
CN104969360A (zh) 半导体装置
US10153275B2 (en) Method of operating an IGBT having switchable and non-switchable diode cells
US20170069625A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US10115815B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
CN105684153B (zh) 半导体装置及制造所述半导体装置的方法
JP2014056942A (ja) 電力用半導体装置
CN102867846A (zh) 半导体器件
CN104221152A (zh) 半导体装置以及半导体装置的制造方法
CN105122458A (zh) 半导体装置及其制造方法
CN101236987A (zh) 半导体器件
CN108649068B (zh) Rc-igbt器件及其制备方法
CN104091828B (zh) 一种半导体器件及用于制作高雪崩能量ldmos器件的方法
CN109509789A (zh) 半导体装置
CN102044543B (zh) 一种单片集成igbt和frd的半导体器件
US9806181B2 (en) Insulated gate power device using a MOSFET for turning off
CN111066148B (zh) 半导体装置
US20150187922A1 (en) Power semiconductor device
US8969959B2 (en) Semiconductor device and method of manufacturing the same
CN107342330B (zh) 一种高压快恢复二极管结构
CN109075211A (zh) 半导体装置
JP6065035B2 (ja) 半導体装置
US10651169B2 (en) Semiconductor device and diode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant