JP4047153B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4047153B2 JP4047153B2 JP2002351374A JP2002351374A JP4047153B2 JP 4047153 B2 JP4047153 B2 JP 4047153B2 JP 2002351374 A JP2002351374 A JP 2002351374A JP 2002351374 A JP2002351374 A JP 2002351374A JP 4047153 B2 JP4047153 B2 JP 4047153B2
- Authority
- JP
- Japan
- Prior art keywords
- regions
- layer
- anode
- base layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 167
- 230000004888 barrier function Effects 0.000 claims description 161
- 239000004020 conductor Substances 0.000 claims description 69
- 239000012535 impurity Substances 0.000 claims description 27
- 239000012212 insulator Substances 0.000 claims description 26
- 239000010410 layer Substances 0.000 description 542
- 238000011084 recovery Methods 0.000 description 96
- 239000010408 film Substances 0.000 description 95
- 239000000969 carrier Substances 0.000 description 30
- 230000005684 electric field Effects 0.000 description 28
- 238000000034 method Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、ｐ型半導体領域とｎ型半導体領域の間に低不純物濃度の半導体領域を有するｐｉｎ構造の半導体装置に関する。
【０００２】
【従来の技術】
従来から、電力用半導体装置としてｐｉｎダイオードが一般的に用いられている。図３３に示すように、ｐｉｎダイオードは、ｎ−型ベース層１０１と、ｎ−型ベース層１０１の一方の主表面に接続されたｐ型エミッタ領域１０３と、対向する他方の主表面に接続されたｎ＋型エミッタ領域１０７と、ｐ型エミッタ領域１０３に接続されたアノード電極１０８と、ｎ＋型エミッタ領域１０７に接続されたカソード電極１０９とを備える。
【０００３】
アノード電極１０８に、カソード電極１０９に対して正の電圧を印加する。ｐ型エミッタ領域１０３からｎ−型ベース層１０１へ正孔が注入され、正孔の注入量に応じてｎ＋型エミッタ領域１０７からｎ−型ベース層１０１へ電子が注入される。正孔及び電子（以後、「キャリア」と呼ぶ）はｎ−型ベース層１０１に蓄積され、ｎ−型ベース層１０１の抵抗値が低くなる。ダイオードは通電状態となり、アノード電極１０８からカソード電極１０９へ電流が流れる。
【０００４】
通電状態における印加電圧を反転させると、ｎ−型ベース層１０１中に蓄積されたキャリアが排出され、ｎ−型ベース層１０１とｐ型エミッタ領域１０３の間のｐｎ接合から空乏層が広がり始める。その結果、ダイオードは逆阻止状態となる。
【０００５】
従来のｐｉｎダイオードとして、ｎ−型ベース層１０１とｐ型エミッタ領域１０３の間に配置されたｎ型又はｎ＋型の半導体領域を更に有し、逆回復時のソフトリカバリー特性を実現しているものがある。（例えば、特許文献１及び特許文献２参照）。
【０００６】
他の従来のｐｉｎダイオードとして、ｎ−型ベース層１０１にまで達する埋め込み制御電極を更に備え、キャリアの注入効率を向上させ、通電状態の順方向電圧を低減しているものがある（例えば、特許文献３及び特許文献４参照）。
【０００７】
【特許文献１】
特開平７−２７３３５４号公報（第２−３頁、第１図）
【０００８】
【特許文献２】
特開２０００−３２３４８８号公報（第５頁、第１図）
【０００９】
【特許文献３】
特開平９−１３９５１０号公報（第１２−１４頁、第１図）
【００１０】
【特許文献４】
特開平１０−１６３４６９号公報（第３−４頁、第１図）
【００１１】
【発明が解決しようとする課題】
近年のインバータ等の効率向上に伴ってスイッチング周波数が上昇したため、ダイオードの逆回復損失の低減が要求されている。逆回復損失の低減のためには、通電状態においてｎ−型ベース層１０１中に蓄積されるキャリア量を低減する必要がある。キャリア量を低減するためには、ｐ型エミッタ領域１０３の不純物濃度を下げれば良い。しかし、ｐ型エミッタ領域１０３とアノード電極１０８との間の接触抵抗を低く抑えるためには、ｐ型エミッタ領域１０３の接触面における不純物濃度を下げることはできない。したがって、ｐ型エミッタ領域１０３の不純物濃度の低減には限界があり、ダイオードの逆回復損失の低減には限界があった。
【００１２】
また、ｐ型エミッタ領域１０３の不純物濃度を下げてしまうと、低電流駆動時にｎ−型ベース層１０１中に蓄積されるキャリアが少なくなる。よって、逆回復時に空乏層が速く広がり、電圧の上昇率が高くなる。この高い電圧上昇率が、負荷の絶縁耐圧が劣化する原因となる。
【００１３】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、優れた逆回復特性を有する半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の特徴は、第１主表面と第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、第１主表面においてベース層に接続した第１主電極層と、第１主電極層を貫通し、ベース層内に達する溝の内部に配置された制御領域と、第２主表面においてベース層に接続した第１導電型の半導体からなる第２主電極層とを具備する半導体装置であることである。
【００１５】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層及び領域の厚みと幅との関係、各層及び各領域の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
（第１の実施形態）
図１に示すように、第１の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続した第１主電極層（アノード層）１４と、アノード層１４を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂ、４ｃと、第２主表面においてベース層１に接続した第２主電極層（カソード層）７と、アノード層１４に接続した第１主電極（アノード電極）８と、カソード層７に接続した第２主電極（カソード電極）９と、複数の制御領域４ａ、４ｂ、４ｃの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。
【００１７】
アノード層１４は、ベース層１の第１主表面に接したバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃの上部に選択的に配置された第１主電極領域（アノード領域）３３ａ、３３ｂ、３３ｃ、３３ｄとを具備する。アノード電極８は、バリア層３２ａ、３２ｂ、３２ｃにショットキー接続され、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄにオーミック接続されている。
【００１８】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００１９】
ベース層１は、第１導電型の半導体からなる。バリア層３２ａ、３２ｂ、３２ｃは、ベース層１よりも高不純物濃度の第１導電型の半導体からなる。即ち、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度はベース層１の不純物濃度より高く設定される。アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びリング領域４５ａ、４５ｂは、第２導電型の半導体からなる。カソード層７は、第１導電型の半導体からなる。第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以後、第１導電型がｎ型でり、第２導電型がｐ型である場合について説明する。また、不純物濃度に応じて、ベース層１は「ｎ−型」と、バリア層３２ａ、３２ｂ、３２ｃは「ｎ型」と、カソード層７は、「ｎ＋型」と、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄは「ｐ型」と、リング領域４５ａ、４５ｂは「ｐ＋型」とそれぞれ表記する。
【００２０】
リング領域４５ａ、４５ｂは、制御領域４ａに隣接して制御領域４ａよりも深く配置されている。リング領域４５ａ、４５ｂのｐ型不純物濃度は、逆回復状態において空乏化しない程度に設定される。リング領域４５ａ、４５ｂは、層間絶縁膜４６ａ、４６ｂによってアノード電極８から絶縁されている。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００２１】
図２に示すように、ベース層１の第１主表面上にアノード層１４が配置され、第２主表面上にカソード層７が配置されている。アノード層１４は、第１主表面に接するバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃの上部に選択的に配置されたアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとを備える。制御領域４ａ、４ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。
【００２２】
図３に示すように、アノード電極に接する平面には、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にアノード領域３３ｂ、バリア層３２ｂ及びアノード領域３３ｃが配置されている。
【００２３】
通電状態及び逆回復状態における図１乃至図３に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層３２ａ、３２ｂ、３２ｃの間のショットキー接合に生じる内蔵電位（ビルトインポテンシャル）より大きい。すると、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからバリア層３２ａ、３２ｂ、３２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層３２ａ、３２ｂ、３２ｃのショットキー接合界面からアノード電極８へ電子が排出される。電力用半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００２４】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間のｐｎ接合から空乏層が広がり始める。また、バリア層３２ａ、３２ｂ、３２ｃのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００２５】
以上説明したように、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとベース層１との間にバリア層３２ａ、３２ｂ、３２ｃを形成したことにより、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、半導体装置の逆回復損失が低減する。
【００２６】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとバリア層３２ａ、３２ｂ、３２ｃとのｐｎ接合の電界、及びアノード電極８とバリア層３２ａ、３２ｂ、３２ｃのショットキー接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００２７】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層３２ａ、３２ｂ、３２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層３２ａ、３２ｂ、３２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００２８】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の熱破壊を防止できる。
【００２９】
なお、図３のＡ−Ａ’切断面において導電体領域６ａ、６ｂはアノード電極８に接続されている。しかし、Ａ−Ａ’切断面と異なる切断面において、導電体領域６ａ、６ｂはアノード電極８に接続されていても構わない。即ち、図３に示した平面の少なくとも一部において、導電体領域６ａ、６ｂはアノード電極８に接続されていればよい。
【００３０】
第１の実施の形態において、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度は、１×１０11乃至１×１０14ｃｍ−２であることが望ましい。
【００３１】
なお、以上のような効果を得るために、制御領域４ａ、４ｂの深さおよび制御領域４ａ、４ｂ間の距離は、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度に応じて設定される。例えば、バリア層３２ａ、３２ｂ、３２ｃの最大深さが３．５μｍ、不純物濃度の最大値が１×１０１５ｃｍ−２のとき、制御領域４ａ、４ｂの深さを４μｍ、制御領域４ａ、４ｂ間の距離を３μｍとすればよい。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００３２】
導電体領域６ａ、６ｂは、例えばリンを高濃度にドープした多結晶シリコンで形成することができる。導電体領域６ａ、６ｂ内では電位差が生じないので、導電体領域６ａ、６ｂを溝内に埋め込み形成することによって、電界をさらに緩和することができる。さらに、導電体領域６ａ、６ｂをアノード電極８と接続することによって、導電体領域６ａ、６ｂの電位を安定させることが出来、耐圧の劣化を避けることができる。
【００３３】
図４及び図５を参照して、図１乃至図３に示した半導体装置の製造方法を以下に示す。なお、図４及び図５に示す断面は、図３のＡ−Ａ’切断面に対応している。
【００３４】
（イ）先ず、ｎ−型の半導体基板の第１主表面上に、半導体基板よりも不純物濃度の高いｎ型の半導体層をエピタキシャル成長させる。リソグラフィ法を用いて、ｎ型の半導体層の上に酸化膜を選択的に成膜し、酸化膜をマスクとして、ｎ型の半導体層の上部にボロン（Ｂ）イオンを選択的に注入する。ｎ−型の半導体基板の第１主表面に対向する第２主表面よりリン（Ｐ）イオン或いは砒素（Ａｓ）イオン等のｎ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図４（ａ）に示すように、ｎ＋型のカソード層７、ｎ−型のベース層１、ｎ型のバリア層３２が形成され、バリア層３２上部に選択的にｐ型のアノード領域３４ａ、３４ｂが形成される。なお、ｎ型のバリア層３２はエピタキシャル成長ではなく、イオン注入及び熱拡散により形成してもよい。
【００３５】
（ロ）フォトリソグラフィ法及び異方性エッチング法を用いて、アノード領域３４ａ、３４ｂ、バリア層３２及びベース層１の一部を選択的に除去する。異方性エッチング法としては反応性イオンエッチング（ＲＩＥ）法を用いればよい。アノード領域３４ａ、３４ｂの一部を選択的に除去し、バリア層３２の一部を選択的に除去し、ベース層１の一部を選択的に途中の深さまで除去した時点でエッチングは終了する。その後、等方的エッチング処理を施す。図４（ｂ）に示すように、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃを貫通し、ベース層１の途中の深さまで達する溝１０ａ、１０ｂが形成される。等方的エッチング処理により、溝１０ａ、１０ｂの底面は、溝の側面に連続した曲面となる。
【００３６】
（ハ）熱酸化法あるいは化学的気相成長（ＣＶＤ）法を用いて、図５（ａ）に示すように、溝１０ａ、１０ｂの内面、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃの上に絶縁膜１１を堆積する。絶縁膜１１としては酸化膜、窒化膜、酸窒化膜などを使用すればよい。絶縁膜１１の膜厚は、溝１０ａ、１０ｂが絶縁膜１１によって埋め戻されない程度であればよい。ＣＶＤ法或いはスパッタ法を用いて、絶縁膜１１の上に導電体膜１２を堆積する。導電体膜１２は、溝１０ａ、１０ｂが絶縁膜１１及び導電体膜１２によって埋めもどれされるまで堆積する。導電体膜１２としてはアルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、Ａｌ−Ｓｉ合金、ＴｉＷ、ＷＳｉ、ＴｉＳｉなどを使用すればよい。
【００３７】
（ニ）化学的機械的研磨（ＣＭＰ）法等の平坦化技術を用いて、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃの上に堆積されている導電体膜１２及び絶縁膜１１を除去する。平坦化処理は、導電体膜１２及び絶縁膜１１の一部を除去し、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃが表出した時点で終了する。図５（ｂ）に示すように、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂを備えた制御領域４ａ、４ｂが溝１０ａ、１０ｂ内部に埋め込まれる。
【００３８】
（ホ）最後に、スパッタ法或いは金属蒸着法などを用いて、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ及び制御領域４ａ、４ｂ上にアノード電極８を堆積し、カソード層７上にカソード電極９を堆積する。以上の製造工程を経て、図１乃至図３に示した電力用半導体装置が完成する。
【００３９】
以上説明したように、等方的エッチング処理によって溝１０ａ、１０ｂの底面を曲面としたことで、制御領域４ａ、４ｂの端部に電界が集中することを防止できる。
【００４０】
（第１の実施の形態の変形例）
図６に示すように、第１の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層１４と、アノード層１４を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層１４に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層１４は、ベース層１の第１主表面に接したバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃ内に選択的に配置されたアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとを具備する。アノード電極８は、バリア層３２ａ、３２ｂ、３２ｃにショットキー接続され、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄにオーミック接続されている。図２に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００４１】
アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとベース層１との間にバリア層３２ａ、３２ｂ、３２ｃを形成したことにより、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００４２】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【００４３】
（第２の実施の形態）
図７に示すように、第２の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５１と、アノード層５１を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ，４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５１に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂ、４ｃの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。
【００４４】
アノード層５１は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。制御領域４ａ、４ｂは、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｂ、３ｃに接している。
【００４５】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００４６】
図８に示すように、ベース層１の第１主表面上にアノード層５１が配置され、第２主表面上にカソード層７が配置されている。アノード層５１は、第１主表面に接するバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｂ、３ｃ及びバリア層２ａ、２ｂ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｂ、３ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。図２に示した電力用半導体装置において、バリア層３２ａ、３２ｂ、３２ｃはアノード電極８にショットキー接続されていた。一方、図８に示す電力用半導体装置において、バリア層２ａ、２ｂ、２ｃはアノード電極８にショットキー接続されず、アノード領域３ａ、３ｂ、３ｃは、バリア層２ａ、２ｂ、２ｃの上部に一様に配置されている。
【００４７】
図９に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｂ、３ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に絶縁膜５ａ、５ｂが配置されている。制御領域４ａ、４ｂの間にアノード領域３ｂが配置され、制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００４８】
通電状態及び逆回復状態における図７乃至図９に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域３ａ、３ｂ、３ｃからバリア層２ａ、２ｂ、２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００４９】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間のｐｎ接合から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００５０】
以上説明したように、アノード領域３ａ、３ｂ、３ｃとベース層１との間にバリア層２ａ、２ｂ、２ｃを形成したことにより、アノード領域３ａ、３ｂ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００５１】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｂ、３ｃとバリア層２ａ、２ｂ、２ｃとのｐｎ接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００５２】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層２ａ、２ｂ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｂ、２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００５３】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の耐圧劣化を防止できる。
【００５４】
なお、図９に示したように、制御領域４ａ、４ｂは一定の間隔をおいてストライプ状に配置されている。しかし、本発明はこれに限定されるものではない。図１０（ａ）に示すように、制御領域３６ａ、３６ｂ、３６ｃは、円形の平面形状を有し、一定の間隔をおいて散点状に配置されていても構わない。制御領域３６ａ、３６ｂ、３６ｃは、円形の導電体領域３８ａ、３８ｂ、３８ｃと、導電体領域３８ａ、３８ｂ、３８ｃの外周を取り囲むリング状の絶縁膜３７ａ、３７ｂ、３７ｃとを備える。制御領域３６ａ、３６ｂ、３６ｃが配置されていない領域には、アノード領域３５が表出している。図１０（ａ）のＧ−Ｇ’切断面に沿った断面図が、図８に対応している。なお、図１０（ａ）において、制御領域３６ａ、３６ｂ、３６ｃを、絶縁物からなる絶縁体領域で置き換えても構わない。
【００５５】
また、図１０（ａ）において、制御領域３６ａ、３６ｂ、３６ｃとアノード領域３５とを入れ替えても構わない。即ち、図１０（ｂ）に示すように、アノード領域３９ａ、３９ｂ、３９ｃは、円形の平面形状を有し、一定の間隔をおいて散点状に配置されていても構わない。アノード領域３９ａ、３９ｂ、３９ｃが形成されていない領域には、制御領域（４０、４１）が表出している。制御領域（４０、４１）は、アノード領域３９ａ、３９ｂ、３９ｃの外周を取り囲むリング状の制御絶縁膜４０と、アノード領域３９ａ、３９ｂ、３９ｃ及び絶縁膜４０が配置されていない領域に配置された導電体領域４１とを備える。図１０（ｂ）において、絶縁膜４０及び導電体領域４１を、絶縁物からなる絶縁体領域で置き換えても構わない。
【００５６】
図１１に示すように、図１０（ｂ）の電力用半導体装置は、Ｈ−Ｈ’切断面において、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したバリア層５０ａ、５０ｂと、バリア層５０ａ、５０ｂの上部に配置されたアノード領域３９ａ、３９ｂと、バリア層５０ａ、５０ｂ及びアノード領域３９ａ、３９ｂを貫通し、ベース層１内に達する溝の内部に配置された制御領域（４０、４１）と、第２主表面においてベース層１に接続したカソード層７と、アノード領域３９ａ、３９ｂ及び制御領域（４０、４１）に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。 制御領域（４０、４１）は、溝の側面及び底面に沿って配置された制御絶縁膜４０と、制御絶縁膜４０の内側に配置された導電体領域４１とを具備する。導電体領域４１は、アノード電極８に接続している。
【００５７】
（第２の実施の形態の変形例）
図１２に示すように、第２の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５１と、アノード層５１を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５１は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。図８に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００５８】
アノード領域３ａ、３ｂ、３ｃとベース層１との間にバリア層２ａ、２ｂ、２ｃを形成したことにより、アノード領域３ａ、３ｂ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００５９】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の熱破壊を避けることができる。
【００６０】
（第３の実施の形態）
図１３に示すように、第３の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ，４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００６１】
アノード層５２は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に選択的に配置されたアノード領域３ａ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｃにオーミック接続され、バリア層２ｂにショットキー接続されている。制御領域４ａ、４ｂは、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｃに接している。
【００６２】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００６３】
図１４に示すように、ベース層１の第１主表面上にアノード層５２が配置され、第２主表面上にカソード層７が配置されている。アノード層５２は、第１主表面に接するバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｃ及びバリア層２ａ、２ｂ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｃ及び導電体領域６ａ、６ｂにオーミック接続され、バリア層２ｂにショットキー接続されている。カソード電極９は、カソード層７に接続されている。
【００６４】
図１５に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｃ、バリア層２ｂ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にバリア層２ｂが配置されている。制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００６５】
通電状態及び逆回復状態における図１３乃至図１５に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層２ｂの間のショットキー接合に生じる内蔵電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層２ｂのショットキー接合界面からアノード電極８へ電子が排出される。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００６６】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。また、バリア層２ｂのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００６７】
以上説明したように、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００６８】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂのショットキー接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００６９】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ、及びバリア層２ａ、２ｂ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｂ、２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００７０】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の耐圧劣化を防止できる。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００７１】
更に、図７乃至図９に示した電力用半導体装置に比して、アノード領域３ａ、３ｃの面積が減少するため、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が更に制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が更に低減する。その結果、電力用半導体装置の逆回復損失が更に低減する。
【００７２】
なお、図１６に示すように、隣接する制御領域４ａ、４ｂに挟まれた領域の一部分に、アノード領域３ａ、３ｂ、３ｃが選択的に配置されていても構わない。即ち、隣接する制御領域４ａ、４ｂに挟まれた領域の他の部分において、バリア層２ａ、２ｂ、２ｃが配置されていても構わない。図１５に示した電力用半導体装置との相違点は、制御領域４ａ、４ｂに対して垂直な方向にストライプ状にアノード領域３ａ、３ｂ、３ｃを配置した点である。
【００７３】
図１７（ａ）に示すように、図１６の電力用半導体装置はＤ−Ｄ’切断面において、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃと、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｂ、３ｃを貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。
【００７４】
図１７（ｂ）に示すように、図１６のＥ−Ｅ’切断面において、ベース層１の第１主表面にバリア層２ｂが配置され、バリア層２ｂの上部に選択的にアノード領域３ｂが配置されている。ベース層１の第２主表面にカソード層７が配置されている。アノード領域３ｂ及びバリア層２ｂは、アノード電極８に接続されている。カソード層７は、カソード電極９に接続されている。
【００７５】
アノード領域３ａ、３ｂ、３ｃと制御領域４ａ、４ｂとの間のマスク合わせ精度が良くない場合でも、電力用半導体装置の特性を劣化させることない。
【００７６】
（第３の実施の形態の第１の変形例）
図１８に示すように、第３の実施の形態の第１の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に選択的に配置されたアノード領域３ａ、３ｃとを具備する。アノード電極８は、バリア層２ｂにショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。図１４に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００７７】
アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００７８】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂのショットキー接合の電界が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【００７９】
（第３の実施の形態の第２の変形例）
図１９に示すように、第３の実施の形態の第２の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面を含むベース層１の上部に選択的に配置されたアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接したカソード層７と、アノード層５２及びベース層１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１に接したバリア層２ａ、２ｂ、２ｃ、２ｂ’と、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。
【００８０】
アノード電極８は、バリア層２ｂ、２ｂ’及びベース層１にショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。制御絶縁膜５ａ、５ｂは、溝の側面において、バリア層２ａ、２ｂ、２ｃ、２ｂ’及びアノード領域３ａ、３ｃに接している。導電体領域６ａ、６ｂは、アノード電極８に接続している。図１４に示した電力用半導体装置と異なる点は、バリア層２ｂ及びバリア層２ｂ’が隣接する制御絶縁膜５ａ、５ｂの側面に沿うように配置され、バリア層２ｂ、２ｂ’の間に位置するベース層１の一部分がアノード電極８にショットキー接続されている点である。
【００８１】
図１４に示したバリア層２ａ、２ｂ、２ｃはエピタキシャル成長法によって形成されるが、図１９に示したバリア層２ａ、２ｂ、２ｃ、２ｂ’は拡散によって形成することができ、製造工程を簡略化することができる。
【００８２】
また、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００８３】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂ、２ｂ’及びベース層１のショットキー接合界面の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００８４】
（第３の実施の形態の第３の変形例）
図２０に示すように、第３の実施の形態の第３の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面を含むベース層１の上部に選択的に配置されたアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接したカソード層７と、アノード層５２及びベース層１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１に接したバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。
【００８５】
アノード電極８は、第１主表面においてベース層１にショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。制御絶縁膜５ａ、５ｂは、溝の側面において、バリア層２ａ、２ｂ、２ｃ、２ｂ’及びアノード領域３ａ、３ｃに接している。導電体領域６ａ、６ｂは、アノード電極８に接続している。図１４に示した電力用半導体装置と異なる点は、制御絶縁膜５ａ、５ｂの間にはベース層１のみが配置され、アノード層５２が配置されていない点である。
【００８６】
図１９に示した電力用半導体装置に比して、ベース層１よりもｎ型不純物濃度の高いバリア層２ｂ、２ｂ’が配置されていないため、ベース層１とアノード電極８とのショットキー接続界面におけるｎ型不純物濃度を低く抑えることができ、ショットキー接続を容易に形成することが出来る。
【００８７】
また、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００８８】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びベース層１とアノード電極８とのショットキー接合界面の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００８９】
（第４の実施の形態）
図２１に示すように、第４の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００９０】
アノード層５３は、ベース層１の第１主表面に接して選択的に設けたバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。アノード領域３ｂは、第１主表面においてベース層１に接続している。制御領域４ａ、４ｂは、バリア層２ａ、２ｃ及びアノード領域３ａ、３ｂ、３ｃに接している。
【００９１】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００９２】
図２２に示すように、ベース層１の第１主表面上にアノード層５３が配置され、第２主表面上にカソード層７が配置されている。アノード層５３は、第１主表面に接するバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃと、第１主表面に接するアノード領域３ｂとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｂ、３ｃ及びバリア層２ａ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｂ、３ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。隣接する制御領域４ａ、４ｂに挟まれた領域の一部に、ベース層１に接したアノード領域３ｂが配置されている。
【００９３】
図２３に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｂ、３ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にアノード領域３ｂが配置されている。制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００９４】
通電状態及び逆回復状態における図２１乃至図２３に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、及びアノード領域３ｂとベース層１の間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、アノード領域３ｂからベース層１へ正孔が注入される。正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００９５】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。また、アノード領域３ｂとベース層１の間のｐｎ接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００９６】
以上説明したように、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００９７】
また、バリア層２ａ、２ｃの面積を制御することで、ベース層１へ注入される正孔の量を調整することができる。
【００９８】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びアノード領域３ｂとベース層１とのｐｎ接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００９９】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層２ａ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｃ及びベース層１に反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【０１００】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の熱破壊を防止できる。
【０１０１】
なお、ベース層１に接するアノード領域３ｂの面積の割合は、アノード領域３ａ、３ｂ、３ｃ全体の１０％以下であることが好ましい。制御領域４ａ、４ｂ間の領域に対してベース層１に接するアノード領域３ｂが配置される割合、或いはアノード領域３ｂが形成される制御領域４ａ、４ｂの間隔を調整することにより、１０％以下を実現することができる。バリア層２ａ、２ｃの面積が狭すぎると、十分な逆回復時の耐圧を確保し、逆回復損失を低減することができない。
【０１０２】
（第４の実施の形態の第１の変形例）
図２４に示すように、第４の実施の形態の第１の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５３は、ベース層１の第１主表面に接したバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。アノード領域３ｂは、第１主表面においてベース層１に接続している。図２２に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【０１０３】
アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【０１０４】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層２ａ、２ｃとアノード領域３ａ、３ｃの間の電界強度、アノード領域３ｂとベース層１の間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【０１０５】
（第４の実施の形態の第２の変形例）
図２５に示すように、第４の実施の形態の第２の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５３は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｂ’、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。アノード電極８は、アノード領域３ａ、３ｂ、３ｂ’、３ｃにオーミック接続され、バリア層２ｂにショットキー接続されている。アノード領域３ｂ、３ｂ’は、第１主表面においてベース層１に接続している。図２２に示した電力用半導体装置と異なる点は、バリア層２ｂに隣接してアノード領域３ｂ、３ｂ’が配置されている点である。
【０１０６】
通電状態及び逆回復状態における図２５に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、アノード領域３ｂ、３ｂ’とベース層１の間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層２ｂの間のショットキー接合に生じる内蔵電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、アノード領域３ｂ、３ｂ’からベース層１へ正孔が注入される。正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層２ｂのショットキー接合界面からアノード電極８へ電子が排出される。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【０１０７】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。アノード領域３ｂ、３ｂ’とベース層１の間のｐｎ接合界面から空乏層が広がり始める。また、バリア層２ｂのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【０１０８】
以上説明したように、バリア層２ａ、２ｂの面積及びアノード領域３ｂ、３ｂ’の面積を制御することで、ベース層１へ注入される正孔の量を調整することができる。
【０１０９】
（第５の実施の形態）
図２６に示すように、第５の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５４と、アノード層５４を貫通し、ベース層１内に達する溝の内部に配置された制御領域１７ａ、１７ｂ、１７ｃと、第２主表面においてベース層１に接続したカソード層７と、ベース層１の内部に配置され、制御領域１７ａ、１７ｂ、１７ｃに接続したセンス領域２０ａ、２０ｂ、２０ｃと、アノード層５４及び制御領域１７ａ、１７ｂ、１７ｃに接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。制御領域１７ａ、１７ｂ、１７ｃは、溝の側面に沿って配置された制御絶縁膜１８ａ、１８ｂ、１８ｃと、制御絶縁膜１８ａ、１８ｂ、１８ｃの内側に配置された抵抗体領域１９ａ、１９ｂ、１９ｃとを具備する。抵抗体領域１９ａ、１９ｂ、１９ｃは、センス領域２０ａ、２０ｂ、２０ｃ及びアノード電極８に接続されている。第５の実施の形態において、アノード層５４は、ｐ型の半導体からなるアノード領域２７ａ、２７ｂを示す。センス領域２０ａ、２０ｂ、２０ｃは、ｐ型の半導体からなる。
【０１１０】
図２７に示すように、ベース層１の第１主表面上にアノード領域２７ａ、２７ｂが配置され、第２主表面上にカソード層７が配置されている。制御領域１７ａ、１７ｂ、１７ｃは、アノード領域２７ａ、２７ｂを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜１８ａ、１８ｂ、１８ｃは、溝の側面に沿って薄膜状に配置されている。抵抗体領域１９ａ、１９ｂ、１９ｃは、制御絶縁膜１８ａ、１８ｂ、１８ｃを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域２７ａ、２７ｂ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。
【０１１１】
図２８に示すように、アノード電極に接する平面には、アノード領域２７ａ、２７ｂ、制御絶縁膜１８ａ、１８ｂ、１８ｃ及び抵抗体領域１９ａ、１９ｂ、１９ｃが表出している。制御領域１７ａ、１７ｂ、１７ｃは、一定の間隔をもってストライプ状に配置されている。抵抗体領域１９ａ、１９ｂ、１９ｃの両側に制御絶縁膜１８ａ、１８ｂ、１８ｃが配置されている。制御領域１７ａ、１７ｂ、１７ｃの間にアノード領域２７ａ、２７ｂが配置されている。
【０１１２】
通電状態及び逆回復状態における図２６乃至図２８に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、ベース層１とアノード領域２７ａ、２７ｂの間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域２７ａ、２７ｂからベース層１へ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。電力用半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【０１１３】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、ベース層１とアノード領域２７ａ、２７ｂの間のｐｎ接合から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【０１１４】
逆回復状態になると、ベース層１中に蓄積された正孔、即ち逆回復電流の一部は、センス領域２０ａ、２０ｂ、２０ｃ及び抵抗体領域１９ａ、１９ｂ、１９ｃを通過してアノード電極８に流れる。抵抗体領域１９ａ、１９ｂ、１９ｃで電圧降下が生じ、抵抗体領域１９ａ、１９ｂ、１９ｃのセンス領域２０ａ、２０ｂ、２０ｃ側の電位がアノード電極８側の電位に対して上昇する。すると、抵抗体領域１９ａ、１９ｂ、１９ｃ、制御絶縁膜１８ａ、１８ｂ、１８ｃ、及びベース層１からなるＭＯＳ構造によって、図２９（ａ）に示すように、ベース層１の制御絶縁膜１８ａ、１８ｂに接する面から空乏層２５ａ、２５ｂが広がる。空乏層２５ａ、２５ｂは、制御絶縁膜１８ａ、１８ｂの側面に垂直方向に広がる。空乏層２５ａ、２５ｂによって、ベース層１からアノード領域２７ａへの電流路が狭められる。
【０１１５】
通電状態での電流量が比較的多い場合、ベース層１中に蓄積されたキャリア量も増加し、逆回復電流が大きくなる。よって、抵抗体領域１９ａ、１９ｂを流れる電流も増えるため、図２９（ａ）に示すように、空乏層２５ａ、２５ｂが大きく広がる。したがって、逆回復時にベース層１中に蓄積されたキャリアが、急激にアノード領域２７ａへ注入されることがなく、逆回復時のソフトリカバリー特性が向上する。
【０１１６】
一方、通電状態での電流量が比較的少ない場合、抵抗体領域１９ａ、１９ｂを流れる電流も減少するため、図２９（ｂ）に示すように、空乏層５６ａ、５６ｂは大きく広がらない。したがって、逆回復時に電流振動を抑制することができる。
【０１１７】
以上説明したように、通電状態での電流量が比較的多い場合、逆回復時のソフトリカバリ特性が向上する。一方、通電状態での電流量が比較的少ない場合、逆回復時に電流振動を抑制することができる。
【０１１８】
図３０及び図３１を参照して、図２６乃至図２９に示した電力用半導体装置の製造方法を以下に示す。なお、図３０及び図３１に示す断面は、図２８のＪ−Ｊ’切断面に対応している。
【０１１９】
（イ）先ず、ｎ−型の半導体基板の第１主表面よりリン（Ｐ）イオン或いは砒素（Ａｓ）イオン等のｎ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図３０（ａ）に示すように、ｎ−型のベース層１及びｎ＋型のカソード層７が形成される。
【０１２０】
（ロ）フォトリソグラフィ法及び異方性エッチング法を用いて、ｎ−型の半導体基板の第１主表面に対向する第２主表面からベース層１の一部を選択的に除去する。図３０（ｂ）に示すように、ベース層１を途中の深さまで達する溝２１ａ、２１ｂ、２１ｃが形成される。
【０１２１】
（ハ）ＣＶＤ法または熱酸化法を用いて、図３０（ｃ）に示すように、溝２１ａ、２１ｂ、２１ｃの内面及び半導体基板の第２主表面の上に絶縁膜２３を堆積する。絶縁膜２３の膜厚は、溝２１ａ、２１ｂ、２１ｃが絶縁膜２３によって埋め戻されない程度であればよい。
【０１２２】
（ニ）イオン注入法を用いて、ベース層１全体に、半導体基板の第２主表面よりボロン（Ｂ）イオン等のｐ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図３１（ａ）に示すように、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃが形成される。
【０１２３】
（ホ）異方性エッチング法を用いて、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃの上に形成された絶縁膜２３を選択的に除去する。図３１（ｂ）に示すように、溝２１ａ、２１ｂ、２１ｃの側面に沿って制御絶縁膜１８ａ、１８ｂ、１８ｃが形成される。
【０１２４】
（ヘ）ＣＶＤ法或いはスパッタ法を用いて、図３１（ｃ）に示すように、半導体基板の第２主表面の上に抵抗体膜２４を堆積する。抵抗体膜２４は、溝２１ａ、２１ｂ、２１ｃが絶縁膜１８ａ、１８ｂ、１８ｃ及び抵抗体膜２４によって埋めもどれされるまで堆積する。
【０１２５】
（ト）最後に、ＣＭＰ法等の平坦化技術を用いて、アノード領域２７ａ、２７ｂの上に堆積されている抵抗体膜２４の一部を除去する。平坦化処理は、抵抗体膜２４の一部を除去し、アノード領域２７ａ、２７ｂが表出した時点で終了する。以上の製造工程を経て、図２６及び図２９に示した電力用半導体装置が完成する。
【０１２６】
以上説明したように、溝２１ａ、２１ｂ、２１ｃの底面及び半導体基板の第２主表面にｐ型不純物イオンを注入することで、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃが形成される。この時、溝２１ａ、２１ｂ、２１ｃの側面に絶縁膜２３が形成されているので、溝２１ａ、２１ｂ、２１ｃの側面からｐ型不純物イオンは注入されることはない。なお、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃは、同じ工程で形成している。しかし、異なる工程において形成しても構わない。
【０１２７】
（第５の実施の形態の変形例）
図３２に示すように、第５の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５５と、アノード層５５を貫通し、ベース層１内に達する溝の内部に配置された制御領域１７ａ、１７ｂ、１７ｃと、第２主表面においてベース層１に接続したカソード層７と、ベース層１の内部に配置され、制御領域１７ａ、１７ｂ、１７ｃに接続したセンス領域２０ａ、２０ｂ、２０ｃと、アノード層５５及び制御領域１７ａ、１７ｂ、１７ｃに接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５５は、ベース層１の第１主表面に接したバリア層２８ａ、２８ｂと、バリア層２８ａ２８ｂの上部に配置されたアノード領域２９ａ、２９ｂとを具備する。制御領域１７ａ、１７ｂ、１７ｃは、溝の側面に沿って配置された制御絶縁膜１８ａ、１８ｂ、１８ｃと、制御絶縁膜１８ａ、１８ｂ、１８ｃの内側に配置された抵抗体領域１９ａ、１９ｂ、１９ｃとを具備する。抵抗体領域１９ａ、１９ｂ、１９ｃは、センス領域２０ａ、２０ｂ、２０ｃ及びアノード電極８に接続されている。図２７に示した電力用半導体装置と異なる点は、ベース層１とアノード領域２９ａ、２９ｂの間にバリア層２８ａ、２８ｂが配置されている点である。
【０１２８】
第５の実施の形態の変形例によれば、通電状態におけるアノード領域２９ａ、２９ｂからベース層１への正孔の注入量を少なくして逆回復損失を低減することが出来る。逆回復状態において、制御領域１７ａ、１７ｂ、１７ｃの底面付近に電界が集中する。制御領域１７ａ、１７ｂ、１７ｃの底面付近はセンス領域２０ａ、２０ｂ、２０ｃで保護されている。したがって、バリア層２８ａ、２８ｂの不純物濃度を高くしても耐圧は劣化しない。
【０１２９】
なお、本発明の他の実施の形態として、第１乃至第５の実施の形態に示した電力用半導体装置の一部分を用いた小信号用のダイオードを実施することができる。
【０１３０】
【発明の効果】
以上説明したように、本発明によれば、優れた逆回復特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２】図１に示した電力用半導体装置の一部分を拡大して示す、図３のＡ−Ａ’切断面に沿った断面図である。
【図３】アノード電極を省略した、図１に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図４】図４（ａ）及び図４（ｂ）は、図１に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その１）。
【図５】図５（ａ）及び図５（ｂ）は、図１に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その２）。
【図６】第１の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図７】第２の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図８】図７に示した電力用半導体装置の一部分を拡大して示す、図９のＢ−Ｂ’切断面に沿った断面図である。
【図９】アノード電極を省略した、図７に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図１０】図１０（ａ）は、アノード電極を省略した、散点状に配置された円形の制御領域を有する電力用半導体装置の一部分を示す平面図である。Ｇ−Ｇ’切断面は、図８の断面図に対応する。図１０（ｂ）は、アノード電極を省略した、散点状に配置された円形のアノード領域を有する電力用半導体装置の一部分を示す平面図である。
【図１１】図１０（ｂ）に示した電力用半導体装置のＨ−Ｈ’切断面に沿った断面図である。
【図１２】第２の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図１３】第３の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図１４】図１３に示した電力用半導体装置の一部分を拡大して示す、図１５のＣ−Ｃ’切断面に沿った断面図である。
【図１５】アノード電極を省略した、図１３に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図１６】アノード電極を省略した、第３の実施の形態に係る電力用半導体装置の一部分を示す平面図である。
【図１７】図１７（ａ）は、図１６に示した電力用半導体装置のＤ−Ｄ’切断面に沿った断面図である。図１７（ｂ）は、図１６に示した電力用半導体装置のＥ−Ｅ’切断面に沿った断面図である。
【図１８】第３の実施の形態の第１の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図１９】第３の実施の形態の第２の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２０】第３の実施の形態の第３の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２１】第４の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２２】図２１に示した電力用半導体装置の一部分を拡大して示す、図２３のＦ−Ｆ’切断面に沿った断面図である。
【図２３】アノード電極を省略した、図２１に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図２４】第４の実施の形態の第１の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２５】第４の実施の形態の第２の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２６】第５の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２７】図２６に示した電力用半導体装置の一部分を拡大して示す、図２８のＪ−Ｊ’切断面に沿った断面図である。
【図２８】アノード電極を省略した、図２６に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図２９】図２９は図２６に示した電力用半導体装置の動作を説明する為の断面図であり、図２９（ａ）は通電状態の電流量が比較的多い場合を示し、図２９（ｂ）は通電状態の電流量が比較的少ない場合を示す。
【図３０】図３０（ａ）乃至図３０（ｃ）は、図２６に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その１）。
【図３１】図３１（ａ）乃至図３１（ｃ）は、図２６に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その２）。
【図３２】第５の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図３３】従来のｐｉｎダイオードを示す断面図である。
【符号の説明】
１ ベース層
２ａ、２ｂ、２ｃ、２８ａ、２８ｂ、３２、３２ａ、３２ｂ、３２ｃ、５０ａ、５０ｂ バリア層
３ａ、３ｂ、３ｃ、３ｂ’、２７ａ、２７ｂ、２９ａ、２９ｂ、３３ａ、３３ｂ、３３ｃ、３３ｄ、３４ａ、３４ｂ、３５、３９ａ、３９ｂ、３９ｃ アノード領域
４ａ、４ｂ、１７ａ、１７ｂ、１７ｃ、３６ａ、３６ｂ、３６ｃ 制御領域
５ａ、５ｂ、１８ａ、１８ｂ、１８ｃ、３７ａ、３７ｂ、３７ｃ、４０ 制御絶縁膜
６ａ、６ｂ、３８ａ、３８ｂ、３８ｃ、４１ 導電体領域
７ カソード層
８ アノード電極
９ カソード電極
１０ａ、１０ｂ 溝
１３ａ、１３ｂ 絶縁体領域
１４、５１〜５５ アノード層
１９ａ、１９ｂ、１９ｃ 抵抗体領域
２０ａ、２０ｂ、２０ｃ センス領域
２５ａ、２５ｂ、５６ａ、５６ｂ 空乏層
４５ａ、４５ｂ リング領域
【発明の属する技術分野】
本発明は半導体装置に係り、特に、ｐ型半導体領域とｎ型半導体領域の間に低不純物濃度の半導体領域を有するｐｉｎ構造の半導体装置に関する。
【０００２】
【従来の技術】
従来から、電力用半導体装置としてｐｉｎダイオードが一般的に用いられている。図３３に示すように、ｐｉｎダイオードは、ｎ−型ベース層１０１と、ｎ−型ベース層１０１の一方の主表面に接続されたｐ型エミッタ領域１０３と、対向する他方の主表面に接続されたｎ＋型エミッタ領域１０７と、ｐ型エミッタ領域１０３に接続されたアノード電極１０８と、ｎ＋型エミッタ領域１０７に接続されたカソード電極１０９とを備える。
【０００３】
アノード電極１０８に、カソード電極１０９に対して正の電圧を印加する。ｐ型エミッタ領域１０３からｎ−型ベース層１０１へ正孔が注入され、正孔の注入量に応じてｎ＋型エミッタ領域１０７からｎ−型ベース層１０１へ電子が注入される。正孔及び電子（以後、「キャリア」と呼ぶ）はｎ−型ベース層１０１に蓄積され、ｎ−型ベース層１０１の抵抗値が低くなる。ダイオードは通電状態となり、アノード電極１０８からカソード電極１０９へ電流が流れる。
【０００４】
通電状態における印加電圧を反転させると、ｎ−型ベース層１０１中に蓄積されたキャリアが排出され、ｎ−型ベース層１０１とｐ型エミッタ領域１０３の間のｐｎ接合から空乏層が広がり始める。その結果、ダイオードは逆阻止状態となる。
【０００５】
従来のｐｉｎダイオードとして、ｎ−型ベース層１０１とｐ型エミッタ領域１０３の間に配置されたｎ型又はｎ＋型の半導体領域を更に有し、逆回復時のソフトリカバリー特性を実現しているものがある。（例えば、特許文献１及び特許文献２参照）。
【０００６】
他の従来のｐｉｎダイオードとして、ｎ−型ベース層１０１にまで達する埋め込み制御電極を更に備え、キャリアの注入効率を向上させ、通電状態の順方向電圧を低減しているものがある（例えば、特許文献３及び特許文献４参照）。
【０００７】
【特許文献１】
特開平７−２７３３５４号公報（第２−３頁、第１図）
【０００８】
【特許文献２】
特開２０００−３２３４８８号公報（第５頁、第１図）
【０００９】
【特許文献３】
特開平９−１３９５１０号公報（第１２−１４頁、第１図）
【００１０】
【特許文献４】
特開平１０−１６３４６９号公報（第３−４頁、第１図）
【００１１】
【発明が解決しようとする課題】
近年のインバータ等の効率向上に伴ってスイッチング周波数が上昇したため、ダイオードの逆回復損失の低減が要求されている。逆回復損失の低減のためには、通電状態においてｎ−型ベース層１０１中に蓄積されるキャリア量を低減する必要がある。キャリア量を低減するためには、ｐ型エミッタ領域１０３の不純物濃度を下げれば良い。しかし、ｐ型エミッタ領域１０３とアノード電極１０８との間の接触抵抗を低く抑えるためには、ｐ型エミッタ領域１０３の接触面における不純物濃度を下げることはできない。したがって、ｐ型エミッタ領域１０３の不純物濃度の低減には限界があり、ダイオードの逆回復損失の低減には限界があった。
【００１２】
また、ｐ型エミッタ領域１０３の不純物濃度を下げてしまうと、低電流駆動時にｎ−型ベース層１０１中に蓄積されるキャリアが少なくなる。よって、逆回復時に空乏層が速く広がり、電圧の上昇率が高くなる。この高い電圧上昇率が、負荷の絶縁耐圧が劣化する原因となる。
【００１３】
本発明はこのような従来技術の問題点を解決するために成されたものであり、その目的は、優れた逆回復特性を有する半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の特徴は、第１主表面と第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、第１主表面においてベース層に接続した第１主電極層と、第１主電極層を貫通し、ベース層内に達する溝の内部に配置された制御領域と、第２主表面においてベース層に接続した第１導電型の半導体からなる第２主電極層とを具備する半導体装置であることである。
【００１５】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層及び領域の厚みと幅との関係、各層及び各領域の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
（第１の実施形態）
図１に示すように、第１の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続した第１主電極層（アノード層）１４と、アノード層１４を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂ、４ｃと、第２主表面においてベース層１に接続した第２主電極層（カソード層）７と、アノード層１４に接続した第１主電極（アノード電極）８と、カソード層７に接続した第２主電極（カソード電極）９と、複数の制御領域４ａ、４ｂ、４ｃの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。
【００１７】
アノード層１４は、ベース層１の第１主表面に接したバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃの上部に選択的に配置された第１主電極領域（アノード領域）３３ａ、３３ｂ、３３ｃ、３３ｄとを具備する。アノード電極８は、バリア層３２ａ、３２ｂ、３２ｃにショットキー接続され、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄにオーミック接続されている。
【００１８】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００１９】
ベース層１は、第１導電型の半導体からなる。バリア層３２ａ、３２ｂ、３２ｃは、ベース層１よりも高不純物濃度の第１導電型の半導体からなる。即ち、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度はベース層１の不純物濃度より高く設定される。アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びリング領域４５ａ、４５ｂは、第２導電型の半導体からなる。カソード層７は、第１導電型の半導体からなる。第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以後、第１導電型がｎ型でり、第２導電型がｐ型である場合について説明する。また、不純物濃度に応じて、ベース層１は「ｎ−型」と、バリア層３２ａ、３２ｂ、３２ｃは「ｎ型」と、カソード層７は、「ｎ＋型」と、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄは「ｐ型」と、リング領域４５ａ、４５ｂは「ｐ＋型」とそれぞれ表記する。
【００２０】
リング領域４５ａ、４５ｂは、制御領域４ａに隣接して制御領域４ａよりも深く配置されている。リング領域４５ａ、４５ｂのｐ型不純物濃度は、逆回復状態において空乏化しない程度に設定される。リング領域４５ａ、４５ｂは、層間絶縁膜４６ａ、４６ｂによってアノード電極８から絶縁されている。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００２１】
図２に示すように、ベース層１の第１主表面上にアノード層１４が配置され、第２主表面上にカソード層７が配置されている。アノード層１４は、第１主表面に接するバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃの上部に選択的に配置されたアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとを備える。制御領域４ａ、４ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。
【００２２】
図３に示すように、アノード電極に接する平面には、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にアノード領域３３ｂ、バリア層３２ｂ及びアノード領域３３ｃが配置されている。
【００２３】
通電状態及び逆回復状態における図１乃至図３に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層３２ａ、３２ｂ、３２ｃの間のショットキー接合に生じる内蔵電位（ビルトインポテンシャル）より大きい。すると、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからバリア層３２ａ、３２ｂ、３２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層３２ａ、３２ｂ、３２ｃのショットキー接合界面からアノード電極８へ電子が排出される。電力用半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００２４】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間のｐｎ接合から空乏層が広がり始める。また、バリア層３２ａ、３２ｂ、３２ｃのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００２５】
以上説明したように、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとベース層１との間にバリア層３２ａ、３２ｂ、３２ｃを形成したことにより、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、半導体装置の逆回復損失が低減する。
【００２６】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとバリア層３２ａ、３２ｂ、３２ｃとのｐｎ接合の電界、及びアノード電極８とバリア層３２ａ、３２ｂ、３２ｃのショットキー接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００２７】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層３２ａ、３２ｂ、３２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層３２ａ、３２ｂ、３２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００２８】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の熱破壊を防止できる。
【００２９】
なお、図３のＡ−Ａ’切断面において導電体領域６ａ、６ｂはアノード電極８に接続されている。しかし、Ａ−Ａ’切断面と異なる切断面において、導電体領域６ａ、６ｂはアノード電極８に接続されていても構わない。即ち、図３に示した平面の少なくとも一部において、導電体領域６ａ、６ｂはアノード電極８に接続されていればよい。
【００３０】
第１の実施の形態において、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度は、１×１０11乃至１×１０14ｃｍ−２であることが望ましい。
【００３１】
なお、以上のような効果を得るために、制御領域４ａ、４ｂの深さおよび制御領域４ａ、４ｂ間の距離は、バリア層３２ａ、３２ｂ、３２ｃの不純物濃度に応じて設定される。例えば、バリア層３２ａ、３２ｂ、３２ｃの最大深さが３．５μｍ、不純物濃度の最大値が１×１０１５ｃｍ−２のとき、制御領域４ａ、４ｂの深さを４μｍ、制御領域４ａ、４ｂ間の距離を３μｍとすればよい。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００３２】
導電体領域６ａ、６ｂは、例えばリンを高濃度にドープした多結晶シリコンで形成することができる。導電体領域６ａ、６ｂ内では電位差が生じないので、導電体領域６ａ、６ｂを溝内に埋め込み形成することによって、電界をさらに緩和することができる。さらに、導電体領域６ａ、６ｂをアノード電極８と接続することによって、導電体領域６ａ、６ｂの電位を安定させることが出来、耐圧の劣化を避けることができる。
【００３３】
図４及び図５を参照して、図１乃至図３に示した半導体装置の製造方法を以下に示す。なお、図４及び図５に示す断面は、図３のＡ−Ａ’切断面に対応している。
【００３４】
（イ）先ず、ｎ−型の半導体基板の第１主表面上に、半導体基板よりも不純物濃度の高いｎ型の半導体層をエピタキシャル成長させる。リソグラフィ法を用いて、ｎ型の半導体層の上に酸化膜を選択的に成膜し、酸化膜をマスクとして、ｎ型の半導体層の上部にボロン（Ｂ）イオンを選択的に注入する。ｎ−型の半導体基板の第１主表面に対向する第２主表面よりリン（Ｐ）イオン或いは砒素（Ａｓ）イオン等のｎ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図４（ａ）に示すように、ｎ＋型のカソード層７、ｎ−型のベース層１、ｎ型のバリア層３２が形成され、バリア層３２上部に選択的にｐ型のアノード領域３４ａ、３４ｂが形成される。なお、ｎ型のバリア層３２はエピタキシャル成長ではなく、イオン注入及び熱拡散により形成してもよい。
【００３５】
（ロ）フォトリソグラフィ法及び異方性エッチング法を用いて、アノード領域３４ａ、３４ｂ、バリア層３２及びベース層１の一部を選択的に除去する。異方性エッチング法としては反応性イオンエッチング（ＲＩＥ）法を用いればよい。アノード領域３４ａ、３４ｂの一部を選択的に除去し、バリア層３２の一部を選択的に除去し、ベース層１の一部を選択的に途中の深さまで除去した時点でエッチングは終了する。その後、等方的エッチング処理を施す。図４（ｂ）に示すように、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃを貫通し、ベース層１の途中の深さまで達する溝１０ａ、１０ｂが形成される。等方的エッチング処理により、溝１０ａ、１０ｂの底面は、溝の側面に連続した曲面となる。
【００３６】
（ハ）熱酸化法あるいは化学的気相成長（ＣＶＤ）法を用いて、図５（ａ）に示すように、溝１０ａ、１０ｂの内面、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃの上に絶縁膜１１を堆積する。絶縁膜１１としては酸化膜、窒化膜、酸窒化膜などを使用すればよい。絶縁膜１１の膜厚は、溝１０ａ、１０ｂが絶縁膜１１によって埋め戻されない程度であればよい。ＣＶＤ法或いはスパッタ法を用いて、絶縁膜１１の上に導電体膜１２を堆積する。導電体膜１２は、溝１０ａ、１０ｂが絶縁膜１１及び導電体膜１２によって埋めもどれされるまで堆積する。導電体膜１２としてはアルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、Ａｌ−Ｓｉ合金、ＴｉＷ、ＷＳｉ、ＴｉＳｉなどを使用すればよい。
【００３７】
（ニ）化学的機械的研磨（ＣＭＰ）法等の平坦化技術を用いて、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃの上に堆積されている導電体膜１２及び絶縁膜１１を除去する。平坦化処理は、導電体膜１２及び絶縁膜１１の一部を除去し、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ及びバリア層３２ａ、３２ｂ、３２ｃが表出した時点で終了する。図５（ｂ）に示すように、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂを備えた制御領域４ａ、４ｂが溝１０ａ、１０ｂ内部に埋め込まれる。
【００３８】
（ホ）最後に、スパッタ法或いは金属蒸着法などを用いて、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄ、バリア層３２ａ、３２ｂ、３２ｃ及び制御領域４ａ、４ｂ上にアノード電極８を堆積し、カソード層７上にカソード電極９を堆積する。以上の製造工程を経て、図１乃至図３に示した電力用半導体装置が完成する。
【００３９】
以上説明したように、等方的エッチング処理によって溝１０ａ、１０ｂの底面を曲面としたことで、制御領域４ａ、４ｂの端部に電界が集中することを防止できる。
【００４０】
（第１の実施の形態の変形例）
図６に示すように、第１の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層１４と、アノード層１４を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層１４に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層１４は、ベース層１の第１主表面に接したバリア層３２ａ、３２ｂ、３２ｃと、バリア層３２ａ、３２ｂ、３２ｃ内に選択的に配置されたアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとを具備する。アノード電極８は、バリア層３２ａ、３２ｂ、３２ｃにショットキー接続され、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄにオーミック接続されている。図２に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００４１】
アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄとベース層１との間にバリア層３２ａ、３２ｂ、３２ｃを形成したことにより、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００４２】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層３２ａ、３２ｂ、３２ｃとアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄの間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【００４３】
（第２の実施の形態）
図７に示すように、第２の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５１と、アノード層５１を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ，４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５１に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂ、４ｃの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。
【００４４】
アノード層５１は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。制御領域４ａ、４ｂは、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｂ、３ｃに接している。
【００４５】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００４６】
図８に示すように、ベース層１の第１主表面上にアノード層５１が配置され、第２主表面上にカソード層７が配置されている。アノード層５１は、第１主表面に接するバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｂ、３ｃ及びバリア層２ａ、２ｂ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｂ、３ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。図２に示した電力用半導体装置において、バリア層３２ａ、３２ｂ、３２ｃはアノード電極８にショットキー接続されていた。一方、図８に示す電力用半導体装置において、バリア層２ａ、２ｂ、２ｃはアノード電極８にショットキー接続されず、アノード領域３ａ、３ｂ、３ｃは、バリア層２ａ、２ｂ、２ｃの上部に一様に配置されている。
【００４７】
図９に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｂ、３ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に絶縁膜５ａ、５ｂが配置されている。制御領域４ａ、４ｂの間にアノード領域３ｂが配置され、制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００４８】
通電状態及び逆回復状態における図７乃至図９に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域３ａ、３ｂ、３ｃからバリア層２ａ、２ｂ、２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００４９】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間のｐｎ接合から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００５０】
以上説明したように、アノード領域３ａ、３ｂ、３ｃとベース層１との間にバリア層２ａ、２ｂ、２ｃを形成したことにより、アノード領域３ａ、３ｂ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００５１】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｂ、３ｃとバリア層２ａ、２ｂ、２ｃとのｐｎ接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００５２】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層２ａ、２ｂ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｂ、２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００５３】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の耐圧劣化を防止できる。
【００５４】
なお、図９に示したように、制御領域４ａ、４ｂは一定の間隔をおいてストライプ状に配置されている。しかし、本発明はこれに限定されるものではない。図１０（ａ）に示すように、制御領域３６ａ、３６ｂ、３６ｃは、円形の平面形状を有し、一定の間隔をおいて散点状に配置されていても構わない。制御領域３６ａ、３６ｂ、３６ｃは、円形の導電体領域３８ａ、３８ｂ、３８ｃと、導電体領域３８ａ、３８ｂ、３８ｃの外周を取り囲むリング状の絶縁膜３７ａ、３７ｂ、３７ｃとを備える。制御領域３６ａ、３６ｂ、３６ｃが配置されていない領域には、アノード領域３５が表出している。図１０（ａ）のＧ−Ｇ’切断面に沿った断面図が、図８に対応している。なお、図１０（ａ）において、制御領域３６ａ、３６ｂ、３６ｃを、絶縁物からなる絶縁体領域で置き換えても構わない。
【００５５】
また、図１０（ａ）において、制御領域３６ａ、３６ｂ、３６ｃとアノード領域３５とを入れ替えても構わない。即ち、図１０（ｂ）に示すように、アノード領域３９ａ、３９ｂ、３９ｃは、円形の平面形状を有し、一定の間隔をおいて散点状に配置されていても構わない。アノード領域３９ａ、３９ｂ、３９ｃが形成されていない領域には、制御領域（４０、４１）が表出している。制御領域（４０、４１）は、アノード領域３９ａ、３９ｂ、３９ｃの外周を取り囲むリング状の制御絶縁膜４０と、アノード領域３９ａ、３９ｂ、３９ｃ及び絶縁膜４０が配置されていない領域に配置された導電体領域４１とを備える。図１０（ｂ）において、絶縁膜４０及び導電体領域４１を、絶縁物からなる絶縁体領域で置き換えても構わない。
【００５６】
図１１に示すように、図１０（ｂ）の電力用半導体装置は、Ｈ−Ｈ’切断面において、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したバリア層５０ａ、５０ｂと、バリア層５０ａ、５０ｂの上部に配置されたアノード領域３９ａ、３９ｂと、バリア層５０ａ、５０ｂ及びアノード領域３９ａ、３９ｂを貫通し、ベース層１内に達する溝の内部に配置された制御領域（４０、４１）と、第２主表面においてベース層１に接続したカソード層７と、アノード領域３９ａ、３９ｂ及び制御領域（４０、４１）に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。 制御領域（４０、４１）は、溝の側面及び底面に沿って配置された制御絶縁膜４０と、制御絶縁膜４０の内側に配置された導電体領域４１とを具備する。導電体領域４１は、アノード電極８に接続している。
【００５７】
（第２の実施の形態の変形例）
図１２に示すように、第２の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５１と、アノード層５１を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５１は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。図８に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００５８】
アノード領域３ａ、３ｂ、３ｃとベース層１との間にバリア層２ａ、２ｂ、２ｃを形成したことにより、アノード領域３ａ、３ｂ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００５９】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層２ａ、２ｂ、２ｃとアノード領域３ａ、３ｂ、３ｃの間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の熱破壊を避けることができる。
【００６０】
（第３の実施の形態）
図１３に示すように、第３の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ，４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００６１】
アノード層５２は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に選択的に配置されたアノード領域３ａ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｃにオーミック接続され、バリア層２ｂにショットキー接続されている。制御領域４ａ、４ｂは、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｃに接している。
【００６２】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００６３】
図１４に示すように、ベース層１の第１主表面上にアノード層５２が配置され、第２主表面上にカソード層７が配置されている。アノード層５２は、第１主表面に接するバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｃ及びバリア層２ａ、２ｂ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｃ及び導電体領域６ａ、６ｂにオーミック接続され、バリア層２ｂにショットキー接続されている。カソード電極９は、カソード層７に接続されている。
【００６４】
図１５に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｃ、バリア層２ｂ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にバリア層２ｂが配置されている。制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００６５】
通電状態及び逆回復状態における図１３乃至図１５に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層２ｂの間のショットキー接合に生じる内蔵電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層２ｂのショットキー接合界面からアノード電極８へ電子が排出される。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００６６】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。また、バリア層２ｂのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００６７】
以上説明したように、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００６８】
また、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂのショットキー接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００６９】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ、及びバリア層２ａ、２ｂ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｂ、２ｃに反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【００７０】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の耐圧劣化を防止できる。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００７１】
更に、図７乃至図９に示した電力用半導体装置に比して、アノード領域３ａ、３ｃの面積が減少するため、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が更に制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が更に低減する。その結果、電力用半導体装置の逆回復損失が更に低減する。
【００７２】
なお、図１６に示すように、隣接する制御領域４ａ、４ｂに挟まれた領域の一部分に、アノード領域３ａ、３ｂ、３ｃが選択的に配置されていても構わない。即ち、隣接する制御領域４ａ、４ｂに挟まれた領域の他の部分において、バリア層２ａ、２ｂ、２ｃが配置されていても構わない。図１５に示した電力用半導体装置との相違点は、制御領域４ａ、４ｂに対して垂直な方向にストライプ状にアノード領域３ａ、３ｂ、３ｃを配置した点である。
【００７３】
図１７（ａ）に示すように、図１６の電力用半導体装置はＤ−Ｄ’切断面において、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に配置されたアノード領域３ａ、３ｂ、３ｃと、バリア層２ａ、２ｂ、２ｃ及びアノード領域３ａ、３ｂ、３ｃを貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。
【００７４】
図１７（ｂ）に示すように、図１６のＥ−Ｅ’切断面において、ベース層１の第１主表面にバリア層２ｂが配置され、バリア層２ｂの上部に選択的にアノード領域３ｂが配置されている。ベース層１の第２主表面にカソード層７が配置されている。アノード領域３ｂ及びバリア層２ｂは、アノード電極８に接続されている。カソード層７は、カソード電極９に接続されている。
【００７５】
アノード領域３ａ、３ｂ、３ｃと制御領域４ａ、４ｂとの間のマスク合わせ精度が良くない場合でも、電力用半導体装置の特性を劣化させることない。
【００７６】
（第３の実施の形態の第１の変形例）
図１８に示すように、第３の実施の形態の第１の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５２に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部に選択的に配置されたアノード領域３ａ、３ｃとを具備する。アノード電極８は、バリア層２ｂにショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。図１４に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【００７７】
アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００７８】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂのショットキー接合の電界が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【００７９】
（第３の実施の形態の第２の変形例）
図１９に示すように、第３の実施の形態の第２の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面を含むベース層１の上部に選択的に配置されたアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接したカソード層７と、アノード層５２及びベース層１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１に接したバリア層２ａ、２ｂ、２ｃ、２ｂ’と、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。
【００８０】
アノード電極８は、バリア層２ｂ、２ｂ’及びベース層１にショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。制御絶縁膜５ａ、５ｂは、溝の側面において、バリア層２ａ、２ｂ、２ｃ、２ｂ’及びアノード領域３ａ、３ｃに接している。導電体領域６ａ、６ｂは、アノード電極８に接続している。図１４に示した電力用半導体装置と異なる点は、バリア層２ｂ及びバリア層２ｂ’が隣接する制御絶縁膜５ａ、５ｂの側面に沿うように配置され、バリア層２ｂ、２ｂ’の間に位置するベース層１の一部分がアノード電極８にショットキー接続されている点である。
【００８１】
図１４に示したバリア層２ａ、２ｂ、２ｃはエピタキシャル成長法によって形成されるが、図１９に示したバリア層２ａ、２ｂ、２ｃ、２ｂ’は拡散によって形成することができ、製造工程を簡略化することができる。
【００８２】
また、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００８３】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びバリア層２ｂ、２ｂ’及びベース層１のショットキー接合界面の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００８４】
（第３の実施の形態の第３の変形例）
図２０に示すように、第３の実施の形態の第３の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面を含むベース層１の上部に選択的に配置されたアノード層５２と、アノード層５２を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接したカソード層７と、アノード層５２及びベース層１に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５２は、ベース層１に接したバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。
【００８５】
アノード電極８は、第１主表面においてベース層１にショットキー接続され、アノード領域３ａ、３ｃにオーミック接続されている。制御絶縁膜５ａ、５ｂは、溝の側面において、バリア層２ａ、２ｂ、２ｃ、２ｂ’及びアノード領域３ａ、３ｃに接している。導電体領域６ａ、６ｂは、アノード電極８に接続している。図１４に示した電力用半導体装置と異なる点は、制御絶縁膜５ａ、５ｂの間にはベース層１のみが配置され、アノード層５２が配置されていない点である。
【００８６】
図１９に示した電力用半導体装置に比して、ベース層１よりもｎ型不純物濃度の高いバリア層２ｂ、２ｂ’が配置されていないため、ベース層１とアノード電極８とのショットキー接続界面におけるｎ型不純物濃度を低く抑えることができ、ショットキー接続を容易に形成することが出来る。
【００８７】
また、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００８８】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びベース層１とアノード電極８とのショットキー接合界面の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００８９】
（第４の実施の形態）
図２１に示すように、第４の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９と、複数の制御領域４ａ、４ｂの内、両端に配置された制御領域の外周に沿って配置されたリング領域４５ａ、４５ｂと、リング領域４５ａ、４５ｂとアノード電極８との間に配置された層間絶縁膜４６ａ、４６ｂとを具備する。但し、図示は省略するが、リング領域４５ａ、４５ｂはアノード領域３３ａ、３３ｂ、３３ｃ、３３ｄと電気的に接続されている。したがって、リング領域４５ａ、４５ｂは、アノード領域３３ａ、３３ｂ、３３ｃ、３３ｄを介してアノード電極８に接続されている。
【００９０】
アノード層５３は、ベース層１の第１主表面に接して選択的に設けたバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。アノード領域３ｂは、第１主表面においてベース層１に接続している。制御領域４ａ、４ｂは、バリア層２ａ、２ｃ及びアノード領域３ａ、３ｂ、３ｃに接している。
【００９１】
制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。
【００９２】
図２２に示すように、ベース層１の第１主表面上にアノード層５３が配置され、第２主表面上にカソード層７が配置されている。アノード層５３は、第１主表面に接するバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部に配置されたアノード領域３ａ、３ｃと、第１主表面に接するアノード領域３ｂとを備える。制御領域４ａ、４ｂは、アノード領域３ａ、３ｂ、３ｃ及びバリア層２ａ、２ｃを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜５ａ、５ｂは、溝の底面及び側面に沿って薄膜状に配置されている。導電体領域６ａ、６ｂは、制御絶縁膜５ａ、５ｂを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域３ａ、３ｂ、３ｃ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。隣接する制御領域４ａ、４ｂに挟まれた領域の一部に、ベース層１に接したアノード領域３ｂが配置されている。
【００９３】
図２３に示すように、アノード電極に接する平面には、アノード領域３ａ、３ｂ、３ｃ、制御絶縁膜５ａ、５ｂ及び導電体領域６ａ、６ｂが表出している。制御領域４ａ、４ｂは、一定の間隔をもってストライプ状に配置されている。導電体領域６ａ、６ｂの両側に制御絶縁膜５ａ、５ｂが配置されている。制御領域４ａと制御領域４ｂの間にアノード領域３ｂが配置されている。制御領域４ａ、４ｂの外側にアノード領域３ａ、３ｃが配置されている。
【００９４】
通電状態及び逆回復状態における図２１乃至図２３に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、及びアノード領域３ｂとベース層１の間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、アノード領域３ｂからベース層１へ正孔が注入される。正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【００９５】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。また、アノード領域３ｂとベース層１の間のｐｎ接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【００９６】
以上説明したように、アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【００９７】
また、バリア層２ａ、２ｃの面積を制御することで、ベース層１へ注入される正孔の量を調整することができる。
【００９８】
更に、導電体領域６ａ、６ｂはアノード電極８へ接続されているため、ベース層１内に配置された導電体領域６ａ、６ｂの電位はアノード電極８の電位と同じになる。したがって、逆回復状態においてベース層１の制御領域４ａ、４ｂに接した部分から空乏層が広がる。よって、アノード領域３ａ、３ｃとバリア層２ａ、２ｃとのｐｎ接合の電界、及びアノード領域３ｂとベース層１とのｐｎ接合の電界は緩和され、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。
【００９９】
更に、導電体領域６ａ、６ｂ、制御絶縁膜５ａ、５ｂ及びバリア層２ａ、２ｃのＭＯＳ構造によって、逆回復状態において制御領域４ａ、４ｂに接したバリア層２ａ、２ｃ及びベース層１に反転層が形成される。その結果、逆回復状態において正孔が速やかに排出されるため、逆回復損失が更に低減される。
【０１００】
更に、リング領域４５ａ、４５ｂを配置することにより、制御領域４ａの端部に電界が集中することを防止できる。リング領域４５ａ、４５ｂとアノード電極８が直接接続しないことにより、濃度の高いリング領域４５ａ、４５ｂに電流が集中することを防止できる。そのため、逆回復時の熱破壊を防止できる。
【０１０１】
なお、ベース層１に接するアノード領域３ｂの面積の割合は、アノード領域３ａ、３ｂ、３ｃ全体の１０％以下であることが好ましい。制御領域４ａ、４ｂ間の領域に対してベース層１に接するアノード領域３ｂが配置される割合、或いはアノード領域３ｂが形成される制御領域４ａ、４ｂの間隔を調整することにより、１０％以下を実現することができる。バリア層２ａ、２ｃの面積が狭すぎると、十分な逆回復時の耐圧を確保し、逆回復損失を低減することができない。
【０１０２】
（第４の実施の形態の第１の変形例）
図２４に示すように、第４の実施の形態の第１の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された絶縁体領域１３ａ、１３ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５３は、ベース層１の第１主表面に接したバリア層２ａ、２ｃと、バリア層２ａ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｃとを具備する。アノード電極８は、アノード領域３ａ、３ｂ、３ｃにオーミック接続されている。アノード領域３ｂは、第１主表面においてベース層１に接続している。図２２に示した電力用半導体装置と異なる点は、溝内部に絶縁物からなる絶縁体領域１３ａ、１３ｂが配置されている点である。
【０１０３】
アノード領域３ａ、３ｃとベース層１との間にバリア層２ａ、２ｃを形成したことにより、アノード領域３ａ、３ｃからベース層１へ注入される正孔の量が制限される。したがって、通電状態においてベース層１中に蓄積されるキャリア量が低減する。その結果、電力用半導体装置の逆回復損失が低減する。
【０１０４】
また、溝内部に絶縁体領域１３ａ、１３ｂが配置されているため、逆回復状態において溝底部に電界が集中する。したがって、溝で挟まれたバリア層２ａ、２ｃとアノード領域３ａ、３ｃの間の電界強度、アノード領域３ｂとベース層１の間の電界強度が緩和される。したがって、逆回復状態においてベース層１の絶縁体領域１３ａ、１３ｂに接した部分から空乏層が広がり、電力用半導体装置は十分な逆回復時の耐圧を確保することができる。アバランシェ降伏が起こりにくくなり、逆回復時の耐圧の低下を避けることができる。
【０１０５】
（第４の実施の形態の第２の変形例）
図２５に示すように、第４の実施の形態の第２の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５３と、アノード層５３を貫通し、ベース層１内に達する溝の内部に配置された制御領域４ａ、４ｂと、第２主表面においてベース層１に接続したカソード層７と、アノード層５３に接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５３は、ベース層１の第１主表面に接したバリア層２ａ、２ｂ、２ｃと、バリア層２ａ、２ｂ、２ｃの上部及びベース層１の第 1 主表面上に配置されたアノード領域３ａ、３ｂ、３ｂ’、３ｃとを具備する。制御領域４ａ、４ｂは、溝の側面及び底面に沿って配置された制御絶縁膜５ａ、５ｂと、制御絶縁膜５ａ、５ｂの内側に配置された導電体領域６ａ、６ｂとを具備する。導電体領域６ａ、６ｂは、アノード電極８に接続している。アノード電極８は、アノード領域３ａ、３ｂ、３ｂ’、３ｃにオーミック接続され、バリア層２ｂにショットキー接続されている。アノード領域３ｂ、３ｂ’は、第１主表面においてベース層１に接続している。図２２に示した電力用半導体装置と異なる点は、バリア層２ｂに隣接してアノード領域３ｂ、３ｂ’が配置されている点である。
【０１０６】
通電状態及び逆回復状態における図２５に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合に生じる拡散電位、アノード領域３ｂ、３ｂ’とベース層１の間のｐｎ接合に生じる拡散電位、及びアノード電極８とバリア層２ｂの間のショットキー接合に生じる内蔵電位より大きい。すると、アノード領域３ａ、３ｃからバリア層２ａ、２ｃへ正孔が注入され、アノード領域３ｂ、３ｂ’からベース層１へ正孔が注入される。正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。また、バリア層２ｂのショットキー接合界面からアノード電極８へ電子が排出される。半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【０１０７】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、バリア層２ａ、２ｃとアノード領域３ａ、３ｃの間のｐｎ接合から空乏層が広がり始める。アノード領域３ｂ、３ｂ’とベース層１の間のｐｎ接合界面から空乏層が広がり始める。また、バリア層２ｂのショットキー接合界面から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【０１０８】
以上説明したように、バリア層２ａ、２ｂの面積及びアノード領域３ｂ、３ｂ’の面積を制御することで、ベース層１へ注入される正孔の量を調整することができる。
【０１０９】
（第５の実施の形態）
図２６に示すように、第５の実施の形態に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５４と、アノード層５４を貫通し、ベース層１内に達する溝の内部に配置された制御領域１７ａ、１７ｂ、１７ｃと、第２主表面においてベース層１に接続したカソード層７と、ベース層１の内部に配置され、制御領域１７ａ、１７ｂ、１７ｃに接続したセンス領域２０ａ、２０ｂ、２０ｃと、アノード層５４及び制御領域１７ａ、１７ｂ、１７ｃに接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。制御領域１７ａ、１７ｂ、１７ｃは、溝の側面に沿って配置された制御絶縁膜１８ａ、１８ｂ、１８ｃと、制御絶縁膜１８ａ、１８ｂ、１８ｃの内側に配置された抵抗体領域１９ａ、１９ｂ、１９ｃとを具備する。抵抗体領域１９ａ、１９ｂ、１９ｃは、センス領域２０ａ、２０ｂ、２０ｃ及びアノード電極８に接続されている。第５の実施の形態において、アノード層５４は、ｐ型の半導体からなるアノード領域２７ａ、２７ｂを示す。センス領域２０ａ、２０ｂ、２０ｃは、ｐ型の半導体からなる。
【０１１０】
図２７に示すように、ベース層１の第１主表面上にアノード領域２７ａ、２７ｂが配置され、第２主表面上にカソード層７が配置されている。制御領域１７ａ、１７ｂ、１７ｃは、アノード領域２７ａ、２７ｂを貫き、ベース層１の途中の深さまで達する溝の内部に配置されている。制御絶縁膜１８ａ、１８ｂ、１８ｃは、溝の側面に沿って薄膜状に配置されている。抵抗体領域１９ａ、１９ｂ、１９ｃは、制御絶縁膜１８ａ、１８ｂ、１８ｃを介して溝の内部を埋め戻すように配置されている。アノード電極８は、アノード領域２７ａ、２７ｂ及び導電体領域６ａ、６ｂに接続されている。カソード電極９は、カソード層７に接続されている。
【０１１１】
図２８に示すように、アノード電極に接する平面には、アノード領域２７ａ、２７ｂ、制御絶縁膜１８ａ、１８ｂ、１８ｃ及び抵抗体領域１９ａ、１９ｂ、１９ｃが表出している。制御領域１７ａ、１７ｂ、１７ｃは、一定の間隔をもってストライプ状に配置されている。抵抗体領域１９ａ、１９ｂ、１９ｃの両側に制御絶縁膜１８ａ、１８ｂ、１８ｃが配置されている。制御領域１７ａ、１７ｂ、１７ｃの間にアノード領域２７ａ、２７ｂが配置されている。
【０１１２】
通電状態及び逆回復状態における図２６乃至図２８に示した電力用半導体装置の動作を説明する。アノード電極８に、カソード電極９に対して正の電圧を印加する。「正の電圧」は、ベース層１とアノード領域２７ａ、２７ｂの間のｐｎ接合に生じる拡散電位より大きい。すると、アノード領域２７ａ、２７ｂからベース層１へ正孔が注入され、正孔の注入量に応じてカソード層７からベース層１へ電子が注入される。キャリアはベース層１に蓄積され、ベース層１の抵抗値が低くなる。電力用半導体装置は通電状態となり、アノード電極８からカソード電極９へ電流が流れる。
【０１１３】
通電状態におけるアノード電極８とカソード電極９の間に印加されている電圧の極性を反転させる逆回復時の動作を説明する。通電状態における印加電圧を反転させると、ベース層１中に蓄積されたキャリアが排出され、ベース層１とアノード領域２７ａ、２７ｂの間のｐｎ接合から空乏層が広がり始める。その結果、アノード電極８とカソード電極９の間に電流は流れず、電力用半導体装置は逆回復状態となる。
【０１１４】
逆回復状態になると、ベース層１中に蓄積された正孔、即ち逆回復電流の一部は、センス領域２０ａ、２０ｂ、２０ｃ及び抵抗体領域１９ａ、１９ｂ、１９ｃを通過してアノード電極８に流れる。抵抗体領域１９ａ、１９ｂ、１９ｃで電圧降下が生じ、抵抗体領域１９ａ、１９ｂ、１９ｃのセンス領域２０ａ、２０ｂ、２０ｃ側の電位がアノード電極８側の電位に対して上昇する。すると、抵抗体領域１９ａ、１９ｂ、１９ｃ、制御絶縁膜１８ａ、１８ｂ、１８ｃ、及びベース層１からなるＭＯＳ構造によって、図２９（ａ）に示すように、ベース層１の制御絶縁膜１８ａ、１８ｂに接する面から空乏層２５ａ、２５ｂが広がる。空乏層２５ａ、２５ｂは、制御絶縁膜１８ａ、１８ｂの側面に垂直方向に広がる。空乏層２５ａ、２５ｂによって、ベース層１からアノード領域２７ａへの電流路が狭められる。
【０１１５】
通電状態での電流量が比較的多い場合、ベース層１中に蓄積されたキャリア量も増加し、逆回復電流が大きくなる。よって、抵抗体領域１９ａ、１９ｂを流れる電流も増えるため、図２９（ａ）に示すように、空乏層２５ａ、２５ｂが大きく広がる。したがって、逆回復時にベース層１中に蓄積されたキャリアが、急激にアノード領域２７ａへ注入されることがなく、逆回復時のソフトリカバリー特性が向上する。
【０１１６】
一方、通電状態での電流量が比較的少ない場合、抵抗体領域１９ａ、１９ｂを流れる電流も減少するため、図２９（ｂ）に示すように、空乏層５６ａ、５６ｂは大きく広がらない。したがって、逆回復時に電流振動を抑制することができる。
【０１１７】
以上説明したように、通電状態での電流量が比較的多い場合、逆回復時のソフトリカバリ特性が向上する。一方、通電状態での電流量が比較的少ない場合、逆回復時に電流振動を抑制することができる。
【０１１８】
図３０及び図３１を参照して、図２６乃至図２９に示した電力用半導体装置の製造方法を以下に示す。なお、図３０及び図３１に示す断面は、図２８のＪ−Ｊ’切断面に対応している。
【０１１９】
（イ）先ず、ｎ−型の半導体基板の第１主表面よりリン（Ｐ）イオン或いは砒素（Ａｓ）イオン等のｎ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図３０（ａ）に示すように、ｎ−型のベース層１及びｎ＋型のカソード層７が形成される。
【０１２０】
（ロ）フォトリソグラフィ法及び異方性エッチング法を用いて、ｎ−型の半導体基板の第１主表面に対向する第２主表面からベース層１の一部を選択的に除去する。図３０（ｂ）に示すように、ベース層１を途中の深さまで達する溝２１ａ、２１ｂ、２１ｃが形成される。
【０１２１】
（ハ）ＣＶＤ法または熱酸化法を用いて、図３０（ｃ）に示すように、溝２１ａ、２１ｂ、２１ｃの内面及び半導体基板の第２主表面の上に絶縁膜２３を堆積する。絶縁膜２３の膜厚は、溝２１ａ、２１ｂ、２１ｃが絶縁膜２３によって埋め戻されない程度であればよい。
【０１２２】
（ニ）イオン注入法を用いて、ベース層１全体に、半導体基板の第２主表面よりボロン（Ｂ）イオン等のｐ型不純物イオンを注入する。窒素雰囲気にてアニール処理を施すことにより、図３１（ａ）に示すように、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃが形成される。
【０１２３】
（ホ）異方性エッチング法を用いて、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃの上に形成された絶縁膜２３を選択的に除去する。図３１（ｂ）に示すように、溝２１ａ、２１ｂ、２１ｃの側面に沿って制御絶縁膜１８ａ、１８ｂ、１８ｃが形成される。
【０１２４】
（ヘ）ＣＶＤ法或いはスパッタ法を用いて、図３１（ｃ）に示すように、半導体基板の第２主表面の上に抵抗体膜２４を堆積する。抵抗体膜２４は、溝２１ａ、２１ｂ、２１ｃが絶縁膜１８ａ、１８ｂ、１８ｃ及び抵抗体膜２４によって埋めもどれされるまで堆積する。
【０１２５】
（ト）最後に、ＣＭＰ法等の平坦化技術を用いて、アノード領域２７ａ、２７ｂの上に堆積されている抵抗体膜２４の一部を除去する。平坦化処理は、抵抗体膜２４の一部を除去し、アノード領域２７ａ、２７ｂが表出した時点で終了する。以上の製造工程を経て、図２６及び図２９に示した電力用半導体装置が完成する。
【０１２６】
以上説明したように、溝２１ａ、２１ｂ、２１ｃの底面及び半導体基板の第２主表面にｐ型不純物イオンを注入することで、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃが形成される。この時、溝２１ａ、２１ｂ、２１ｃの側面に絶縁膜２３が形成されているので、溝２１ａ、２１ｂ、２１ｃの側面からｐ型不純物イオンは注入されることはない。なお、アノード領域２７ａ、２７ｂ及びセンス領域２０ａ、２０ｂ、２０ｃは、同じ工程で形成している。しかし、異なる工程において形成しても構わない。
【０１２７】
（第５の実施の形態の変形例）
図３２に示すように、第５の実施の形態の変形例に係る電力用半導体装置は、第１主表面と第１主表面に対向する第２主表面とを有するベース層１と、第１主表面においてベース層１に接続したアノード層５５と、アノード層５５を貫通し、ベース層１内に達する溝の内部に配置された制御領域１７ａ、１７ｂ、１７ｃと、第２主表面においてベース層１に接続したカソード層７と、ベース層１の内部に配置され、制御領域１７ａ、１７ｂ、１７ｃに接続したセンス領域２０ａ、２０ｂ、２０ｃと、アノード層５５及び制御領域１７ａ、１７ｂ、１７ｃに接続したアノード電極８と、カソード層７に接続したカソード電極９とを具備する。アノード層５５は、ベース層１の第１主表面に接したバリア層２８ａ、２８ｂと、バリア層２８ａ２８ｂの上部に配置されたアノード領域２９ａ、２９ｂとを具備する。制御領域１７ａ、１７ｂ、１７ｃは、溝の側面に沿って配置された制御絶縁膜１８ａ、１８ｂ、１８ｃと、制御絶縁膜１８ａ、１８ｂ、１８ｃの内側に配置された抵抗体領域１９ａ、１９ｂ、１９ｃとを具備する。抵抗体領域１９ａ、１９ｂ、１９ｃは、センス領域２０ａ、２０ｂ、２０ｃ及びアノード電極８に接続されている。図２７に示した電力用半導体装置と異なる点は、ベース層１とアノード領域２９ａ、２９ｂの間にバリア層２８ａ、２８ｂが配置されている点である。
【０１２８】
第５の実施の形態の変形例によれば、通電状態におけるアノード領域２９ａ、２９ｂからベース層１への正孔の注入量を少なくして逆回復損失を低減することが出来る。逆回復状態において、制御領域１７ａ、１７ｂ、１７ｃの底面付近に電界が集中する。制御領域１７ａ、１７ｂ、１７ｃの底面付近はセンス領域２０ａ、２０ｂ、２０ｃで保護されている。したがって、バリア層２８ａ、２８ｂの不純物濃度を高くしても耐圧は劣化しない。
【０１２９】
なお、本発明の他の実施の形態として、第１乃至第５の実施の形態に示した電力用半導体装置の一部分を用いた小信号用のダイオードを実施することができる。
【０１３０】
【発明の効果】
以上説明したように、本発明によれば、優れた逆回復特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２】図１に示した電力用半導体装置の一部分を拡大して示す、図３のＡ−Ａ’切断面に沿った断面図である。
【図３】アノード電極を省略した、図１に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図４】図４（ａ）及び図４（ｂ）は、図１に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その１）。
【図５】図５（ａ）及び図５（ｂ）は、図１に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その２）。
【図６】第１の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図７】第２の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図８】図７に示した電力用半導体装置の一部分を拡大して示す、図９のＢ−Ｂ’切断面に沿った断面図である。
【図９】アノード電極を省略した、図７に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図１０】図１０（ａ）は、アノード電極を省略した、散点状に配置された円形の制御領域を有する電力用半導体装置の一部分を示す平面図である。Ｇ−Ｇ’切断面は、図８の断面図に対応する。図１０（ｂ）は、アノード電極を省略した、散点状に配置された円形のアノード領域を有する電力用半導体装置の一部分を示す平面図である。
【図１１】図１０（ｂ）に示した電力用半導体装置のＨ−Ｈ’切断面に沿った断面図である。
【図１２】第２の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図１３】第３の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図１４】図１３に示した電力用半導体装置の一部分を拡大して示す、図１５のＣ−Ｃ’切断面に沿った断面図である。
【図１５】アノード電極を省略した、図１３に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図１６】アノード電極を省略した、第３の実施の形態に係る電力用半導体装置の一部分を示す平面図である。
【図１７】図１７（ａ）は、図１６に示した電力用半導体装置のＤ−Ｄ’切断面に沿った断面図である。図１７（ｂ）は、図１６に示した電力用半導体装置のＥ−Ｅ’切断面に沿った断面図である。
【図１８】第３の実施の形態の第１の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図１９】第３の実施の形態の第２の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２０】第３の実施の形態の第３の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２１】第４の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２２】図２１に示した電力用半導体装置の一部分を拡大して示す、図２３のＦ−Ｆ’切断面に沿った断面図である。
【図２３】アノード電極を省略した、図２１に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図２４】第４の実施の形態の第１の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２５】第４の実施の形態の第２の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図２６】第５の実施の形態に係る電力用半導体装置全体を示す断面図である。
【図２７】図２６に示した電力用半導体装置の一部分を拡大して示す、図２８のＪ−Ｊ’切断面に沿った断面図である。
【図２８】アノード電極を省略した、図２６に示した電力用半導体装置のアノード電極に接する平面の一部分を示す図である。
【図２９】図２９は図２６に示した電力用半導体装置の動作を説明する為の断面図であり、図２９（ａ）は通電状態の電流量が比較的多い場合を示し、図２９（ｂ）は通電状態の電流量が比較的少ない場合を示す。
【図３０】図３０（ａ）乃至図３０（ｃ）は、図２６に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その１）。
【図３１】図３１（ａ）乃至図３１（ｃ）は、図２６に示した電力用半導体装置の製造方法における主要な製造工程を示す工程断面図である（その２）。
【図３２】第５の実施の形態の変形例に係る電力用半導体装置の一部分を示す断面図である。
【図３３】従来のｐｉｎダイオードを示す断面図である。
【符号の説明】
１ ベース層
２ａ、２ｂ、２ｃ、２８ａ、２８ｂ、３２、３２ａ、３２ｂ、３２ｃ、５０ａ、５０ｂ バリア層
３ａ、３ｂ、３ｃ、３ｂ’、２７ａ、２７ｂ、２９ａ、２９ｂ、３３ａ、３３ｂ、３３ｃ、３３ｄ、３４ａ、３４ｂ、３５、３９ａ、３９ｂ、３９ｃ アノード領域
４ａ、４ｂ、１７ａ、１７ｂ、１７ｃ、３６ａ、３６ｂ、３６ｃ 制御領域
５ａ、５ｂ、１８ａ、１８ｂ、１８ｃ、３７ａ、３７ｂ、３７ｃ、４０ 制御絶縁膜
６ａ、６ｂ、３８ａ、３８ｂ、３８ｃ、４１ 導電体領域
７ カソード層
８ アノード電極
９ カソード電極
１０ａ、１０ｂ 溝
１３ａ、１３ｂ 絶縁体領域
１４、５１〜５５ アノード層
１９ａ、１９ｂ、１９ｃ 抵抗体領域
２０ａ、２０ｂ、２０ｃ センス領域
２５ａ、２５ｂ、５６ａ、５６ｂ 空乏層
４５ａ、４５ｂ リング領域
Claims (8)
- 第１主表面と該第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、
前記第１主表面において前記ベース層に接続された第１主電極層と、
前記第１主電極層を貫通し、前記ベース層内に達する溝の内部に配置された制御領域と、
前記第１主電極層及び前記制御領域に接触した第１主電極と、
前記第２主表面において前記ベース層に接続され、且つ第１導電型の半導体からなる第２主電極層と、
前記第２主電極層に接続された第２主電極とを具備する半導体装置であって、
前記第１主電極層は、
前記第１主表面に接した、前記ベース層よりも高不純物濃度の第１導電型の半導体からなるバリア層と、
前記バリア層の上部に選択的に配置され、前記第１主電極にオーミック接続された第２導電型の半導体からなる第１主電極領域と、
を具備することを特徴とする半導体装置。 - 前記バリア層は、前記制御領域に接し、且つ前記第１主電極にショットキー接続されていることを特徴とする請求項１記載の半導体装置。
- 第１主表面と該第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、
前記第１主表面において前記ベース層に接続された第１主電極層と、
前記第１主電極層を貫通し、前記ベース層内に達する溝の内部に配置された制御領域と、
前記第１主電極層及び前記制御領域に接触した第１主電極と、
前記第２主表面において前記ベース層に接続され、且つ第１導電型の半導体からなる第２主電極層と、
前記第２主電極層に接続された第２主電極とを具備する半導体装置であって、
前記第１主電極層は、
前記第１主表面に接した、前記ベース層よりも高不純物濃度の第１導電型の半導体からなるバリア層と、
前記バリア層の上部に配置され、前記第１主電極にオーミック接続された第２導電型の半導体からなる第１主電極領域と、
を具備することを特徴とする半導体装置。 - 第１主表面と該第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、
前記第１主表面の一部において前記ベース層に接続された第１主電極層と、
前記第１主電極層を貫通し、前記ベース層内に達する溝の内部に配置された制御領域と、
前記第１主表面の他の一部に露出した前記ベース層、前記第１主電極層及び前記制御領域に接触した第１主電極と、
前記第２主表面において前記ベース層に接続され、且つ第１導電型の半導体からなる第２主電極層と、
前記第２主電極層に接続された第２主電極とを具備する半導体装置であって、
前記第１主電極層は、
前記第１主表面の一部に接した、前記ベース層よりも高不純物濃度の第１導電型の半導体からなるバリア層と、
前記バリア層の上部に配置され、前記第１主電極にオーミック接続された第２導電型の半導体からなる第１主電極領域と、
を具備することを特徴とする半導体装置。 - 前記制御領域間であって、前記バリア層および前記第１主電極領域が形成されていない領域の前記制御領域に沿って配置され、前記第１主表面の他の一部において露出し、前記第１主電極に接続された前記ベース層よりも高不純物濃度の第１導電型の半導体からなるバリア層を更に具備することを特徴とする請求項４記載の半導体装置。
- 第１主表面と該第１主表面に対向する第２主表面とを有する第１導電型の半導体からなるベース層と、
前記第１主表面において前記ベース層に接続された第１主電極層と、
前記第１主電極層を貫通し、前記ベース層内に達する溝の内部に配置された制御領域と、
前記第１主電極層及び前記制御領域に接触した第１主電極と、
前記第２主表面において前記ベース層に接続され、第１導電型の半導体からなる第２主電極層と、
前記第２主電極層に接続された第２主電極とを具備する半導体装置であって、
前記第１主電極層は、
前記第１主表面に接して選択的に形成され、前記ベース層よりも高不純物濃度の第１導電型の半導体からなるバリア層と、
前記バリア層の上部および前記第１主表面上に形成され、前記第１主電極にオーミック接続された第２導電型の半導体からなる第１主電極領域と、
を具備することを特徴とする半導体装置。 - 前記制御領域は、前記溝の側面及び底面に沿って配置された制御絶縁膜と、前記絶縁膜の内側に配置された導電体領域とを具備することを特徴とする請求項１乃至６のいづれかに記載の半導体装置。
- 前記制御領域は、絶縁物からなることを特徴とする請求項１乃至６のいづれかに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351374A JP4047153B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体装置 |
| US10/406,386 US7102207B2 (en) | 2002-12-03 | 2003-04-04 | Semiconductor device having rectifying action |
| CNB2003101187549A CN1309093C (zh) | 2002-12-03 | 2003-12-02 | 半导体器件 |
| US11/498,793 US7781869B2 (en) | 2002-12-03 | 2006-08-04 | Semiconductor device having rectifying action |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351374A JP4047153B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186413A JP2004186413A (ja) | 2004-07-02 |
| JP4047153B2 true JP4047153B2 (ja) | 2008-02-13 |
Family
ID=32753308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351374A Expired - Fee Related JP4047153B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7102207B2 (ja) |
| JP (1) | JP4047153B2 (ja) |
| CN (1) | CN1309093C (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2857506A1 (fr) * | 2003-07-11 | 2005-01-14 | St Microelectronics Sa | Diode de redressement et de protection |
| US7238976B1 (en) * | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
| WO2006025037A1 (en) * | 2004-09-02 | 2006-03-09 | Koninklijke Philips Electronics, N.V. | Contacting and filling deep-trench-isolation with tungsten |
| JP4843253B2 (ja) * | 2005-05-23 | 2011-12-21 | 株式会社東芝 | 電力用半導体装置 |
| JP2007134625A (ja) * | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2007075996A2 (en) * | 2005-12-27 | 2007-07-05 | Qspeed Semiconductor Inc. | Apparatus and method for a fast recovery rectifier structure |
| JP5092312B2 (ja) * | 2006-08-10 | 2012-12-05 | 株式会社デンソー | ダイオード |
| JP5103830B2 (ja) | 2006-08-28 | 2012-12-19 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP5206096B2 (ja) * | 2008-04-25 | 2013-06-12 | トヨタ自動車株式会社 | ダイオードとそのダイオードを備えている半導体装置 |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| US7960800B2 (en) * | 2008-12-12 | 2011-06-14 | Fairchild Semiconductor Corporation | Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same |
| WO2010133923A1 (en) * | 2009-05-22 | 2010-11-25 | X-Fab Semiconductor Foundries Ag | Semiconductor device comprising an isolation trench including semiconductor islands |
| JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP5310291B2 (ja) * | 2009-06-18 | 2013-10-09 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| JP6301776B2 (ja) * | 2010-05-26 | 2018-03-28 | 三菱電機株式会社 | 半導体装置 |
| US8933506B2 (en) * | 2011-01-31 | 2015-01-13 | Alpha And Omega Semiconductor Incorporated | Diode structures with controlled injection efficiency for fast switching |
| JP2012190873A (ja) * | 2011-03-09 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2012227429A (ja) * | 2011-04-21 | 2012-11-15 | Sanken Electric Co Ltd | 半導体装置 |
| JP5821320B2 (ja) * | 2011-06-23 | 2015-11-24 | トヨタ自動車株式会社 | ダイオード |
| JP5874210B2 (ja) * | 2011-06-23 | 2016-03-02 | トヨタ自動車株式会社 | ダイオード |
| US9520465B2 (en) | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
| JP6001735B2 (ja) * | 2011-07-27 | 2016-10-05 | 株式会社豊田中央研究所 | Ｍｏｓｆｅｔ |
| JP2013051345A (ja) * | 2011-08-31 | 2013-03-14 | Toyota Central R&D Labs Inc | ダイオード、半導体装置およびｍｏｓｆｅｔ |
| JP2014063980A (ja) | 2012-08-30 | 2014-04-10 | Toshiba Corp | 半導体装置 |
| KR101427948B1 (ko) * | 2012-12-18 | 2014-08-08 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| JP5981859B2 (ja) * | 2013-02-15 | 2016-08-31 | 株式会社豊田中央研究所 | ダイオード及びダイオードを内蔵する半導体装置 |
| DE102013204701A1 (de) * | 2013-03-18 | 2014-10-02 | Robert Bosch Gmbh | Pseudo-Schottky-Diode |
| US9818743B2 (en) * | 2013-06-21 | 2017-11-14 | Infineon Technologies Americas Corp. | Power semiconductor device with contiguous gate trenches and offset source trenches |
| US9105679B2 (en) * | 2013-11-27 | 2015-08-11 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier regions |
| JP2015170654A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社東芝 | 半導体装置 |
| KR20150108291A (ko) * | 2014-03-17 | 2015-09-25 | 가부시끼가이샤 도시바 | 반도체 장치 |
| US9634128B2 (en) | 2014-03-17 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104078517B (zh) * | 2014-07-22 | 2017-05-10 | 苏州硅能半导体科技股份有限公司 | 沟槽式肖特基半导体器件 |
| JP6126150B2 (ja) * | 2015-03-06 | 2017-05-10 | トヨタ自動車株式会社 | 半導体装置 |
| JP6441192B2 (ja) * | 2015-09-11 | 2018-12-19 | 株式会社東芝 | 半導体装置 |
| DE102016204250A1 (de) * | 2016-03-15 | 2017-09-21 | Robert Bosch Gmbh | Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode |
| CN106952945A (zh) * | 2017-03-24 | 2017-07-14 | 深圳深爱半导体股份有限公司 | 功率半导体器件及其制造方法 |
| DE102019125010B4 (de) | 2019-09-17 | 2022-08-11 | Infineon Technologies Ag | Leistungshalbleitervorrichtung mit einer Diode mit strukturiertem Barrieregebiet |
| JP7456902B2 (ja) * | 2020-09-17 | 2024-03-27 | 株式会社東芝 | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606404B2 (ja) * | 1990-04-06 | 1997-05-07 | 日産自動車株式会社 | 半導体装置 |
| JPH07273354A (ja) | 1994-03-31 | 1995-10-20 | Shindengen Electric Mfg Co Ltd | ダイオ−ド |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| EP0726603B1 (en) * | 1995-02-10 | 1999-04-21 | SILICONIX Incorporated | Trenched field effect transistor with PN depletion barrier |
| US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| JP3779401B2 (ja) | 1996-11-29 | 2006-05-31 | 株式会社東芝 | ダイオードの駆動方法 |
| JP3356644B2 (ja) | 1997-03-17 | 2002-12-16 | 株式会社東芝 | 半導体整流装置の駆動方法 |
| DE19713980C2 (de) | 1997-04-04 | 1999-03-18 | Siemens Ag | Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode) |
| JPH1187690A (ja) * | 1997-09-12 | 1999-03-30 | Meidensha Corp | 半導体素子 |
| DE19750827A1 (de) * | 1997-11-17 | 1999-05-20 | Asea Brown Boveri | Leistungshalbleiterbauelement mit Emitterinjektionssteuerung |
| JP3968912B2 (ja) | 1999-05-10 | 2007-08-29 | 富士電機デバイステクノロジー株式会社 | ダイオード |
| JP4678077B2 (ja) | 1999-07-21 | 2011-04-27 | 株式会社豊田中央研究所 | ダイオード |
| US6252258B1 (en) | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
| JP2001332708A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2002094061A (ja) * | 2000-09-14 | 2002-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-12-03 JP JP2002351374A patent/JP4047153B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-04 US US10/406,386 patent/US7102207B2/en not_active Expired - Fee Related
- 2003-12-02 CN CNB2003101187549A patent/CN1309093C/zh not_active Expired - Fee Related
-
2006
- 2006-08-04 US US11/498,793 patent/US7781869B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186413A (ja) | 2004-07-02 |
| US20060267129A1 (en) | 2006-11-30 |
| US7102207B2 (en) | 2006-09-05 |
| CN1309093C (zh) | 2007-04-04 |
| US20050073030A1 (en) | 2005-04-07 |
| CN1505173A (zh) | 2004-06-16 |
| US7781869B2 (en) | 2010-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4047153B2 (ja) | 半導体装置 | |
| US11631765B2 (en) | Method of manufacturing insulated gate semiconductor device with injection suppression structure | |
| TWI566422B (zh) | 改良之蕭基整流器 | |
| US9059284B2 (en) | Semiconductor device | |
| US7138668B2 (en) | Heterojunction diode with reduced leakage current | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080017897A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2019071313A (ja) | 半導体装置 | |
| US10529799B2 (en) | Semiconductor device | |
| JP2006210392A (ja) | 半導体装置およびその製造方法 | |
| JP4164892B2 (ja) | 半導体装置及びその製造方法 | |
| JP2020043242A (ja) | 半導体装置 | |
| JP7155641B2 (ja) | 半導体装置 | |
| CN114497200A (zh) | 半导体元件、半导体装置 | |
| JP5114832B2 (ja) | 半導体装置およびその製造方法 | |
| US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20240072043A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11777021B2 (en) | Semiconductor device | |
| US20230083162A1 (en) | Semiconductor device | |
| JP2024096464A (ja) | 半導体装置 | |
| JP2006210861A (ja) | 半導体素子の製造方法 | |
| JP2024066257A (ja) | 半導体装置及びその製造方法 | |
| CN117995840A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |