JP6126150B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6126150B2
JP6126150B2 JP2015045292A JP2015045292A JP6126150B2 JP 6126150 B2 JP6126150 B2 JP 6126150B2 JP 2015045292 A JP2015045292 A JP 2015045292A JP 2015045292 A JP2015045292 A JP 2015045292A JP 6126150 B2 JP6126150 B2 JP 6126150B2
Authority
JP
Japan
Prior art keywords
region
diode
igbt
pillar
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015045292A
Other languages
English (en)
Other versions
JP2016164952A (ja
Inventor
淳 大河原
淳 大河原
侑佑 山下
侑佑 山下
悟 町田
悟 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2015045292A priority Critical patent/JP6126150B2/ja
Priority to US15/061,469 priority patent/US9685512B2/en
Publication of JP2016164952A publication Critical patent/JP2016164952A/ja
Application granted granted Critical
Publication of JP6126150B2 publication Critical patent/JP6126150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、ダイオードを有する半導体装置が開示されている。このダイオードのアノード領域は、ｎ型のバリア領域によって２つに分離されている。すなわち、アノード領域が、表面側アノード領域と裏面側アノード領域に分離されている。裏面側アノード領域の下側に、ｎ型のカソード領域が形成されている。また、このダイオードは、半導体基板の表面から表面側アノード領域を貫通してバリア領域に達するｎ型のピラー領域を有している。ピラー領域は、その上端部でアノード電極に接続されている。また、ピラー領域は、その下端部でバリア領域に接続されている。すなわち、ピラー領域は、表面側アノード領域を迂回する電流経路を構成している。ダイオードに印加する順電圧を上昇させていくと、アノード電極から、ピラー領域、バリア領域及び裏面側アノード領域を経由してカソード領域に電流が流れる。この電流の主なキャリアは電子であるので、この電流が流れてもカソード領域にはホールはほとんど流入しない。また、バリア領域はピラー領域によってアノード電極に接続されているので、ダイオードに順電圧が印加されても、表面側アノード領域とバリア領域の境界部のｐｎ接合に電位差が生じ難い。このため、このｐｎ接合はこの段階ではオンしない。順電圧をさらに上昇させると、表面側アノード領域とバリア領域の境界部のｐｎ接合がオンする。これによって、表面側アノード領域から、バリア領域と裏面側アノード領域を経由してカソード領域にホールが流入する。このように、このダイオードでは、ダイオードの順電圧を上昇させるときに表面側アノード領域とバリア領域の境界部のｐｎ接合がオンし難く、これによって、カソード領域にホールが流入することが抑制される。ダイオードへの印加電圧を順電圧から逆電圧に切り換えると、ダイオードが逆回復動作を実行する。すなわち、カソード領域内のホールがアノード電極へ排出され、ダイオードに逆回復電流が流れる。このダイオードでは、ダイオードに順電圧を印加しているときにカソード領域に流入するホールが少ないので、ダイオードが逆回復動作を実行するときにカソード領域からアノード電極へ排出されるホールも少ない。このため、このダイオードには、逆回復電流が流れ難い。この現象は、ダイオードに対する印加電圧が、順電圧が印加されてから短時間で逆電圧に切り換えられる場合に特に顕著となる。
また、特許文献１には、ＩＧＢＴと上記のダイオードとが共通の半導体基板に形成された半導体装置（いわゆる、ＲＣ−ＩＧＢＴ）が開示されている。ダイオードのアノード領域とＩＧＢＴのボディ領域（ゲートオン電位印加時にチャネルが形成されるｐ型領域）は、製造工程において連続する層状に形成される。このため、ダイオードのアノード領域と同様にして、ＩＧＢＴのボディ領域が、バリア領域によって表面側ボディ領域と裏面側ボディ領域に分離されている。ＩＧＢＴも、バリア領域とエミッタ電極を接続するｎ型のピラー領域を有している。
特開２０１３−０４８２３０号公報
半導体装置の製造工程において、ＩＧＢＴのバリア領域の局所的な形成不良が生じる場合がある。バリア領域の形成不良は、半導体装置の信頼性を低下させる。また、半導体装置内でバリア領域の局所的な形成不良が生じていると、ゲート電位を上昇させるときにＩＧＢＴのコレクタ電流が階段状に増加する現象が生じる。したがって、ゲート電位とコレクタ電流の特性を測定することで、バリア領域の形成不良が生じている半導体装置をスクリーニングすることができる。
他方、特許文献１のようにバリア領域によって分離された表面側アノード領域と裏面側アノード領域を有するダイオードにおいて、裏面側アノード領域のｐ型不純物濃度を表面側アノード領域のｐ型不純物濃度よりも低くする場合がある。表面側アノード領域と裏面側アノード領域の両方のｐ型不純物濃度を高くすると、ｎ型のバリア領域を形成すべき範囲に表面側アノード領域と裏面側アノード領域の両方からｐ型不純物が拡散して、その範囲がｐ型領域になってしまう場合があるためである。裏面側アノード領域のｐ型不純物濃度を表面側アノード領域のｐ型不純物濃度よりも低くすると、ＲＣ−ＩＧＢＴでは、裏面側ボディ領域のｐ型不純物濃度が表面側ボディ領域のｐ型不純物濃度よりも低くなる。すると、ゲート電位を上昇させてＩＧＢＴをオンさせる過程において、表面側ボディ領域を迂回して流れるバイパス電流が流れる。すなわち、裏面側ボディ領域のｐ型不純物濃度が表面側ボディ領域のｐ型不純物濃度よりも低いので、ＩＧＢＴのゲート電圧を上昇させる過程において、裏面側ボディ領域に表面側ボディ領域よりも先にチャネルが形成される。このチャネルは、ＩＧＢＴのドリフト領域とバリア領域とを接続する。すると、ドリフト領域から、裏面側ボディ領域のチャネル、バリア領域及びピラー領域を経由してエミッタ電極へバイパス電流が流れる。すなわち、バイパス電流が、表面側ボディ領域を迂回して流れる。その後にゲート電圧がさらに上昇すると、表面側ボディ領域にもチャネルが形成されて、ＩＧＢＴがオンする。このように、裏面側ボディ領域のｐ型不純物濃度が低いと、ＩＧＢＴがオンする過程においてバイパス電流が流れる。ＩＧＢＴがオンする過程においてバイパス電流が流れると、ゲート電位を上昇させるときにＩＧＢＴのコレクタ電流が階段状に増加する現象が生じる。
上記の通り、裏面側ボディ領域のｐ型不純物濃度が低いＲＣ−ＩＧＢＴでは、バリア領域の形成不良が生じているＩＧＢＴと同様に、コレクタ電流が階段状に増加する現象が生じる。このため、このＲＣ−ＩＧＢＴでは、バリア領域の形成不良が生じているか否かを特性に基づいて検査することができないという問題があった。したがって、本明細書では、表面側ボディ領域と裏面側ボディ領域を有するＲＣ−ＩＧＢＴにおいて、ＩＧＢＴがオンする過程におけるバイパス電流を抑制する技術を提供する。
本明細書が開示する半導体装置は、ダイオード領域とＩＧＢＴ領域を有する半導体基板を有している。また、この半導体装置は、前記ダイオード領域内の前記半導体基板の表面に形成されているアノード電極と、前記ダイオード領域内の前記半導体基板の裏面に形成されているカソード電極と、前記ＩＧＢＴ領域内の前記表面に形成されているエミッタ電極と、前記ＩＧＢＴ領域内の前記裏面に形成されているコレクタ電極と、ゲート絶縁膜と、ゲート電極を有している。前記ダイオード領域が、表面側アノード領域と、ダイオードバリア領域と、ダイオードピラー領域と、裏面側アノード領域と、カソード領域を有している。前記表面側アノード領域は、前記アノード電極に接続されているｐ型領域である。前記ダイオードバリア領域は、前記表面側アノード領域の裏面側に配置されているｎ型領域である。前記ダイオードピラー領域は、前記表面から前記表面側アノード領域を貫通して前記ダイオードバリア領域に達しており、前記アノード電極に接続されているｎ型領域である。前記裏面側アノード領域は、前記ダイオードバリア領域の裏面側に配置されており、前記ダイオードバリア領域によって前記表面側アノード領域から分離されており、前記表面側アノード領域よりも低いｐ型不純物濃度を有するｐ型領域である。前記カソード領域は、前記裏面側アノード領域の裏面側に配置されており、前記裏面側アノード領域によって前記ダイオードバリア領域から分離されており、前記カソード電極に接続されているｎ型領域である。前記ＩＧＢＴ領域が、エミッタ領域と、表面側ボディ領域と、ＩＧＢＴバリア領域と、裏面側ボディ領域と、ＩＧＢＴドリフト領域と、コレクタ領域を有している。前記エミッタ領域は、前記エミッタ電極に接続されているｎ型領域である。前記表面側ボディ領域は、前記エミッタ領域の裏面側に配置されているｐ型領域である。前記ＩＧＢＴバリア領域は、前記表面側ボディ領域の裏面側に配置されており、前記表面側ボディ領域によって前記エミッタ領域から分離されているｎ型領域である。前記裏面側ボディ領域は、前記ＩＧＢＴバリア領域の裏面側に配置されており、前記ＩＧＢＴバリア領域によって前記表面側ボディ領域から分離されており、前記表面側ボディ領域よりも低いｐ型不純物濃度を有するｐ型領域である。前記ＩＧＢＴドリフト領域は、前記裏面側ボディ領域の裏面側に配置されており、前記カソード領域と繋がっており、前記裏面側ボディ領域によって前記ＩＧＢＴバリア領域から分離されているｎ型領域である。前記コレクタ領域は、前記ＩＧＢＴドリフト領域の裏面側に配置されており、前記ＩＧＢＴドリフト領域によって前記裏面側ボディ領域から分離されており、前記コレクタ電極に接続されているｐ型領域である。前記ゲート電極が、前記エミッタ領域と前記ＩＧＢＴドリフト領域の間を分離している範囲の前記表面側ボディ領域と前記裏面側ボディ領域に対して前記ゲート絶縁膜を介して対向している。前記ゲート電極にゲートオフ電位が印加されている場合に、前記ＩＧＢＴバリア領域と前記エミッタ電極の間の抵抗が、前記ダイオードバリア領域と前記アノード電極の間の抵抗よりも高い関係に設定されている。
なお、トレンチ等によってダイオードバリア領域が複数に分離されている場合には、ＩＧＢＴバリア領域とエミッタ電極の間の前記抵抗が、少なくとも１つのダイオードバリア領域とアノード電極の間の前記抵抗よりも高ければよい。さらに、トレンチ等によってＩＧＢＴバリア領域が複数に分離されている場合には、各ＩＧＢＴバリア領域とエミッタ電極の間の前記各抵抗が、少なくとも１つのダイオードバリア領域とエミッタ電極の間の前記抵抗よりも高ければよい。
なお、エミッタ電極とアノード電極は、単一の共通電極によって構成されていてもよい。また、コレクタ電極とカソード電極は、単一の共通電極によって構成されていてもよい。
なお、ＩＧＢＴ領域に、ＩＧＢＴバリア領域とエミッタ電極の間を接続するピラー領域（ＩＧＢＴピラー領域）が形成されていてもよい。この場合、ＩＧＢＴピラー領域の抵抗をダイオードピラー領域の抵抗よりも高くすることができる。また、ＩＧＢＴピラー領域を形成しないことで、ＩＧＢＴバリア領域とエミッタ領域の間の抵抗を高くしてもよい。
この半導体装置では、ダイオード領域のダイオードバリア領域とアノード電極の間の抵抗が小さいので、ダイオードがオンするときにダイオードバリア領域と表面側アノード領域の境界部のｐｎ接合がオンし難い。これによって、表面側アノード領域からカソード領域にホールが流入することを効果的に抑制することができる。したがって、ダイオードの逆回復電流を効果的に抑制することができる。また、この半導体装置では、ＩＧＢＴ領域のＩＧＢＴバリア領域とエミッタ電極の間の抵抗が高い。このため、ＩＧＢＴがオンする過程において表面側ボディ領域にチャネルが形成されずに裏面側ボディ領域にチャネルが形成されている状態になっても、ＩＧＢＴバリア領域とエミッタ電極の間にバイパス電流が流れることを抑制することができる。このように、この半導体装置によれば、ダイオードの逆回復電流を効果的に抑制することができるとともに、ＩＧＢＴがオンする過程におけるバイパス電流を抑制することができる。したがって、この半導体装置を量産する際に、バリア領域の形成不良が生じている半導体装置を特性に基づいてスクリーニングすることができる。
実施例１の半導体装置１０の縦断面図。 ゲート電位Ｖｇとコレクタ電流Ｉｃの関係を示すグラフ。 実施例１の半導体装置１０の縦断面図。 実施例１の半導体装置１０の縦断面図。 実施例１の変形例の半導体装置の縦断面図。 実施例２の半導体装置２１０の縦断面図。 実施例３の半導体装置３１０の縦断面図。 実施例３の変形例の半導体装置の縦断面図。 実施例４の半導体装置４１０の縦断面図。
図１に示す実施例１の半導体装置１０は、半導体基板１２と、半導体基板１２の表面１２ａ及び裏面１２ｂに形成された電極、絶縁体等によって構成されている。半導体基板１２は、ＩＧＢＴが形成されているＩＧＢＴ領域１６と、ダイオードが形成されているダイオード領域１８を備えている。すなわち、半導体装置１０は、いわゆるＲＣ−ＩＧＢＴである。
半導体基板１２は、シリコンにより形成されている。半導体基板１２の表面１２ａには、複数のトレンチ４０が形成されている。各トレンチ４０は、図１の紙面に対して垂直方向に互いに平行に伸びている。
ＩＧＢＴ領域１６内の各トレンチ４０の内面は、ゲート絶縁膜４２に覆われている。ＩＧＢＴ領域１６内の各トレンチ４０の内部には、ゲート電極４４が配置されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板１２から絶縁されている。ゲート電極４４の表面は、層間絶縁膜４６に覆われている。
ダイオード領域１８内の各トレンチ４０の内面は、絶縁膜５２に覆われている。ダイオード領域１８内の各トレンチ４０の内部には、制御電極５４が配置されている。制御電極５４は、絶縁膜５２によって半導体基板１２から絶縁されている。制御電極５４の表面は、層間絶縁膜５６に覆われている。制御電極５４の電位は、ゲート電極４４の電位から独立して制御される。
半導体基板１２の表面１２ａには、上部電極６０が形成されている。上部電極６０は、層間絶縁膜４６によってゲート電極４４から絶縁されており、層間絶縁膜５６によって制御電極５４から絶縁されている。半導体基板１２の裏面１２ｂには、下部電極６２が形成されている。
ＩＧＢＴ領域１６の内部には、エミッタ領域２０、表面側ボディ領域２２、ＩＧＢＴバリア領域２３、ＩＧＢＴピラー領域２４、裏面側ボディ領域２５、ドリフト領域２６及びコレクタ領域３２が形成されている。
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の表面１２ａに露出している。エミッタ領域２０は、上部電極６０にオーミック接触している。エミッタ領域２０は、ゲート絶縁膜４２に接している。
表面側ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを有している。
ボディコンタクト領域２２ａは、高濃度のｐ型不純物を含有するｐ型領域である。ボディコンタクト領域２２ａは、半導体基板１２の表面１２ａに露出している。ボディコンタクト領域２２ａは、上部電極６０にオーミック接触している。ボディコンタクト領域２２ａは、エミッタ領域２０に隣接している。
低濃度ボディ領域２２ｂは、ボディコンタクト領域２２ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度ボディ領域２２ｂは、エミッタ領域２０とボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂは、エミッタ領域２０の下側でゲート絶縁膜４２に接している。また、低濃度ボディ領域２２ｂの一部は、ボディコンタクト領域２２ａに隣接する位置で半導体基板１２の表面１２ａに露出している。
ＩＧＢＴバリア領域２３は、ｎ型領域であり、低濃度ボディ領域２２ｂの下側に形成されている。ＩＧＢＴバリア領域２３と低濃度ボディ領域２２ｂの境界に、ｐｎ接合４９が形成されている。ＩＧＢＴバリア領域２３は、表面側ボディ領域２２によってエミッタ領域２０から分離されている。ＩＧＢＴバリア領域２３は、低濃度ボディ領域２２ｂの下側でゲート絶縁膜４２に接している。
ＩＧＢＴピラー領域２４は、ＩＧＢＴ領域１６内のトレンチ４０に挟まれた領域のそれぞれに形成されている。ＩＧＢＴピラー領域２４は、ｎ型領域であり、表面側ボディ領域２２に隣接している。ＩＧＢＴピラー領域２４は、半導体基板１２の表面１２ａから半導体基板１２の厚み方向に長く伸びている。ＩＧＢＴピラー領域２４は、表面側ボディ領域２２を貫通してＩＧＢＴバリア領域２３に達している。ＩＧＢＴピラー領域２４の下端は、ＩＧＢＴバリア領域２３と繋がっている。ＩＧＢＴピラー領域２４の上端は、上部電極６０に対してショットキー接触している。すなわち、ＩＧＢＴピラー領域２４と上部電極６０の間に、ショットキー接合４８が形成されている。ＩＧＢＴピラー領域２４の幅Ｗ１は、その上端から下端まで略一定である。
裏面側ボディ領域２５は、ｐ型領域であり、ＩＧＢＴバリア領域２３の下側に形成されている。裏面側ボディ領域２５は、ＩＧＢＴバリア領域２３によって表面側ボディ領域２２から分離されている。裏面側ボディ領域２５のｐ型不純物濃度は、低濃度ボディ領域２２ｂのｐ型不純物濃度よりも低い。裏面側ボディ領域２５は、ＩＧＢＴバリア領域２３の下側でゲート絶縁膜４２に接している。
ドリフト領域２６は、低濃度ドリフト領域２６ａとバッファ領域２６ｂを有している。
低濃度ドリフト領域２６ａは、エミッタ領域２０及びバッファ領域２６ｂよりも低濃度のｎ型不純物を含有するｎ型領域である。低濃度ドリフト領域２６ａは、裏面側ボディ領域２５の下側に形成されている。低濃度ドリフト領域２６ａは、裏面側ボディ領域２５によってＩＧＢＴバリア領域２３から分離されている。低濃度ドリフト領域２６ａは、裏面側ボディ領域２５の下側において、トレンチ４０の下端部近傍のゲート絶縁膜４２と接している。
バッファ領域２６ｂは、低濃度ドリフト領域２６ａよりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域２６ｂは、低濃度ドリフト領域２６ａの下側に形成されている。
コレクタ領域３２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３２は、バッファ領域２６ｂの下側に形成されている。コレクタ領域３２は、ドリフト領域２６によって裏面側ボディ領域２５から分離されている。コレクタ領域３２は、半導体基板１２の裏面１２ｂに露出している。コレクタ領域３２は、下部電極６２にオーミック接触している。
ＩＧＢＴ領域１６内には、エミッタ領域２０、表面側ボディ領域２２、ＩＧＢＴバリア領域２３、ＩＧＢＴピラー領域２４、裏面側ボディ領域２５、ドリフト領域２６、コレクタ領域３２及びゲート電極４４等によって、上部電極６０と下部電極６２の間に接続されたＩＧＢＴが形成されている。半導体装置１０がＩＧＢＴとして動作する場合には、上部電極６０がエミッタ電極であり、下部電極６２がコレクタ電極である。
ダイオード領域１８の内部には、表面側アノード領域３４、ダイオードバリア領域３５、ダイオードピラー領域３６、裏面側アノード領域３７及びカソード領域３８が形成されている。
表面側アノード領域３４は、アノードコンタクト領域３４ａと低濃度アノード領域３４ｂを有している。
アノードコンタクト領域３４ａは、高濃度のｐ型不純物を含有するｐ型領域である。アノードコンタクト領域３４ａは、半導体基板１２の表面１２ａに露出している。アノードコンタクト領域３４ａは、上部電極６０にオーミック接触している。
低濃度アノード領域３４ｂは、アノードコンタクト領域３４ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度アノード領域３４ｂは、アノードコンタクト領域３４ａの下側の領域を含むアノードコンタクト領域３４ａの周囲の領域に形成されている。低濃度アノード領域３４ｂは、絶縁膜５２に接している。また、低濃度アノード領域３４ｂの一部は、アノードコンタクト領域３４ａに隣接する位置で半導体基板１２の表面１２ａに露出している。
ダイオードバリア領域３５は、ｎ型領域であり、低濃度アノード領域３４ｂの下側に形成されている。ダイオードバリア領域３５と低濃度アノード領域３４ｂの界面に、ｐｎ接合５９が形成されている。ダイオードバリア領域３５は、低濃度アノード領域３４ｂの下側で絶縁膜５２に接している。ダイオードバリア領域３５は、ＩＧＢＴ領域１６内のＩＧＢＴバリア領域２３と略同じ深さに形成されている。
ダイオードピラー領域３６は、ダイオード領域１８内のトレンチ４０に挟まれた領域のそれぞれに形成されている。ダイオードピラー領域３６は、ｎ型領域であり、表面側アノード領域３４に隣接している。ダイオードピラー領域３６は、半導体基板１２の表面１２ａから半導体基板１２の厚み方向に長く伸びている。ダイオードピラー領域３６は、表面側アノード領域３４を貫通してダイオードバリア領域３５に達している。ダイオードピラー領域３６の下端は、ダイオードバリア領域３５と繋がっている。ダイオードピラー領域３６の上端は、上部電極６０に対してショットキー接触している。すなわち、ダイオードピラー領域３６と上部電極６０の間にショットキー接合５８が形成されている。ダイオードピラー領域３６の幅Ｗ２は、その上端から下端まで略一定である。ダイオードピラー領域３６の幅Ｗ２は、ＩＧＢＴ領域１６内のＩＧＢＴピラー領域２４の幅Ｗ１よりも広い。ダイオードピラー領域３６のｎ型不純物濃度は、ＩＧＢＴ領域１６内のＩＧＢＴピラー領域２４のｎ型不純物濃度と略等しい。
裏面側アノード領域３７は、ｐ型領域であり、ダイオードバリア領域３５の下側に形成されている。裏面側アノード領域３７は、ダイオードバリア領域３５によって表面側アノード領域３４から分離されている。裏面側アノード領域３７のｐ型不純物濃度は、低濃度アノード領域３４ｂのｐ型不純物濃度よりも低い。裏面側アノード領域３７は、ダイオードバリア領域３５の下側で絶縁膜５２に接している。裏面側アノード領域３７は、ＩＧＢＴ領域１６内の裏面側ボディ領域２５と略同じ深さに形成されている。
カソード領域３８は、ドリフト領域２６と繋がっているｎ型領域である。カソード領域３８は、低濃度ドリフト領域３８ａと、バッファ領域３８ｂと、カソードコンタクト領域３８ｃを有している。
低濃度ドリフト領域３８ａは、裏面側アノード領域３７の下側に形成されている。低濃度ドリフト領域３８ａは、裏面側アノード領域３７によってダイオードバリア領域３５から分離されている。低濃度ドリフト領域３８ａは、裏面側アノード領域３７の下側において、トレンチ４０の下端部近傍の絶縁膜５２と接している。低濃度ドリフト領域３８ａは、ＩＧＢＴ領域１６内の低濃度ドリフト領域２６ａと略同じｎ型不純物濃度を有している。低濃度ドリフト領域３８ａは、ＩＧＢＴ領域１６内の低濃度ドリフト領域２６ａと繋がっている。
バッファ領域３８ｂは、低濃度ドリフト領域３８ａの下側に形成されている。バッファ領域３８ｂは、低濃度ドリフト領域３８ａよりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３８ｂは、ＩＧＢＴ領域１６内のバッファ領域２６ｂと略同じｎ型不純物濃度を有している。バッファ領域３８ｂは、ＩＧＢＴ領域１６内のバッファ領域２６ｂと繋がっている。
カソードコンタクト領域３８ｃは、バッファ領域３８ｂよりも高濃度のｎ型不純物を含有するｎ型領域である。カソードコンタクト領域３８ｃは、バッファ領域３８ｂの下側に形成されている。カソードコンタクト領域３８ｃは、半導体基板１２の裏面１２ｂに露出している。カソードコンタクト領域３８ｃは、下部電極６２にオーミック接触している。カソードコンタクト領域３８ｃは、ＩＧＢＴ領域１６内のコレクタ領域３２に隣接している。
ダイオード領域１８内には、表面側アノード領域３４、ダイオードバリア領域３５、ダイオードピラー領域３６、裏面側アノード領域３７及びカソード領域３８等によって、上部電極６０と下部電極６２の間に接続されたダイオードが形成されている。なお、裏面側アノード領域３７のｐ型不純物濃度が低いので、このダイオードがオンする際には、キャリアが裏面側アノード領域３７を通過する。つまり、表面側アノード領域３４とダイオードバリア領域３５の界面のｐｎ接合５９が実質的なｐｎダイオードとして機能し、裏面側アノード領域３７は電流経路として機能する。半導体装置１０がダイオードとして動作する場合には、上部電極６０がアノード電極であり、下部電極６２がカソード電極である。すなわち、ダイオードは、ＩＧＢＴに対して逆並列に接続されている。
上述したように、各ＩＧＢＴピラー領域２４の幅Ｗ１は、各ダイオードピラー領域３６の幅Ｗ２よりも狭い。このため、半導体基板１２の表面１２ａに平行な平面（すなわち、半導体基板１２の厚み方向に直交する平面）でピラー領域２４、３６を切断すると、ＩＧＢＴピラー領域２４の断面積がダイオードピラー領域３６の断面積よりも小さい。
次に、ゲート電極４４にゲートオフ電位が印加されているとき（すなわち、ボディ領域２２、２５にチャネルが形成されていないとき）のピラー領域２４、３６の抵抗について説明する。表面側ボディ領域２２にチャネルが形成されていない状態では、ＩＧＢＴバリア領域２３と上部電極６０の間の電流経路の中では、ＩＧＢＴピラー領域２４を通る電流経路が最も抵抗が小さい。したがって、この場合のＩＧＢＴバリア領域２３と上部電極６０の間の抵抗は、ＩＧＢＴピラー領域２４の抵抗によって決まる。ＩＧＢＴピラー領域２４の幅Ｗ１が狭い（すなわち、断面積が小さい）ので、ＩＧＢＴピラー領域２４の抵抗（すなわち、ＩＧＢＴバリア領域２３と上部電極６０の間の抵抗）は高い。
他方、表面側ボディ領域２２にチャネルが形成されていない状態では、ダイオードバリア領域３５と上部電極６０の間の電流経路の中では、ダイオードピラー領域３６を通る電流経路が最も抵抗が小さい。したがって、この場合のダイオードバリア領域３５と上部電極６０の間の抵抗は、ダイオードピラー領域３６の抵抗によって決まる。ダイオードピラー領域３６の幅Ｗ２が広い（すなわち、断面積が大きい）ので、ダイオードピラー領域３６の抵抗（すなわち、ダイオードバリア領域３５と上部電極６０の間の抵抗）が低い。
次に、ダイオード領域１８内のダイオードの動作について説明する。ダイオードに印加する順電圧（すなわち、上部電極６０が下部電極６２に対してプラスとなる電圧）を徐々に上昇させる場合を考える。順電圧が、ショットキー接合５８の立ち上がり電圧を超えると、ショットキー接合５８がオンする。すると、図１の実線矢印７０に示すように電流（以下、電流７０という）が流れる。すなわち、電子が、実線矢印７０に示す経路を逆向きに流れる。より詳細には、電子が、下部電極６２から、カソード領域３８、裏面側アノード領域３７、ダイオードバリア領域３５及びダイオードピラー領域３６を経由して、上部電極６０に流れる。電流７０は電子の流れによるものなので、電流７０が流れても低濃度ドリフト領域３８ａにはほとんどホールは流入しない。また、ダイオード領域１８内には、表面側アノード領域３４とダイオードバリア領域３５によってｐｎ接合５９が形成されている。ｐｎ接合５９に印加される電圧は、上部電極６０とダイオードバリア領域３５の間に印加される電圧と略等しい。ｐｎ接合５９の立ち上がり電圧は、ショットキー接合５８の立ち上がり電圧よりも高いため、この段階ではｐｎ接合５９はオンしない。
さらに順電圧を増加させると、電流７０が増加する。上記の通りダイオードピラー領域３６が抵抗を有しているので、電流７０が増加すると、ダイオードバリア領域３５と上部電極６０の間の電圧が上昇する。この電圧がｐｎ接合５９の立ち上がり電圧まで上昇すると、ｐｎ接合５９がオンする。これによって、図１の破線矢印７２に示すように、電流（以下、電流７２という）が流れる。すなわち、破線矢印７２に沿って、ホールが、上部電極６０から、表面側アノード領域３４、ダイオードバリア領域３５、裏面側アノード領域３７、カソード領域３８を経由して、下部電極６２に流れる。また、破線矢印７２に示す経路を逆方向に電子が流れる。電流７２が流れると、表面側アノード領域３４から低濃度ドリフト領域３８ａにホールが流入する。
このように、このダイオードでは、ダイオードピラー領域３６を介して電流７０が流れることによって、ｐｎ接合５９がオンするタイミングが遅れる。このため、低濃度ドリフト領域３８ａにホールが流入することが抑制される。
その後、ダイオードに印加する電圧を逆電圧に切り換えると、ダイオードが逆回復動作を行う。すなわち、低濃度ドリフト領域３８ａ内に存在するホールが、上部電極６０に排出される。これによって、ダイオードに逆回復電流が流れる。上記の通り、ダイオードがオンしているときに低濃度ドリフト領域３８ａにホールが流入することが抑制されるので、ダイオードの逆回復動作時に低濃度ドリフト領域３８ａから上部電極６０に排出されるホールも少ない。このため、このダイオードには、逆回復電流が流れ難い。このため、逆回復動作時に生じる損失が少ない。この現象は、ダイオードに対する印加電圧が、順電圧が印加されてから短時間で逆電圧に切り換えられる場合に特に顕著となる。
以上に説明したように、半導体装置１０では、ダイオードピラー領域３６に電流７０が流れるためｐｎ接合５９がオンし難い。これによって、低濃度ドリフト領域３８ａにホールが流入することが抑制される。したがって、逆回復電流を抑制することができる。特に、半導体装置１０では、ダイオードピラー領域３６の幅Ｗ２が広いので、ダイオードピラー領域３６の抵抗が低い。このため、ダイオードピラー領域３６に電位差が生じ難い。したがって、ｐｎ接合５９がよりオンし難く、低濃度ドリフト領域３８ａへのホールの流入がより効果的に抑制される。すなわち、この半導体装置１０によれば、逆回復電流を効果的に抑制することができる。
なお、ＩＧＢＴ領域１６内にも、ｐｎ接合４９によって寄生ダイオードが形成されている。また、ｐｎ接合４９の下側のＩＧＢＴバリア領域２３が、ＩＧＢＴピラー領域２４によって上部電極６０に接続されている。したがって、上述したように順電圧（すなわち、上部電極６０の電位）が上昇するときには、最初にＩＧＢＴピラー領域２４に電子による電流が流れる。その後にさらに順電圧が上昇すると、寄生ダイオードを構成するｐｎ接合４９がオンする。このように、ＩＧＢＴ領域１６内でも、ｐｎ接合４９がオンするタイミングが遅くなり、表面側ボディ領域２２から低濃度ドリフト領域２６ａ、３８ａにホールが流入することが抑制される。これによっても、逆回復電流が抑制される。
次に、ＩＧＢＴの動作について説明する。下部電極６２が上部電極６０よりも高電位となる電圧が印加された状態において、ゲート電極４４の電位Ｖｇ（すなわち、エミッタ‐ゲート間電圧）を、０Ｖから上昇させる場合を考える。図２のグラフＡ１は、このときの半導体装置１０のゲート電位Ｖｇとコレクタ電流Ｉｃの関係を示している。ゲート電位Ｖｇが０Ｖに近い間は、ＩＧＢＴにコレクタ電流Ｉｃは流れない。ゲート電極４４の電位が上昇するにしたがって、ゲート絶縁膜４２に隣接する範囲の低濃度ボディ領域２２ｂ（以下、ゲート近傍領域２２ｃという）と、ゲート絶縁膜４２に隣接する範囲の裏面側ボディ領域２５（以下、ゲート近傍領域２５ｃという）に電子が集まる。ゲート電極４４の電位が電位Ｖｇ１まで上昇すると、裏面側ボディ領域２５のゲート近傍領域２５ｃがｎ型に反転し、ゲート近傍領域２５ｃにチャネルが形成される。なお、低濃度ボディ領域２２ｂのｐ型不純物濃度が裏面側ボディ領域２５のｐ型不純物濃度よりも高いので、この段階では低濃度ボディ領域２２ｂのゲート近傍領域２２ｃにはチャネルは形成されない。このように裏面側ボディ領域２５にのみチャネルが形成されると、図３において矢印で示すバイパス電流７４が流れる。バイパス電流７４は、エミッタ領域２０と表面側ボディ領域２２を迂回して流れる。より詳細には、バイパス電流７４は、下部電極６２から、コレクタ領域３２、ドリフト領域２６、裏面側ボディ領域２５のチャネル、ＩＧＢＴバリア領域２３及びＩＧＢＴピラー領域２４を経由して上部電極６０へ流れる。このようにバイパス電流７４が流れるので、図２に示すように、ゲート電位Ｖｇが電位Ｖｇ１を超えると、バイパス電流７４に相当する大きさのコレクタ電流Ｉｃ１が流れる。ただし、本実施例では、バイパス電流７４（すなわち、コレクタ電流Ｉｃ１）は極めて小さい。
その後、ゲート電位Ｖｇがゲートオン電位Ｖｇ２まで上昇すると、表面側ボディ領域２２のゲート近傍領域２２ｃにもチャネルが形成される。すると、図４において矢印で示す主電流７６が流れる。すなわち、主電流７６が、下部電極６２から、コレクタ領域３２、ドリフト領域２６、裏面側ボディ領域２５のチャネル、ＩＧＢＴバリア領域２３、表面側ボディ領域２２のチャネル及びエミッタ領域２０を経由して上部電極６０へ流れる。主電流７６はバイパス電流７４に比べて大きい電流である。このため、ゲート電位Ｖｇがゲートオン電位Ｖｇ２を超えると、図２に示すように、コレクタ電流Ｉｃが急激に上昇する。
以上に説明したように、ゲート電位Ｖｇが電位Ｖｇ１と電位Ｖｇ２の間の大きさである場合に、ＩＧＢＴにバイパス電流７４が流れる。仮に、ＩＧＢＴピラー領域２４の抵抗が低いとすると、高いバイパス電流７４が流れる。この場合、図２のグラフＢ１に示すように、電位Ｖｇ１と電位Ｖｇ２の間の範囲におけるコレクタ電流Ｉｃ（すなわち、電流Ｉｃ２）が大きくなる。このため、ゲート電位Ｖｇを上昇させるときにコレクタ電流Ｉｃが２段階の階段状に上昇する。
これに対し、半導体装置１０では、ＩＧＢＴピラー領域２４の幅Ｗ１が狭く、これによってＩＧＢＴピラー領域２４の抵抗が高くなっている。このため、ＩＧＢＴに流れるバイパス電流７４が小さい。抵抗が高いＩＧＢＴピラー領域２４によって、バイパス電流７４が抑制される。このため、図２のグラフＡ１に示すように、電位Ｖｇ１と電位Ｖｇ２の間の範囲におけるコレクタ電流Ｉｃ（すなわち、電流Ｉｃ１）が無視できる程度に小さい。
なお、半導体装置１０の製造工程において、バリア領域２３が局所的に形成不良となり、ｎ型のバリア領域２３が一部欠損した状態（以下、バリア領域の形成不良という）が生じる場合がある。バリア領域の形成不良が生じる場合にも、図２のグラフＢ１に示すように、コレクタ電流Ｉｃが２段階の階段状に上昇する。ＩＧＢＴの標準の特性がグラフＢ１のように階段状にコレクタ電流Ｉｃが上昇する特性であれば、特性に基づいてバリア領域の形成不良が生じているＩＧＢＴをスクリーニングすることができない。これに対し、本実施例の半導体装置１０では、バイパス電流７４が小さいので、標準の特性とバリア領域の形成不良が生じている場合の特性とを区別することができる。したがって、バリア領域の形成不良が生じている半導体装置を容易にスクリーニングすることができる。実施例１の半導体装置１０は、好適に製造することが可能である。
なお、上述した実施例１では、ＩＧＢＴピラー領域２４の幅が、半導体基板１２の厚み方向の位置によらず略一定であった。また、ダイオードピラー領域３６の幅が、半導体基板１２の厚み方向の位置によらず略一定であった。しかしながら、ピラー領域２４、３６の幅が、厚み方向の位置に応じて変化していてもよい。この場合、ＩＧＢＴピラー領域２４の幅が最も狭い部分の幅を、ダイオードピラー領域３６の幅が最も狭い部分の幅よりも狭くすることができる。これによって、ＩＧＢＴピラー領域２４の抵抗をダイオードピラー領域３６の抵抗よりも高くすることができる。
なお、上述した実施例１において、図５に示すように、ＩＧＢＴ領域１６に近い位置のダイオードピラー領域３６ａ（すなわち、ＩＧＢＴ領域１６とダイオード領域１８の境界部のゲート電極４４ａに近い位置のダイオードピラー領域３６ａ）の幅Ｗ３を、その他のダイオードピラー領域３６の幅Ｗ２よりも狭くしてもよい。すなわち、ダイオードピラー領域３６ａの断面積をその他のダイオードピラー領域３６の断面積よりも小さくしてもよい。例えば、幅Ｗ３を幅Ｗ１と同程度とすることができる。ゲート電極４４にゲートオン電位が印加されると、ゲート電極４４ａに隣接する裏面側アノード領域３７ａのゲート絶縁膜４２に隣接する範囲（以下、ゲート近傍領域３７ｃという）にチャネルが形成される。このため、図５に示すように、バイパス電流７８が、下部電極６２から、コレクタ領域３２、ドリフト領域２６、裏面側アノード領域３７ａのチャネル、ダイオードバリア領域３５及びダイオードピラー領域３６ａを経由して上部電極６０へ流れる。図５のようにゲート電極４４ａに最も近い位置のダイオードピラー領域３６ａの幅Ｗ３を狭くすることで、ダイオードピラー領域３６ａの抵抗が他のダイオードピラー領域３６の抵抗よりも高くなり、バイパス電流７８を抑制することができる。
図６に示す実施例２の半導体装置２１０では、ＩＧＢＴピラー領域２４の幅Ｗ１とダイオードピラー領域３６の幅Ｗ２が略等しい。また、半導体装置２１０では、ＩＧＢＴピラー領域２４のｎ型不純物濃度がダイオードピラー領域３６のｎ型不純物濃度よりも低い。これら以外の点では、実施例２の半導体装置２１０の構成は、上述した実施例１の半導体装置１０の構成と等しい。
上記の通り、実施例２の半導体装置２１０では、ＩＧＢＴピラー領域２４のｎ型不純物濃度がダイオードピラー領域３６のｎ型不純物濃度よりも低い。このため、実施例２の半導体装置２１０でも、実施例１の半導体装置１０と同様に、ＩＧＢＴピラー領域２４の抵抗がダイオードピラー領域３６の抵抗よりも高い。すなわち、ゲート電極４４にゲートオフ電位が印加されている場合に、ＩＧＢＴバリア領域２３と上部電極６０の間の抵抗が、ダイオードバリア領域３５と上部電極６０の間の抵抗よりも高い。
実施例２の半導体装置２１０でも、実施例１の半導体装置１０と同様にして、ダイオードの逆回復電流が抑制される。特に、ダイオードピラー領域３６の抵抗が低いので、効果的に逆回復電流を抑制することができる。
また、実施例２の半導体装置２１０でも、実施例１の半導体装置１０と同様にして、バイパス電流７４が抑制される。すなわち、ＩＧＢＴピラー領域２４の抵抗が高いので、バイパス電流７４を効果的に抑制することができる。したがって、実施例２の半導体装置２１０を量産する場合にも、バリア領域の形成不良が生じている半導体装置を特性に基づいてスクリーニングすることができる。実施例２の半導体装置２１０は、好適に製造することが可能である。
なお、実施例２において、ＩＧＢＴ領域１６に近い位置のダイオードピラー領域３６ａ（すなわち、ＩＧＢＴ領域１６とダイオード領域１８の境界部のゲート電極４４ａに近い位置のダイオードピラー領域３６ａ）のｎ型不純物濃度を、その他のダイオードピラー領域３６のｎ型不純物濃度よりも低くしてもよい。例えば、ダイオードピラー領域３６ａのｎ型不純物濃度を、ＩＧＢＴピラー領域２４のｎ型不純物濃度と同程度とすることができる。境界部のゲート電極４４ａに最も近い位置のダイオードピラー領域３６ａのｎ型不純物濃度を低くすることで、ダイオードピラー領域３６ａの抵抗が他のダイオードピラー領域３６の抵抗よりも高くなり、バイパス電流７８を抑制することができる。
図７に示す実施例３の半導体装置３１０では、ＩＧＢＴピラー領域２４の幅Ｗ１とダイオードピラー領域３６の幅Ｗ２が略等しい。また、半導体装置３１０では、ダイオードバリア領域３５の厚みがＩＧＢＴバリア領域２３の厚みよりも厚い。このため、ダイオードバリア領域３５の上面（すなわち、ｐｎ接合５９）が、ＩＧＢＴバリア領域２３の上面（すなわち、ｐｎ接合４９）よりも上側に位置している。したがって、半導体基板１２の厚み方向において、ＩＧＢＴピラー領域２４が、ダイオードピラー領域３６よりも長い。これら以外の点では、実施例３の半導体装置３１０の構成は、上述した実施例１の半導体装置１０の構成と等しい。
上記の通り、実施例３の半導体装置３１０では、半導体基板１２の厚み方向において、ＩＧＢＴピラー領域２４が、ダイオードピラー領域３６よりも長い。このため、実施例３の半導体装置３１０でも、実施例１の半導体装置１０と同様に、ＩＧＢＴピラー領域２４の抵抗がダイオードピラー領域３６の抵抗よりも高い。すなわち、ゲート電極４４にゲートオフ電位が印加されている場合に、ＩＧＢＴバリア領域２３と上部電極６０の間の抵抗が、ダイオードバリア領域３５と上部電極６０の間の抵抗よりも高い。
実施例３の半導体装置３１０でも、実施例１の半導体装置１０と同様にして、ダイオードの逆回復電流が抑制される。特に、ダイオードピラー領域３６の抵抗が低いので、効果的に逆回復電流を抑制することができる。
また、実施例３の半導体装置３１０でも、実施例１の半導体装置１０と同様にして、バイパス電流７４が抑制される。すなわち、ＩＧＢＴピラー領域２４の抵抗が高いので、バイパス電流７４を効果的に抑制することができる。したがって、実施例３の半導体装置３１０を量産する場合にも、バリア領域の形成不良が生じている半導体装置を特性に基づいてスクリーニングすることができる。実施例３の半導体装置３１０は、好適に製造することが可能である。
なお、実施例３において、図８に示すように、ＩＧＢＴ領域１６に近い位置のダイオードピラー領域３６ａ（すなわち、ＩＧＢＴ領域１６とダイオード領域１８の境界部のゲート電極４４ａに近い位置のダイオードピラー領域３６ａ）の長さ（すなわち、半導体基板１２の厚み方向における長さ）を、その他のダイオードピラー領域３６の長さ（すなわち、半導体基板１２の厚み方向における長さ）よりも長くしてもよい。例えば、ダイオードピラー領域３６ａの長さを、ＩＧＢＴピラー領域２４の長さと同程度とすることができる。境界部のゲート電極４４ａに最も近い位置のダイオードピラー領域３６ａを長くすることで、ダイオードピラー領域３６ａの抵抗が他のダイオードピラー領域３６の抵抗よりも高くなり、バイパス電流７８を抑制することができる。
図９に示す実施例４の半導体装置４１０は、ＩＧＢＴピラー領域２４を有さない。したがって、ＩＧＢＴバリア領域２３が、表面側ボディ領域２２によって上部電極６０から電気的に分離されている。これ以外の点では、実施例４の半導体装置４１０の構成は、上述した実施例１の半導体装置１０の構成と等しい。
上記の通り、実施例４の半導体装置４１０は、ＩＧＢＴピラー領域２４を有さない。このため、実施例４の半導体装置４１０では、ゲート電極４４にゲートオフ電位が印加されている場合に、ＩＧＢＴバリア領域２３と上部電極６０の間の抵抗が極めて高い。したがって、実施例４の半導体装置４１０でも、実施例１の半導体装置１０と同様に、ゲート電極４４にゲートオフ電位が印加されている場合に、ＩＧＢＴバリア領域２３と上部電極６０の間の抵抗が、ダイオードバリア領域３５と上部電極６０の間の抵抗よりも高い。
実施例４の半導体装置４１０でも、実施例１の半導体装置１０と同様にして、ダイオードの逆回復電流が抑制される。特に、ダイオードピラー領域３６の抵抗が低いので、効果的に逆回復電流を抑制することができる。
また、実施例４の半導体装置４１０では、ＩＧＢＴピラー領域２４が存在しないので、バイパス電流７４が流れない。したがって、実施例４の半導体装置４１０を量産する場合にも、バリア領域の形成不良が生じている半導体装置を特性に基づいてスクリーニングすることができる。実施例４の半導体装置４１０は、好適に製造することが可能である。
なお、実施例４のようにＩＧＢＴ領域１６内のＩＧＢＴピラー領域２４を無くすと、ダイオードに対して順電圧が印加されているときに、ＩＧＢＴ領域１６内の表面側ボディ領域２２から低濃度ドリフト領域２６ａにホールが流入し易くなる。すなわち、ｐｎ接合４９がオンし易くなる。したがって、実施例４の構成では、実施例１〜３の構成に比べて、逆回復電流が若干大きくなる。
なお、上述した実施例１〜４では、ダイオード領域１８内に制御電極５４が形成されていたが、ダイオード領域１８内に制御電極５４が必ずしも形成されている必要はない。
また、上述した実施例１〜４の半導体装置は、アノード電極とエミッタ電極が共通化された上部電極６０を有していた。しかしながら、アノード電極がエミッタ電極から分離されていてもよい。また上述した実施例１〜４の半導体装置は、カソード電極とコレクタ電極が共通化された下部電極６２を有していた。しかしながら、カソード電極がコレクタ電極から分離されていてもよい。
また、上述した実施例１〜４では、ピラー領域２４、３６が上部電極６０にショットキー接触していた。しかしながら、ピラー領域２４、３６が上部電極６０にオーミック接触していてもよい。このような構成でも、ＩＧＢＴピラー領域２４の抵抗を高くすることで、バイパス電流を抑制することができる。
また、上述したピラー領域の断面積（幅）、ｎ型不純物濃度及び長さによる抵抗の調整方法を組み合わせて用いてもよい。
上述した実施例の各構成要素と請求項の各構成要素との関係について説明する。実施例の上部電極６０は、請求項のアノード電極及びエミッタ電極の一例である。実施例の下部電極６２は、請求項のカソード電極及びコレクタ電極の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、ＩＧＢＴ領域が、半導体基板の表面から表面側ボディ領域を貫通してＩＧＢＴバリア領域に達しており、エミッタ電極に接続されているｎ型のＩＧＢＴピラー領域を有していてもよい。
この構成によれば、ダイオードがオンするときに、ＩＧＢＴが有する寄生ダイオードによってカソード領域にホールが流入することを抑制することができる。したがって、ダイオードの逆回復電流をより効果的に抑制することができる。
本明細書が開示する一例の半導体装置では、半導体基板の厚み方向に直交する平面におけるＩＧＢＴピラー領域の断面積が、前記平面におけるダイオードピラー領域の断面積よりも狭くてもよい。
この構成によれば、ＩＧＢＴピラー領域の抵抗をダイオードピラー領域の抵抗よりも高くすることができる。
本明細書が開示する一例の半導体装置では、ダイオード領域が、第１ダイオードピラー領域と、第１ダイオードピラー領域よりもＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有していてもよい。第１ダイオードピラー領域の断面積が、第２ダイオードピラー領域の断面積よりも小さくてもよい。
このような構成によれば、ＩＧＢＴ領域とダイオード領域の境界を跨って流れるバイパス電流を抑制することができる。
本明細書が開示する一例の半導体装置では、ＩＧＢＴピラー領域のｎ型不純物濃度が、ダイオードピラー領域のｎ型不純物濃度よりも低くてもよい。
この構成によれば、ＩＧＢＴピラー領域の抵抗をダイオードピラー領域の抵抗よりも高くすることができる。
本明細書が開示する一例の半導体装置では、ダイオード領域が、第１ダイオードピラー領域と、第１ダイオードピラー領域よりもＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有していてもよい。第１ダイオードピラー領域のｎ型不純物濃度が、第２ダイオードピラー領域のｎ型不純物濃度よりも低くてもよい。
このような構成によれば、ＩＧＢＴ領域とダイオード領域の境界を跨って流れるバイパス電流を抑制することができる。
本明細書が開示する一例の半導体装置では、半導体基板の厚み方向において、ＩＧＢＴピラー領域がダイオードピラー領域よりも長くてもよい。
この構成によれば、ＩＧＢＴピラー領域の抵抗をダイオードピラー領域の抵抗よりも高くすることができる。
本明細書が開示する一例の半導体装置では、ダイオード領域が、第１ダイオードピラー領域と、第１ダイオードピラー領域よりもＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有していてもよい。半導体基板の厚み方向において、第１ダイオードピラー領域が、第２ダイオードピラー領域よりも長くてもよい。
このような構成によれば、ＩＧＢＴ領域とダイオード領域の境界を跨って流れるバイパス電流を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１２ａ ：表面
１２ｂ ：裏面
１６ ：ＩＧＢＴ領域
１８ ：ダイオード領域
２０ ：エミッタ領域
２２ ：表面側ボディ領域
２３ ：バリア領域
２４ ：ピラー領域
２５ ：裏面側ボディ領域
２６ ：ドリフト領域
３２ ：コレクタ領域
３４ ：表面側アノード領域
３５ ：バリア領域
３６ ：ピラー領域
３７ ：裏面側アノード領域
３８ ：カソード領域
４２ ：ゲート絶縁膜
４４ ：ゲート電極
４８ ：ショットキー接合
４９ ：ｐｎ接合
５４ ：制御電極
５８ ：ショットキー接合
５９ ：ｐｎ接合
６０ ：上部電極
６２ ：下部電極

Claims (8)

  1. ダイオード領域とＩＧＢＴ領域を有する半導体基板と、
    前記ダイオード領域内の前記半導体基板の表面に形成されているアノード電極と、
    前記ダイオード領域内の前記半導体基板の裏面に形成されているカソード電極と、
    前記ＩＧＢＴ領域内の前記表面に形成されているエミッタ電極と、
    前記ＩＧＢＴ領域内の前記裏面に形成されているコレクタ電極と、
    ゲート絶縁膜と、
    ゲート電極、
    を有しており、
    前記ダイオード領域が、
    前記アノード電極に接続されているｐ型の表面側アノード領域と、
    前記表面側アノード領域の裏面側に配置されているｎ型のダイオードバリア領域と、
    前記表面から前記表面側アノード領域を貫通して前記ダイオードバリア領域に達しており、前記アノード電極に接続されているｎ型のダイオードピラー領域と、
    前記ダイオードバリア領域の裏面側に配置されており、前記ダイオードバリア領域によって前記表面側アノード領域から分離されており、前記表面側アノード領域よりも低いｐ型不純物濃度を有するｐ型の裏面側アノード領域と、
    前記裏面側アノード領域の裏面側に配置されており、前記裏面側アノード領域によって前記ダイオードバリア領域から分離されており、前記カソード電極に接続されているｎ型のカソード領域、
    を有しており、
    前記ＩＧＢＴ領域が、
    前記エミッタ電極に接続されているｎ型のエミッタ領域と、
    前記エミッタ領域の裏面側に配置されているｐ型の表面側ボディ領域と、
    前記表面側ボディ領域の裏面側に配置されており、前記表面側ボディ領域によって前記エミッタ領域から分離されているｎ型のＩＧＢＴバリア領域と、
    前記ＩＧＢＴバリア領域の裏面側に配置されており、前記ＩＧＢＴバリア領域によって前記表面側ボディ領域から分離されており、前記表面側ボディ領域よりも低いｐ型不純物濃度を有するｐ型の裏面側ボディ領域と、
    前記裏面側ボディ領域の裏面側に配置されており、前記カソード領域と繋がっており、前記裏面側ボディ領域によって前記ＩＧＢＴバリア領域から分離されているｎ型のＩＧＢＴドリフト領域と、
    前記ＩＧＢＴドリフト領域の裏面側に配置されており、前記ＩＧＢＴドリフト領域によって前記裏面側ボディ領域から分離されており、前記コレクタ電極に接続されているｐ型のコレクタ領域、
    を有しており、
    前記ゲート電極が、前記エミッタ領域と前記ＩＧＢＴドリフト領域の間を分離している範囲の前記表面側ボディ領域と前記裏面側ボディ領域に対して前記ゲート絶縁膜を介して対向しており、
    前記ゲート電極にゲートオフ電位が印加されている場合に、前記ＩＧＢＴバリア領域と前記エミッタ電極の間の抵抗が、前記ダイオードバリア領域と前記アノード電極の間の抵抗よりも高い、
    半導体装置。
  2. 前記ＩＧＢＴ領域が、前記表面から前記表面側ボディ領域を貫通して前記ＩＧＢＴバリア領域に達しており、前記エミッタ電極に接続されているｎ型のＩＧＢＴピラー領域を有している請求項１の半導体装置。
  3. 前記半導体基板の厚み方向に直交する平面における前記ＩＧＢＴピラー領域の断面積が、前記平面における前記ダイオードピラー領域の断面積よりも小さい請求項２の半導体装置。
  4. 前記ダイオード領域が、第１ダイオードピラー領域と、前記第１ダイオードピラー領域よりも前記ＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有しており、
    前記第１ダイオードピラー領域の前記断面積が、前記第２ダイオードピラー領域の前記断面積よりも小さい請求項３の半導体装置。
  5. 前記ＩＧＢＴピラー領域のｎ型不純物濃度が、前記ダイオードピラー領域のｎ型不純物濃度よりも低い請求項２〜４の何れか一項の半導体装置。
  6. 前記ダイオード領域が、第１ダイオードピラー領域と、前記第１ダイオードピラー領域よりも前記ＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有しており、
    前記第１ダイオードピラー領域のｎ型不純物濃度が、前記第２ダイオードピラー領域のｎ型不純物濃度よりも低い請求項５の半導体装置。
  7. 前記半導体基板の厚み方向において、前記ＩＧＢＴピラー領域が前記ダイオードピラー領域よりも長い請求項２〜６のいずれか一項の半導体装置。
  8. 前記ダイオード領域が、第１ダイオードピラー領域と、前記第１ダイオードピラー領域よりも前記ＩＧＢＴ領域から離れた位置に配置されている第２ダイオードピラー領域を有しており、
    前記半導体基板の厚み方向において、前記第１ダイオードピラー領域が、前記第２ダイオードピラー領域よりも長い請求項７の半導体装置。
JP2015045292A 2015-03-06 2015-03-06 半導体装置 Active JP6126150B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015045292A JP6126150B2 (ja) 2015-03-06 2015-03-06 半導体装置
US15/061,469 US9685512B2 (en) 2015-03-06 2016-03-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015045292A JP6126150B2 (ja) 2015-03-06 2015-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2016164952A JP2016164952A (ja) 2016-09-08
JP6126150B2 true JP6126150B2 (ja) 2017-05-10

Family

ID=56850241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015045292A Active JP6126150B2 (ja) 2015-03-06 2015-03-06 半導体装置

Country Status (2)

Country Link
US (1) US9685512B2 (ja)
JP (1) JP6126150B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137392A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
JP6852541B2 (ja) * 2017-04-20 2021-03-31 株式会社デンソー 半導体装置
JP7143575B2 (ja) 2017-07-18 2022-09-29 富士電機株式会社 半導体装置
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
WO2019244681A1 (ja) 2018-06-21 2019-12-26 富士電機株式会社 半導体装置および製造方法
JP7101593B2 (ja) * 2018-10-30 2022-07-15 三菱電機株式会社 半導体装置
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
US12027611B2 (en) 2021-03-10 2024-07-02 Kabushiki Kaisha Toshiba Semiconductor device and method for driving same
CN115832039A (zh) * 2022-12-09 2023-03-21 宁波达新半导体有限公司 一种逆导型igbt器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
CN101641763B (zh) * 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
WO2011087994A2 (en) * 2010-01-12 2011-07-21 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US9520465B2 (en) * 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
JP5706275B2 (ja) * 2011-08-31 2015-04-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
US9214458B2 (en) * 2012-09-06 2015-12-15 Mitsubishi Electric Corporation Semiconductor device
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
KR101427948B1 (ko) * 2012-12-18 2014-08-08 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
US9508710B2 (en) * 2013-08-26 2016-11-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP6242633B2 (ja) * 2013-09-03 2017-12-06 株式会社東芝 半導体装置
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
DE102013220011A1 (de) * 2013-10-02 2015-04-02 Robert Bosch Gmbh Halbleiteranordnung mit temperaturkompensierter Durchbruchsspannung
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US9685512B2 (en) 2017-06-20
US20160260710A1 (en) 2016-09-08
JP2016164952A (ja) 2016-09-08

Similar Documents

Publication Publication Date Title
JP6126150B2 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
US9853024B2 (en) Semiconductor device
JP6222140B2 (ja) 半導体装置
JP6197773B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP5918288B2 (ja) 半導体装置
JP6063915B2 (ja) 逆導通ｉｇｂｔ
US9508710B2 (en) Semiconductor device
JP6135636B2 (ja) 半導体装置
US9245950B2 (en) Method for fabricating an insulated gate bipolar transistor
US20160079369A1 (en) Semiconductor device
US10083956B2 (en) Semiconductor device
CN110034184B (zh) 半导体装置
JP5989689B2 (ja) 半導体装置
US20190287963A1 (en) Semiconductor device
US10326010B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5418067B2 (ja) 絶縁ゲート型半導体装置
JP6217700B2 (ja) ダイオード
US11901416B2 (en) Semiconductor device
JP2011086710A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP2016201498A (ja) ダイオード
JP2018190838A (ja) ダイオード
WO2023228587A1 (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R151 Written notification of patent or utility model registration

Ref document number: 6126150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250