JP6293688B2 - ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ - Google Patents

Description

本明細書で開示する技術は、ダイオード及びそのダイオードを内蔵する逆導通ＩＧＢＴに関する。

特許文献１は、ｎ型のバリア領域を備えるダイオードを開示する。バリア領域は、ｎ型のドリフト領域とｐ型のアノード領域の間に設けられており、ピラー部を介してアノード電極と電気的に接続される。このダイオードでは、順バイアス時にバリア領域がピラー部を介してアノード電極に短絡するので、アノード領域とバリア領域のｐｎ接合の電圧降下が小さくなり、アノード領域からドリフト領域に注入される正孔の注入効率が低下する。このため、特許文献１のダイオードでは、逆バイアス時のリカバリー電流が小さくなり、リカバリー損失が低下する。

特開２０１３−４８２３０号公報

アノード領域からドリフト領域に注入される正孔の注入効率を低下させてリカバリー損失を低下させるためには、バリア領域の不純物濃度を濃くすることが望ましい。しかしながら、バリア領域の不純物濃度が濃くなると、アノード領域とバリア領域のｐｎ接合の電圧降下が過度に小さくなり、ダイオードに電流が流れ始めるのに必要な順方向電圧が大きく増加するスナップバック現象が発生する。このようなスナップバック現象は、低電流領域の損失を増加させてしまう。また、このようなスナップバック現象は、不均一動作の原因にもなってしまう。このように、バリア領域の不純物濃度については、リカバリー損失とスナップバック現象の発生の間にトレードオフの関係が存在する。本明細書は、このトレードオフ関係を改善する技術を提供する。

本明細書で開示するダイオードの一実施形態は、半導体層及びアノード電極を備える。アノード電極は、半導体層の一方の主面を被膜する。半導体層は、第１導電型のドリフト領域、第２導電型のアノード領域及び第１導電型のバリア領域を有する。アノード領域は、ドリフト領域とアノード電極の間に設けられている。バリア領域は、ドリフト領域とアノード領域の間に設けられており、半導体層の一方の主面から伸びるピラー部を介してアノード電極と電気的に接続されており、ドリフト領域の不純物濃度よりも濃い不純物濃度を有する。バリア領域は、半導体層の面方向において不純物濃度が変化するように構成されている。

上記実施形態のダイオードは、バリア領域の不純物濃度が半導体層の面方向において変化するように構成されていることを特徴とする。相対的に不純物濃度が濃い部分が設けられていることにより、アノード領域からドリフト領域に注入される正孔の注入効率が低下し、リカバリー損失が低下する。さらに、相対的に不純物濃度が薄い部分が設けられていることにより、アノード領域とバリア領域のｐｎ接合の電圧降下が過度に小さくなることが抑えられ、低電流領域のスナップバック現象の発生が抑えられる。

実施例のダイオードの要部断面図を模式的に示す。 実施例、比較例１及び比較例２のＩＶ特性（横軸が順方向電圧であり、縦軸が順方向電流である）を示す。 変形例のダイオードの要部断面図を模式的に示す。 実施例及び図３の変形例のＩＶ特性（横軸が順方向電圧であり、縦軸が順方向電流である）を示す。 他の変形例のダイオードの要部断面図を模式的に示す。 他の変形例のダイオードの要部断面図を模式的に示す。 他の変形例のダイオードの要部断面図を模式的に示す。 逆導通ＩＧＢＴの要部断面図を模式的に示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

本明細書で開示するダイオードの一実施形態は、ディスクリート素子として構成されてよく、逆導通ＩＧＢＴに内蔵するダイオードとして構成されてもよい。この実施形態のダイオードは、半導体層及びアノード電極を備えていてもよい。半導体層に用いられる材料は、特に限定されるものではない。例えば、半導体層には、シリコン、炭化珪素、窒化物半導体、又は、その他の化合物半導体が用いられてもよい。アノード電極は、半導体層の一方の主面を被膜してもよい。半導体層は、第１導電型のドリフト領域、第２導電型のアノード領域及び第１導電型のバリア領域を有していてもよい。アノード領域は、ドリフト領域とアノード電極の間に設けられていてもよい。バリア領域は、ドリフト領域とアノード領域の間に設けられており、半導体層の一方の主面から伸びるピラー部を介してアノード電極と電気的に接続されており、ドリフト領域の不純物濃度よりも濃い不純物濃度を有していてもよい。ピラー部は、半導体を材料として形成されるピラー領域でもよく、金属等の導体を材料として形成されるピラー導体でもよい。ピラー部は、アノード電極とショットキー接触するのが望ましい。バリア領域は、半導体層の面方向において不純物濃度が変化するように構成されていてもよい。

バリア領域は、不純物濃度が相対的に濃い複数の高濃度バリア領域及び不純物濃度が相対的に薄い複数の低濃度バリア領域を含んでいてもよい。ここで、「相対的に」とは、高濃度バリア領域と低濃度バリア領域の不純物濃度を対比した用語である。このため、この実施形態では、高濃度バリア領域の不純物濃度が低濃度バリア領域の不純物濃度よりも濃い。高濃度バリア領域と低濃度バリア領域が、少なくとも一方向において交互に配置されてもよい。複数の高濃度バリア領域と複数の低濃度バリア領域のレイアウトは特に制限されるものではないが、例えば、複数の高濃度バリア領域と複数の低濃度バリア領域は、半導体層を平面視したときに、ストライプ状のレイアウトを有してもよい。高濃度バリア領域がピラー部に接していてもよく、低濃度バリア領域がピラー部に接していてもよい。

上記実施形態のダイオードは、バリア領域とドリフト領域の間に設けられている第２導電型の電界進展防止領域をさらに備えていてもよい。この場合、逆バイアス時に、ドリフト領域と電界進展防止領域の間のｐｎ接合が逆電流を制限することができる。

図１に示されるように、ダイオード１は、シリコン単結晶の半導体層１０、半導体層１０の裏面を被覆するカソード電極２２及び半導体層１０の表面を被覆するアノード電極２４を備える。半導体層１０は、ｎ型のカソード領域１１、ｎ型のバッファ領域１２、ｎ型のドリフト領域１３、ｎ型のバリア領域１４、ｐ型のアノード領域１５及びｎ型の複数のピラー領域１６を有する。

カソード領域１１は、半導体層１０の裏層部に設けられており、半導体層１０の裏面に露出する。カソード領域１１は、不純物を高濃度に含んでおり、カソード電極２２にオーミック接触する。カソード領域１１は、例えば、イオン注入技術を利用して、半導体層１０の裏面から半導体層１０の裏層部の一部にリンを導入することで形成されている。カソード領域１１の不純物濃度は、バッファ領域１２及びドリフト領域１３の不純物濃度よりも濃い。

バッファ領域１２は、半導体層１０の裏層部に設けられており、カソード領域１１とドリフト領域１３の間に配置されている。バッファ領域１２は、イオン注入技術を利用して、半導体層１０の裏面から半導体層１０の裏層部の一部にリンを導入することで形成されている。バッファ領域１２の不純物濃度は、ドリフト領域１３の不純物濃度よりも濃い。

ドリフト領域１３は、バッファ領域１２とバリア領域１４の間に配置されている。ドリフト領域１３は、半導体層１０に各半導体領域を形成した残部であり、不純物濃度は低く、不純物濃度は厚み方向に一定である。

アノード領域１５は、半導体層１０の表層部に設けられており、バリア領域１４とアノード電極２４の間に配置されており、半導体層１０の表面に露出する。アノード領域１５は、不純物濃度が相対的に高濃度なアノードコンタクト領域１５ａ及び不純物濃度が相対的に低濃度なアノードメイン領域１５ｂを含む。アノードコンタクト領域１５ａは、半導体層１０の表面に露出しており、アノード電極２４にオーミック接触する。アノードメイン領域１５ｂは、アノードコンタクト領域１５ａを取り囲んでおり、半導体層１０の表面に露出しており、アノード電極２４にオーミック接触する。アノード領域１５は、イオン注入技術を利用して、半導体層１０の表面から半導体層１０の表層部の一部にボロンを導入することで形成されている。

複数のピラー領域１６は、半導体層１０の表層部に設けられており、半導体層１０の表面からアノード領域１５を貫通してバリア領域１４に達する。ピラー領域１６の各々は、半導体層１０の表面に直交する方向に延びた形態を有する。ピラー領域１６の各々は、ショットキー界面２４ａを介してアノード電極２４にショットキー接触する。複数のピラー領域１６は、イオン注入技術を利用して、半導体層１０の表面から半導体層１０の表層部の一部にリンを導入することで形成されている。複数のピラー領域１６の不純物濃度は、バリア領域１４の不純物濃度よりも濃い（後述する高濃度バリア領域１４ａの不純物濃度よりも濃い）。複数のピラー領域１６は、半導体層１０の表面に直交する方向に沿って観測したときに（以下、「平面視したときに」という）、ストライプ状のレイアウトを有する。なお、ストライプ状のレイアウトは一例であり、これに代えて、複数のピラー領域１６は、平面視したときに、格子状又は分散配置のレイアウトを有していてもよい。

バリア領域１４は、半導体層１０の表層部に設けられており、ドリフト領域１３とアノード領域１５の間に配置されている。バリア領域１４は、半導体層１０の面方向（半導体層１０の表面に平行な面方向）に延びた形態を有する。バリア領域１４は、不純物濃度が相対的に濃い複数の高濃度バリア領域１４ａ及び不純物濃度が相対的に薄い複数の低濃度バリア領域１４ｂを含む。高濃度バリア領域１４ａの不純物濃度及び低濃度バリア領域１４ｂの不純物濃度の双方は、ドリフト領域１３の不純物濃度よりも濃く、ピラー領域１６の不純物濃度よりも薄い。複数の高濃度バリア領域１４ａと複数の低濃度バリア領域１４ｂは、平面視したときに、ストライプ状のレイアウトを有する。より詳細には、高濃度バリア領域１４ａと低濃度バリア領域１４ｂは、平面視したときに、ピラー領域１６に対して平行に延びており、ピラー領域１６に直交する方向に沿って交互に配置されている。この例では、高濃度バリア領域１４ａの各々が隣り合うピラー領域１６の間に配置されており、低濃度バリア領域１４ｂがピラー領域１６に接する。換言すると、高濃度バリア領域１４ａは、平面視したときに、ピラー領域１６と重複する位置に配置されておらず、アノード領域１５と重複する位置に配置されている。あるいは、ピラー領域１６は、平面視したときに、高濃度バリア領域１４ａと重複する位置に配置されておらず、低濃度バリア領域１４ｂと重複する位置に配置されている。

バリア領域１４は、イオン注入技術を利用して、半導体層１０の表面から半導体層１０の表層部の一部にリンを導入することで形成されている。具体的には、バリア領域１４は、半導体層１０の所定深さの面内一様にリンを低濃度に導入した後に、半導体層１０の所定深さの面内の一部にリンを高濃度に導入することで形成される。

次に、ダイオード１の動作を説明する。カソード電極２２とアノード電極２４の間に順バイアス（カソード電極２２よりもアノード電極２４が正となる電圧）が印加されると、アノード領域１５からドリフト領域１３に正孔が注入され、ダイオード１が導通する。このとき、バリア領域１４がピラー領域１６を介してアノード電極２４に短絡するので、アノード領域１５とバリア領域１４のｐｎ接合の電圧降下が小さくなり、アノード領域１５からドリフト領域１３に注入される正孔の注入効率が低下する。次に、カソード電極２２とアノード電極２４の間の電圧が順バイアスから逆バイアス（アノード電極２４よりもカソード電極２２が正となる電圧）に切り替わると、アノード領域１５とバリア領域１４の間のｐｎ接合、及び、アノード電極２４とピラー領域１６の間のショットキー界面２４ａによって逆電流が制限される。このように、ダイオード１は、整流作用を発揮することができる。

ここで、図２に示されるＩＶ特性を参照し、比較例と対比しながら実施例であるダイオード１の特徴を詳細する。なお、比較例１は、バリア領域の全体が低濃度バリア領域で構成されている例である。比較例２は、バリア領域の全体が高濃度バリア領域で構成されている例である。

比較例１では、バリア領域の全体が低濃度バリア領域で構成されているので、順バイアス時にアノード領域とバリア領域のｐｎ接合の電圧降下が十分に小さくならない。このため、アノード領域からドリフト領域に注入される正孔の注入効率が高く、リカバリー損失が増大する。

比較例２では、バリア領域の全体が高濃度バリア領域で構成されているので、順バイアス時にアノード領域とバリア領域のｐｎ接合の電圧降下が過度に小さくなり、ダイオードに電流が流れ始めるのに必要な順方向電圧が大きくなる。即ち、比較例２では、アノード領域からドリフト領域に正孔が注入されて順方向電圧が低下するまでの低電流領域において、順方向電圧が大きく増加するスナップバック現象が発生している。このようなスナップバック現象は、低電流領域の損失を増加させる。また、このようなスナップバック現象は、不均一動作の原因にもなる。

一方、実施例のダイオード１では、バリア領域１４に高濃度バリア領域１４ａが設けられていることにより、アノード領域１５からドリフト領域１３に注入される正孔の注入効率が低下し、リカバリー損失が低下する。さらに、実施例のダイオード１では、バリア領域１４に低濃度バリア領域１４ｂが設けられていることにより、アノード領域１５とバリア領域１４のｐｎ接合の電圧降下が過度に小さくなることが抑えられ、低電流領域のスナップバック現象の発生が抑えられる。

以下、ダイオードの他の特徴及び変形例を記載する。

バリア領域１４の高濃度バリア領域１４ａの不純物濃度は、１×１０¹⁵〜１×１０¹⁹ｃｍ^-3であるのが望ましい。この不純物濃度の範囲であると、高濃度バリア領域１４ａは、順バイアス時にアノード領域１５からドリフト領域１３に注入される正孔の注入効率を良好に低下させることができる。バリア領域１４の低濃度バリア領域１４ｂの不純物濃度は、１×１０¹⁴〜１×１０¹⁸ｃｍ^-3であるのが望ましい。この不純物濃度の範囲であると、低濃度バリア領域１４ｂは、順バイアス時にアノード領域１５とバリア領域１４のｐｎ接合の電圧降下が過度に小さくなることを抑え、低電流領域のスナップバック現象の発生を抑えることができる。

ダイオード１では、高濃度バリア領域１４ａと低濃度バリア領域１４ｂのレイアウトは特に制限されるものではなく、所望のＩＶ特性に応じて適宜に採用することができる。例えば、図３に示される変形例は、低濃度バリア領域１４ｂの各々が隣り合うピラー領域１６の間に配置されており、高濃度バリア領域１４ａがピラー領域１６に接するように構成されていることを特徴とする。この変形例は、図１に示す実施例と対比すると、高濃度バリア領域１４ａと低濃度バリア領域１４ｂの位置関係が逆に構成されていることを特徴とする。図４に示されるように、この変形例では、図１に示す実施例と対比すると、低電流領域の順方向電圧が低下する。このように、バリア領域１４の高濃度バリア領域１４ａと低濃度バリア領域１４ｂのレイアウトを調整することで、ダイオード１に所望するＩＶ特性を実現することができる。

ダイオード１では、カソード電極２２とアノード電極２４の間に逆バイアスが印加されると、ピラー領域１６とアノード電極２４の間のショットキー界面か２４ａら伸びる空乏層だけでなく、アノード領域１５とバリア領域１４の間のｐｎ接合の界面から伸びる空乏層によっても電界が分担される。これにより、ピラー領域１６とアノード電極２４の間のショットキー界面２４ａにかかる電界が軽減される。ダイオード１では、逆バイアスに対する耐圧が向上する。

図５に示す変形例のダイオード２は、ｐ型の電界進展防止領域１７を備えることを特徴とする。電界進展防止領域１７は、半導体層１０の表層部に設けられており、ドリフト領域１３とバリア領域１４の間に配置されている。電界進展防止領域１７は、イオン注入技術を利用して、半導体層１０の表面から半導体層１０の表層部の一部にボロンを導入することで形成されている。電界進展防止領域１７が設けられていると、逆バイアス時に、アノード領域１５とバリア領域１４の間のｐｎ接合、及び、ピラー領域１６とアノード電極２４の間のショットキー界面２４ａに加えて、ドリフト領域１３と電界進展防止領域１７の間のｐｎ接合によっても逆電流が制限される。また、ダイオード２では、カソード電極２２とアノード電極２４の間に逆バイアスが印加されると、ピラー領域１６とアノード電極２４の間のショットキー界面２４ａから伸びる空乏層だけでなく、アノード領域１５とバリア領域１４の間のｐｎ接合の界面から伸びる空乏層、及び、ドリフト領域１３と電界進展防止領域１７の間のｐｎ接合の界面でも電界が分担される。これにより、ピラー領域１６とアノード電極２４の間のショットキー界面２４ａにかかる電界、及び、アノード領域１５とバリア領域１４の間のｐｎ接合にかかる電界が軽減される。ダイオード２では、逆バイアスに対する耐圧が向上する。

図６に示す変形例のダイオード３は、複数の制御電極部３０を備えることを特徴とする。制御電極部３０は、半導体層１０の表層部に形成されているトレンチ３２内に設けられており、絶縁膜３４及び絶縁膜３４で被覆されている制御電極３６を有する。制御電極部３０は、半導体層１０の表面からアノード領域１５及びバリア領域１４を貫通してドリフト領域１３に達する。制御電極３６は、アノード電極２４に電気的に接続されている。制御電極部３０が設けられていると、逆バイアス時に、ドリフト領域１３に突出する制御電極部３０の先端近傍の箇所に電界集中が生じ、これにより、ピラー領域１６とアノード電極２４の間のショットキー界面２４ａにかかる電界、及び、アノード領域１５とバリア領域１４の間のｐｎ接合にかかる電界が軽減される。ダイオード３では、逆バイアスに対する耐圧が向上する。

図７に示す変形例のダイオード４は、ｐ型の電界進展防止領域１７と複数の制御電極部３０の双方を備えることを特徴とする。ｐ型の電界進展防止領域１７と複数の制御電極部３０の双方が設けられていると、上記したように、逆バイアス時に、逆電流が制限されるとともに、電界軽減による耐圧向上が実現される。

以下、図８を参照して、逆導通ＩＧＢＴ５を説明する。逆導通ＩＧＢＴ５は、３相インバータを構成する６つのトランジスタに用いられており、内蔵するダイオードがフリーホイールダイオード（Free Wheeling Diode：FWD）として動作する。

図８に示されるように、逆導通ＩＧＢＴ５は、ＩＧＢＴ範囲１０Ａとダイオード範囲１０Ｂに区画されているシリコン単結晶の半導体層１００を備える。ダイオード範囲１０Ｂに内蔵するダイオードは、図７に示すダイオード４と共通の構成を有する。このため、図７の構成要素と共通の構成要素については共通の符号を付し、その詳細な説明を省略する。

逆導通ＩＧＢＴ５は、半導体層１００の裏面を被覆するコレクタ電極１２２（内蔵ダイオードにおけるカソード電極）、半導体層１００の表面を被覆するエミッタ電極１２４（内蔵ダイオードにおけるアノード電極）、半導体層１０の表層部に設けられているとともにＩＧＢＴ範囲１０Ａに配置されている複数の絶縁トレンチゲート部１３０、及び、半導体層１０の表層部に設けられているとともにダイオード範囲１０Ｂに配置されている制御電極部３０を備える。半導体層１００は、ｐ型のコレクタ領域１１１、ｎ型のカソード領域１１、ｎ型のバッファ領域１２、ｎ型のドリフト領域１３、ｎ型のバリア領域１４、ｐ型のアノード領域１５、ｐ型のボディ領域１１５、ｎ型の複数のピラー領域１６、電界進展防止領域１７及びｎ型のエミッタ領域１１８を有する。バッファ領域１２、ドリフト領域１３、電界進展防止領域１７、バリア領域１４及びピラー領域１６は、ＩＧＢＴ範囲１０Ａ及びダイオード範囲１０Ｂの双方に設けられている。なお、ピラー領域１６は、必要に応じて、ＩＧＢＴ範囲１０Ａに設けられていなくてもよい。

コレクタ領域１１１は、半導体層１００の裏層部に設けられており、半導体層１００の裏面に露出する。コレクタ領域１１１は、不純物を高濃度に含んでおり、コレクタ電極１２２にオーミック接触する。コレクタ領域１１１は、例えば、イオン注入技術を利用して、半導体層１００の裏面から半導体層１００の裏層部の一部にボロンを導入することで形成されている。

逆導通ＩＧＢＴ５は、半導体層１００の裏層部にコレクタ領域１１１及びカソード領域１１が形成されていることを特徴とする。コレクタ領域１１１が形成されている半導体層１００の範囲がＩＧＢＴ範囲１０Ａとして区画され、カソード領域１１が形成されている半導体層１００の範囲がダイオード範囲１０Ｂとして区画される。コレクタ領域１１１及びカソード領域１１は、半導体層１００の裏層部において、同一の面内に配置されている。これにより、逆導通ＩＧＢＴ５は、ＩＧＢＴとして動作するとともに、ダイオードとしても動作することができる。なお、半導体層１００の裏層部におけるコレクタ領域１１１とカソード領域１１のレイアウトは、特に限定されるものではなく、様々なレイアウトを採用することができる。

ボディ領域１１５は、半導体層１００のＩＧＢＴ範囲１０Ａの表層部に設けられており、バリア領域１４とエミッタ電極１２４の間に配置されており、半導体層１００の表面に露出する。ボディ領域１１５は、不純物濃度が相対的に高濃度なボディコンタクト領域１１５ａ及び不純物濃度が相対的に低濃度なボディメイン領域１１５ｂを含む。ボディコンタクト領域１１５ａは、半導体層１００の表面に露出しており、エミッタ電極１２４にオーミック接触する。ボディメイン領域１１５ｂは、ボディコンタクト領域１１５ａを取り囲んでおり、半導体層１００の表面に露出しており、エミッタ電極１２４にオーミック接触する。ボディ領域１１５は、イオン注入技術を利用して、半導体層１００の表面から半導体層１００の表層部の一部にボロンを導入することで形成されている。

エミッタ領域１１８は、半導体層１００のＩＧＢＴ範囲１０Ａの表層部に設けられており、半導体層１００の表面に露出する。エミッタ領域１１８は、不純物を高濃度に含んでおり、エミッタ電極１２４にオーミック接触する。エミッタ領域１１８は、イオン注入技術を利用して、半導体層１００の表面から半導体層１００の表層部の一部にリンを導入することで形成されている。なお、エミッタ領域１１８は、必要に応じて、半導体層１００のダイオード範囲１０Ｂの表層部にも設けられていてもよい。

絶縁トレンチゲート部１３０は、半導体層１００のＩＧＢＴ範囲１０Ａの表層部に形成されているトレンチ１３２内に設けられており、絶縁膜１３４及び絶縁膜１３４で被覆されているトレンチゲート電極１３６を有する。絶縁トレンチゲート部１３０は、半導体層１００の表面からエミッタ領域１１８、ボディ領域１１５、バリア領域１４及び電界進展防止領域１７を貫通してドリフト領域１３に達する。絶縁トレンチゲート部１３０は、平面視したときに、ストライプ状に配置されている。これは一例であり、絶縁トレンチゲート部１３０のレイアウトは、特に限定されるものではなく、様々なレイアウトを採用することができる。

次に、逆導通ＩＧＢＴ５の動作を説明する。エミッタ電極１２４よりもコレクタ電極１２２が正となる電圧が印加されるとともに、エミッタ電極１２４よりもトレンチゲート電極１３６が正となる電圧が印加されるモードでは、絶縁トレンチゲート部１３０の側面のボディ領域１１５及び電界進展防止領域１７に反転層が形成され、その反転層を介してエミッタ領域１１８からドリフト領域１３に電子が注入される。一方、コレクタ領域１１１からドリフト領域１３に正孔が注入される。これにより、逆導通ＩＧＢＴ５がオンとなり、コレクタ電極１２２とエミッタ電極１２４の間にコレクタ電流が流れる。このとき、高濃度バリア領域１４ａが設けられているので、ドリフト領域１３からの正孔の流出が抑えられ、ドリフト領域１３内のキャリア密度が増加し、オン抵抗が低下する。

コレクタ電極１２２よりもエミッタ電極１２４が正となる電圧が印加され、トレンチゲート電極１３６にエミッタ電極１２４と同一の電圧が印加されるモードでは、逆導通ＩＧＢＴ５がオフとなり、ダイオード範囲１０Ｂの内蔵ダイオードが順バイアスされる。内蔵ダイオードが順バイアスされると、アノード領域１５からドリフト領域１３に正孔が注入され、内蔵ダイオードが導通する。このとき、バリア領域１４がピラー領域１６を介してエミッタ電極１２４に短絡するので、アノード領域１５とバリア領域１４のｐｎ接合の電圧降下が小さくなり、アノード領域１５からドリフト領域１３に注入される正孔の注入効率が低下する。内蔵ダイオードでは、バリア領域１４に高濃度バリア領域１４ａが設けられているので、アノード領域１５からドリフト領域１３に注入される正孔の注入効率が低下し、リカバリー損失が低下する。さらに、内蔵ダイオードでは、バリア領域１４に低濃度バリア領域１４ｂが設けられているので、アノード領域１５とバリア領域１４のｐｎ接合の電圧降下が過度に小さくなることが抑えられ、低電流領域のスナップバック現象の発生が抑えられる。

エミッタ電極１２４よりもコレクタ電極１２２が正となる電圧が印加され、トレンチゲート電極１３６にエミッタ電極１２４と同一の電圧が印加されるモードでは、逆導通ＩＧＢＴ５がオフとなり、内蔵ダイオードが逆バイアスされる。上記したように、内蔵ダイオードでは、順バイアス時にアノード領域１５から注入される正孔の注入効率が低下しているので、リカバリー電流が小さく、リカバリー損失が低下する。このように、逆導通ＩＧＢＴ５は、低いスイッチング損失を得ることができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：ダイオード
１０：半導体層
１１：カソード領域
１２：バッファ領域
１３：ドリフト領域
１４：バリア領域
１４ａ：高濃度バリア領域
１４ｂ：低濃度バリア領域
１５：アノード領域
１５ａ：アノードコンタクト領域
１５ｂ：アノードメイン領域
１６：ピラー領域
１７：電界進展防止領域
２２：カソード電極
２４：アノード電極

Claims (4)

1. 半導体層と、
   前記半導体層の一方の主面を被膜するアノード電極と、を備え、
   前記半導体層は、
   第１導電型のドリフト領域と、
   前記ドリフト領域と前記アノード電極の間に設けられている第２導電型のアノード領域と、
   前記ドリフト領域と前記アノード領域の間に設けられており、前記半導体層の前記主面から伸びるピラー部を介して前記アノード電極と電気的に接続されており、前記ドリフト領域の不純物濃度よりも濃い不純物濃度を有する第１導電型のバリア領域と、を有し、
   前記バリア領域は、前記半導体層の面方向において不純物濃度が変化するように構成されており、
   前記ピラー部は、前記アノード電極とショットキー接触する半導体領域である、ダイオード。
2. 前記バリア領域は、
   不純物濃度が相対的に濃い複数の高濃度バリア領域と、
   不純物濃度が相対的に薄い複数の低濃度バリア領域と、を含み、
   前記高濃度バリア領域と前記低濃度バリア領域が、少なくとも一方向において交互に配置される、請求項１に記載のダイオード。
3. 前記バリア領域と前記ドリフト領域の間に設けられている第２導電型の電界進展防止領域をさらに備える、請求項１又は２に記載のダイオード。
4. 請求項１〜３のいずれか一項に記載のダイオードを内蔵する逆導通ＩＧＢＴ。

Images