JP2010135646A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010135646A JP2010135646A JP2008311488A JP2008311488A JP2010135646A JP 2010135646 A JP2010135646 A JP 2010135646A JP 2008311488 A JP2008311488 A JP 2008311488A JP 2008311488 A JP2008311488 A JP 2008311488A JP 2010135646 A JP2010135646 A JP 2010135646A
- Authority
- JP
- Japan
- Prior art keywords
- region
- switching element
- semiconductor
- semiconductor device
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】半導体基板内に縦型のスイッチング素子群が設けられている半導体装置において、スイッチング素子領域内の局所的な温度上昇を抑制する。
【解決手段】半導体装置100の半導体基板内に、縦型のスイッチング素子群が設けられているスイッチング素子領域50を備えている。スイッチング素子領域50は、第1領域51と第2領域52を有している。第1領域51には、バイポーラ構造の第1スイッチング素子群が設けられている。第2領域52には、ユニポーラ構造の第2スイッチング素子群が設けられている。第2スイッチング素子群は、第1スイッチング素子群の間に設けられている。
【選択図】図1
【解決手段】半導体装置100の半導体基板内に、縦型のスイッチング素子群が設けられているスイッチング素子領域50を備えている。スイッチング素子領域50は、第1領域51と第2領域52を有している。第1領域51には、バイポーラ構造の第1スイッチング素子群が設けられている。第2領域52には、ユニポーラ構造の第2スイッチング素子群が設けられている。第2スイッチング素子群は、第1スイッチング素子群の間に設けられている。
【選択図】図1
Description
本発明は、縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えた半導体装置に関する。
例えば、モータ等の負荷を駆動するインバータ回路には、大電流を扱うことが要求される。このため、インバータ回路には、バイポーラで動作するスイッチング素子が用いられることが多い。特許文献1には、バイポーラで動作するスイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)が用いられた半導体装置が開示されている。特許文献1に開示されている半導体装置は、縦型のIGBT群が設けられているスイッチング素子領域を半導体基板内に備えている。
バイポーラで動作するスイッチング素子は、大電流を扱うので多量の熱を発生する。特に、スイッチング素子領域の面積を大きくして大電流を扱おうとすると、スイッチング素子領域の中央部が過度に温度上昇してしまう。このため、スイッチング素子領域では温度分布が偏在し、局所的な温度上昇によって半導体装置が破壊に至る虞がある。従来技術では、スイッチング素子領域の大部分で熱破壊の虞がないにも関わらず、局所における過度な温度上昇による熱破壊を防ぐために、電流量を制限せざるを得なかった。すなわち、従来技術では、局所的な温度上昇による熱破壊が、スイッチング素子領域のオン特性に制限を設けてしまっている。本明細書で開示される技術は、上記課題を解決するために創作された。
本明細書に開示する技術は、スイッチング素子領域内にバイポーラ構造のスイッチング素子群とユニポーラ構造のスイッチング素子群の双方が設けられていることを特徴としている。それらのスイッチング素子群のオン時における発熱量を比較すると、ユニポーラ構造のスイッチング素子群の発熱量は、バイポーラ構造のスイッチング素子群の発熱量よりも小さい。そのため、本明細書に開示する技術は、スイッチング素子領域のうちの温度上昇が起き易い場所にユニポーラ構造のスイッチング素子群を選択的に設け、スイッチング素子領域の温度分布を平準化する。これにより、局所的な温度上昇による熱破壊が抑制され、スイッチング素子領域のオン特性を改善することができる。なお、本明細書では、スイッチング動作に必要な構成要素を含む最小単位を「スイッチング素子」といい、その最小単位が繰り返された全体部分を「スイッチング素子群」という。
本明細書に開示する半導体装置は、縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えている。スイッチング素子群は、バイポーラ構造の第1スイッチング素子群とユニポーラ構造の第2スイッチング素子群を有している。第2スイッチング素子群は、第1スイッチング素子群の間に設けられている。すなわち、発熱量の少ない第2スイッチング素子群が、発熱量の大きい第1スイッチング素子群の間に設けられている。このため、第1スイッチング素子群と第2スイッチング素子群が並ぶ方向に沿った温度分布が平準化される。
本明細書に開示する半導体装置では、縦型のダイオードが設けられているダイオード領域を半導体基板内に備えていてもよい。この場合、スイッチング素子領域が複数個であり、ダイオード領域がスイッチング素子領域の間に配置されていることが好ましい。ダイオードとスイッチング素子のオン時における発熱量を比較すると、ダイオードの発熱量は、スイッチング素子の発熱量よりも小さい。上記の半導体装置では、発熱量の小さいダイオード領域が、発熱量の大きいスイッチング素子領域の間に設けられている。そのため、ダイオード領域とスイッチング素子領域が並ぶ方向に沿った温度分布が平準化される。なお、本明細書では、半導体基板を平面視したときに、アノード構造が含まれている範囲をダイオード領域という。
本明細書に開示する技術は、半導体基板内に縦型のスイッチング素子群が設けられている半導体装置において、スイッチング素子領域内の局所的な温度上昇を抑制することができる。
実施例の特徴を列記する。
(第1特徴)スイッチング素子領域では、ゲート電極が、半導体基板の表面側で第1方向に伸びている。半導体基板の裏面では、p型の第1半導体領域とn型の第2半導体領域が第2方向に伸びている。第1方向と第2方向は交差している。
(第2特徴)第2半導体領域は、半導体基板の中央部分で第2方向に伸びている。
(第3特徴)ダイオード領域が、半導体装置の中央部分に設けられている。
(第1特徴)スイッチング素子領域では、ゲート電極が、半導体基板の表面側で第1方向に伸びている。半導体基板の裏面では、p型の第1半導体領域とn型の第2半導体領域が第2方向に伸びている。第1方向と第2方向は交差している。
(第2特徴)第2半導体領域は、半導体基板の中央部分で第2方向に伸びている。
(第3特徴)ダイオード領域が、半導体装置の中央部分に設けられている。
以下、図面を参照して実施例を説明する。各実施例において共通する構成要素には共通の符号を付し、その説明を省略することがある。また、以下の実施例では、半導体基板の材料にシリコン単結晶を用いた例を説明するが、例えば、窒化ガリウム、炭化シリコン又はガリウム砒素等の化合物半導体を用いてもよい。
(第1実施例)
図1は、半導体装置100の半導体基板32に設けられた各領域の位置関係を模式的に示すパターン平面図である。半導体装置100は、スイッチング素子領域50とダイオード領域60を備えている。ダイオード領域60は、半導体基板32の中央部分に設けられており、スイッチング素子領域50の間に設けられている。ダイオード領域60がスイッチング素子領域50を分断しているということもできる。スイッチング素子領域50は、第1領域51と第2領域52を備えている。第1領域51にはIGBT群(バイポーラ構造の第1スイッチング素子群の一例)が形成されており、第2領域52にはMOSFET群(ユニポーラ構造の第2スイッチング素子群の一例)が形成されている。スイッチング素子領域50とダイオード領域60の外周には、終端領域2が設けられている。終端領域2には、半導体装置100内にかかる電界が、半導体装置100の端部に及ぶことを防止する構造が設けられている。
図1は、半導体装置100の半導体基板32に設けられた各領域の位置関係を模式的に示すパターン平面図である。半導体装置100は、スイッチング素子領域50とダイオード領域60を備えている。ダイオード領域60は、半導体基板32の中央部分に設けられており、スイッチング素子領域50の間に設けられている。ダイオード領域60がスイッチング素子領域50を分断しているということもできる。スイッチング素子領域50は、第1領域51と第2領域52を備えている。第1領域51にはIGBT群(バイポーラ構造の第1スイッチング素子群の一例)が形成されており、第2領域52にはMOSFET群(ユニポーラ構造の第2スイッチング素子群の一例)が形成されている。スイッチング素子領域50とダイオード領域60の外周には、終端領域2が設けられている。終端領域2には、半導体装置100内にかかる電界が、半導体装置100の端部に及ぶことを防止する構造が設けられている。
図2は、図1のII−II線に沿った断面図を示す。第1領域51には複数のIGBT40が設けられている。隣接するゲート電極22の間に、1つのIGBT40が形成されている。1つのIGBT40は、スイッチング動作に必要な構成要素の全てを含んでいる。複数のIGBT40が集合することにより、IGBT群23が形成されている。ダイオード領域60にはダイオード11が形成されている。なお、本実施例では、半導体基板32の表面側にゲート電極22が設けられている範囲をスイッチング素子領域50と称す。また、半導体基板32の表面側にゲート電極22が設けられておらず、p型のアノード領域14が設けられている範囲をダイオード領域60と称す。すなわち、半導体基板32の裏面側に後述する第2半導体領域28bが設けられておらず、第1半導体領域28aが設けられている範囲もダイオード領域60と称す。ここで、IGBT群23について半導体装置100の裏面側から順に説明する。半導体基板32の裏面に、コレクタ電極30が設けられている。コレクタ電極30は、スイッチング素子領域50とダイオード領域60の双方に連続して設けられている。コレクタ電極30は、ダイオード11のカソード電極ということもできる。
コレクタ電極30の表面に、p型不純物を高濃度に含む第1半導体領域28aが設けられている。第1半導体領域28aは、IGBT群23のコレクタ領域ということもできる。第1半導体領域28aには、ホウ素(B)(p型不純物の一例)がおよそ5×1018cm−3含まれている。第1半導体領域28aの表面に、n型バッファ領域26が設けられている。n型バッファ領域26には、リン(P)(n型不純物の一例)がおよそ2×1017cm−3含まれている。n型バッファ領域26の表面に、n型ドリフト領域24が設けられている。n型ドリフト領域24には、リンがおよそ9×1013cm−3含まれている。
n型ドリフト領域24の表面に、p型ボディ領域17が設けられている。p型ボディ領域17には、ホウ素がおよそ2×1017cm−3含まれている。p型ボディ領域17の表面に、n型不純物を高濃度に含むエミッタ領域18が分散して設けられている。エミッタ領域18には、砒素(As)がおよそ5×1018cm−3含まれている。p型ボディ領域17によって、エミッタ領域18がn型ドリフト領域24から隔てられている。半導体基板32の表面に、エミッタ電極10bが設けられている。エミッタ電極10bは、エミッタ領域18とp型ボディ領域17の双方に電気的に接続している。
エミッタ領域18とn型ドリフト領域24を隔てている範囲のp型ボディ領域17に、絶縁膜20を介してゲート電極22が対向している。ゲート電極22は、エミッタ領域18とp型ボディ領域17を貫通して、n型ドリフト領域24に達している。ゲート電極22は、絶縁膜20によって、エミッタ電極10bから電気的に分離されている。ゲート電極22に正の電圧が印加されると、ゲート電極22に対向するp型ボディ領域17に電子のチャネルが形成される。その結果、エミッタ領域18とn型ドリフト領域24が導通し、IGBT群23がオンする。IGBT群23がオンすると、エミッタ領域18からn型ドリフト領域24に電子が供給される。また、コレクタ領域28aからドリフト領域24に正孔が供給される。IGBT群23は、バイポーラ構造のスイッチング素子である。
次に、ダイオード11について半導体装置100の裏面側から順に説明する。カソード電極(コレクタ電極)30の表面に、n型不純物を高濃度に含む第2半導体領域28bが設けられている。第2半導体領域28bは、ダイオード11のカソード領域ということもできる。第2半導体領域28bは、リンをおよそ5×1018cm−3含んでいる。第2半導体領域28bは、第1半導体領域28aに隣接している。以下の説明では、第2半導体領域28bと第1半導体領域28aを併せて、半導体装置100の裏面半導体領域28という。第2半導体領域28bの表面にn型バッファ領域26が設けられており、n型バッファ領域26の表面にn型ドリフト領域24が設けられている。n型バッファ領域26とn型ドリフト領域24は、ダイオード領域60とスイッチング素子領域50で共通である。
n型ドリフト領域24の表面に、アノード領域14が設けられている。アノード領域14は、ホウ素をおよそ5×1016cm−3含んでいる。アノード領域14は、半導体基板32の表層部に分散して設けられており、半導体基板32の表面に露出している。隣接するアノード領域14の間に、低濃度p型半導体領域12が設けられている。アノード領域14とp型ボディ領域17の間に、低濃度p型半導体領域16が設けられている。低濃度p型半導体領域12,16は、ホウ素をおよそ1×1016cm−3含んでいる。半導体基板32の表面に、アノード電極10aが設けられている。アノード電極10aは、アノード領域14と低濃度p型半導体領域12の双方に電気的に接続している。なお、半導体装置100ではアノード電極10aがエミッタ電極10bから分離されているが、アノード電極10aがエミッタ電極10bと一体に形成されていてもよい。上記した裏面半導体領域28、n型バッファ領域26、n型ドリフト領域24、p型ボディ領域17、エミッタ領域18、アノード領域14及び低濃度p型半導体領域12,16は、シリコンの半導体基板32に不純物をイオン注入することにより形成されている。
図3に、図2のIII−III線に沿った断面図を示す。図3に示すように、スイッチング素子領域50とダイオード領域60は、第1方向6に沿って伸びている。なお、IGBT群23のゲート電極22(図2を参照)は、第1方向6に沿って伸びている。裏面半導体領域28では、第1半導体領域28aと第2半導体領域28bの双方が、第2方向8に沿って伸びている。スイッチング素子領域50とダイオード領域60が伸びる方向(第1方向6)は、第1半導体領域28aと第2半導体領域28bが伸びる方向(第2方向8)に直交している。図2のコレクタ領域28aは、図3のスイッチング素子領域50と第1半導体領域28aが重なる部分に相当する。図2のカソード領域28bは、図3のダイオード領域60と第2半導体領域28bが重なる部分に相当する。
図4に、図1のIV-IV線に沿った断面図を示す。図4に示すように、第2領域52では、n型の第2半導体領域28bが、コレクタ電極30の表面に設けられている。スイッチング素子42は、MOSFETと評価することができる。そのため、図3において、スイッチング素子領域50と第2型半導体領域28bが重なる部分には、MOSFET群25が形成されている。MOSFET群25は、複数のMOSFET42が集合することにより形成されている。MOSFET群25が、IGBT群23の間に設けられている。MOSFET42のオン時の発熱量は、IGBT40のオン時の発熱量よりも小さい。そのため、スイッチング素子領域50の中央部4(図1を参照)が過度に温度上昇することを抑制することができる。第1方向6において、スイッチング素子領域50内の温度分布が平準化される。
図4に示すように、スイッチング素子領域50が伸びる方向は、第1半導体領域28aが伸びる方向と直交している。そのため、IGBT群23がオンしたときに、エミッタ領域18から注入された電子は、第2方向8に広がりながら第1半導体領域28aに達する。IGBT群23がオンしているときに、電流が半導体基板32内の特定部分に集中することを抑制することができる。半導体基板32内の発熱をさらに抑制することができる。また、ダイオード領域60が伸びる方向は、第2半導体領域28bが伸びる方向と直交している。そのため、アノード領域14から注入された正孔は、第2方向8に広がりながら第2半導体領域28bに達する。ダイオード11がオンしているときに、電流が半導体基板32内の特定部分に集中することを防止することができる。半導体基板32内の発熱をさらに抑制することができる。上記したように、アノード領域14から注入された正孔は、第2方向8に広がりながら第2半導体領域28bに達する。そのため、半導体基板32の表面側にアノード領域14が設けられていれば、半導体基板32の裏面側に第1半導体領域28aが設けられていてもダイオードと評価できる。
本実施例では、ダイオード領域60が、スイッチング素子領域50の間に設けられている。半導体基板32内において、第2方向8の温度分布が平準化される。なお、スイッチング素子領域50がダイオード領域60の間に配置されていてもよい。MOSFET群25がIGBT群23の間に配置されていれば、少なくともスイッチング素子領域50内の温度分布を平準化することができる。
図5から図8を参照し、図3の裏面半導体領域28の変形例を示す。図5は、裏面半導体領域128を示す。裏面半導体領域128では、第1半導体領域28aと第2半導体領域28bの双方が、第2方向8に沿って伸びている。第1方向6の中央部分には、第1半導体領域28aが設けられている。第1方向6の中央部分以外には、第1半導体領域28aと第2半導体領域28bが繰り返して設けられている。上記したように、スイッチング素子領域50と第2半導体領域28bが重なる部分では、MOSFET群25が形成される。裏面半導体領域128では、MOSFET群25が、第1方向6の端部側にも形成される。スイッチング素子領域50の温度上昇をより低くすることができる。
図6は、裏面半導体領域228を示す。裏面半導体領域228では、第1半導体領域28aが、第2半導体領域28bに囲まれている。そのため、IGBT群23がオンしているときに、裏面半導体領域228の終端部分から正孔が注入されない。半導体装置100の終端部分に電流が流れることを防止することができる。
図7は、裏面半導体領域328を示す。裏面半導体領域328では、第2半導体領域28bを第1半導体領域28aが囲っており、その第1半導体領域28aをさらに第2半導体領域28bが囲っている。なお、裏面半導体領域328を採用しても、スイッチング素子領域50の中心部分には、第2半導体領域28bが位置する。そのため、スイッチング素子領域50の中心部分には、MOSFET群25が形成される。裏面半導体領域328を裏面半導体領域228と比較して表現すると、裏面半導体装置328では、第1半導体領域28aの第2方向8の端部において、第1半導体領域28a同士がp型の半導体領域で連結されている。そのため、裏面半導体領域328は、裏面半導体領域228よりもp型の半導体領域(コレクタ領域)の面積が大きい。IGBT群23が形成される範囲を広くすることができるので、半導体装置100内を流れる電流量を多くすることができる。
図8は、裏面半導体領域428を示す。裏面半導体領域428は、裏面半導体領域328の特徴に加え、第2方向8の中央部分でも、第1半導体領域28a同士がp型の半導体領域で連結されている。裏面半導体領域428は、裏面半導体領域328よりもp型の半導体領域の面積が大きい。IGBT群23が形成される範囲をさらに広くすることができるので、半導体装置100内を流れる電流量を多くすることができる。
(第2実施例)
図9に、半導体装置500の要部断面図を示す。半導体装置500は、ダイオード511の構造が半導体装置100のダイオード11と異なるだけである。ダイオード511では、隣接するアノード領域14間に、低濃度p型半導体領域12(図2を参照)が設けられていない。そのため、アノード電極10bの一部が、ドリフト領域24とショットキー接合している。ダイオード511は、pnダイオードとショットキーダイオードの双方を有するショットキー混合ダイオード(MPSダイオード)である。ダイオード511は、オン抵抗が低いというpnダイオードの特徴と、逆回復特性が優れているというショットキーダイオードの双方の特徴を有する。
図9に、半導体装置500の要部断面図を示す。半導体装置500は、ダイオード511の構造が半導体装置100のダイオード11と異なるだけである。ダイオード511では、隣接するアノード領域14間に、低濃度p型半導体領域12(図2を参照)が設けられていない。そのため、アノード電極10bの一部が、ドリフト領域24とショットキー接合している。ダイオード511は、pnダイオードとショットキーダイオードの双方を有するショットキー混合ダイオード(MPSダイオード)である。ダイオード511は、オン抵抗が低いというpnダイオードの特徴と、逆回復特性が優れているというショットキーダイオードの双方の特徴を有する。
(第3実施例)
図10に、半導体装置600の要部断面図を示す。半導体装置600では、ダイオードの611の構造が、半導体装置100のダイオード11と異なるだけである。ダイオード611では、隣接するアノード領域14の間に、低濃度p型半導体領域12aとn型半導体領域12bが設けられている。低濃度p型半導体領域12aとn型半導体領域12bが、隣接するアノード領域14の隙間12に設けられていると評価することもできる。n型半導体領域12bは、低濃度p型半導体領域12aの表面に設けられており、アノード電極10bに接続している。ダイオード611は、静電誘導サイリスタ構造(SIダイオードともいう)である。SIダイオード611は、オン抵抗が低く、逆回復特性に優れている。
図10に、半導体装置600の要部断面図を示す。半導体装置600では、ダイオードの611の構造が、半導体装置100のダイオード11と異なるだけである。ダイオード611では、隣接するアノード領域14の間に、低濃度p型半導体領域12aとn型半導体領域12bが設けられている。低濃度p型半導体領域12aとn型半導体領域12bが、隣接するアノード領域14の隙間12に設けられていると評価することもできる。n型半導体領域12bは、低濃度p型半導体領域12aの表面に設けられており、アノード電極10bに接続している。ダイオード611は、静電誘導サイリスタ構造(SIダイオードともいう)である。SIダイオード611は、オン抵抗が低く、逆回復特性に優れている。
(実験例)
半導体装置100を動作させているときの、半導体基板32内の温度を測定した。半導体装置100では、スイッチング素子領域50の中央部4(図1を参照)の発熱量が最大であった。また、比較例として、従来の半導体装置を動作させているときの、半導体基板内の温度も測定した。なお、従来の半導体装置は、図13に示す裏面半導体領域718を備えている。従来の半導体装置の構造は、裏面半導体領域718の形状を除いて半導体装置100と等しい。図13に示すように、従来の半導体装置では、スイッチング素子領域50に対応する範囲にのみ、p型の第1半導体領域28aが設けられている。そのため、従来の半導体装置では、スイッチング素子領域50の全体に、IGBT群23が設けられている。なお、従来の半導体装置でも、スイッチング素子領域50の中央部(図1の中央部4に相当する位置)の発熱量が最大であった。
半導体装置100を動作させているときの、半導体基板32内の温度を測定した。半導体装置100では、スイッチング素子領域50の中央部4(図1を参照)の発熱量が最大であった。また、比較例として、従来の半導体装置を動作させているときの、半導体基板内の温度も測定した。なお、従来の半導体装置は、図13に示す裏面半導体領域718を備えている。従来の半導体装置の構造は、裏面半導体領域718の形状を除いて半導体装置100と等しい。図13に示すように、従来の半導体装置では、スイッチング素子領域50に対応する範囲にのみ、p型の第1半導体領域28aが設けられている。そのため、従来の半導体装置では、スイッチング素子領域50の全体に、IGBT群23が設けられている。なお、従来の半導体装置でも、スイッチング素子領域50の中央部(図1の中央部4に相当する位置)の発熱量が最大であった。
図11は、IGBT群23が動作しているときの、コレクタ電極30に流れる電流とスイッチング素子領域50の中央部4の温度の関係を示す。グラフの横軸はコレクタ電極30に流れる電流(単位:アンペア)を示し、縦軸はスイッチング素子領域50の中央部4の温度(単位:℃)を示す。曲線70は半導体装置100の温度を示し、曲線72は従来の半導体装置の温度を示す。図11に示すように、半導体装置100は、従来の半導体装置よりもスイッチング素子領域50の中央部4の温度が低い。半導体装置100は、スイッチング素子領域50内の温度上昇が起き易い位置(中央部4)の発熱量を抑制することができることが確認された。
図12は、スイッチング素子領域50の位置と、温度の関係を示す。グラフの横軸は、図1のXII−XII線に沿ったスイッチング素子領域50の位置を示す。横軸の中心4が、スイッチング素子領域50の中央部4に相当する。グラフの縦軸は温度を示す。曲線74は半導体装置100の温度を示す、曲線76は従来の半導体装置の温度を示す。図12に示すように、半導体装置100は、従来の半導体装置よりも、スイッチング素子領域50内温度分布を平準化することが確認された。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
11、511、611:ダイオード
3:第1領域
4:第2領域
6:スイッチング素子領域
8:ダイオード領域
23:第1スイッチング素子群
25:第2スイッチング素子群
32:半導体基板
40:スイッチング素子
100、500、600:半導体装置
3:第1領域
4:第2領域
6:スイッチング素子領域
8:ダイオード領域
23:第1スイッチング素子群
25:第2スイッチング素子群
32:半導体基板
40:スイッチング素子
100、500、600:半導体装置
Claims (2)
- 半導体装置であって、
縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えており、
前記スイッチング素子領域に設けられている前記スイッチング素子群は、バイポーラ構造の第1スイッチング素子群とユニポーラ構造の第2スイッチング素子群を有しており、
前記第2スイッチング素子群は、前記第1スイッチング素子群の間に設けられている半導体装置。 - 縦型のダイオードが設けられているダイオード領域を半導体基板内にさらに備えており、
前記スイッチング素子領域が複数個であり、
前記ダイオード領域が前記スイッチング素子領域の間に配置されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008311488A JP2010135646A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008311488A JP2010135646A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135646A true JP2010135646A (ja) | 2010-06-17 |
Family
ID=42346619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008311488A Pending JP2010135646A (ja) | 2008-12-05 | 2008-12-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135646A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011536A1 (ja) * | 2010-07-22 | 2012-01-26 | 富士電機株式会社 | 半導体装置 |
JP2013070084A (ja) * | 2012-12-07 | 2013-04-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2013080796A (ja) * | 2011-10-03 | 2013-05-02 | Toyota Central R&D Labs Inc | 半導体装置 |
US8829600B2 (en) | 2010-06-23 | 2014-09-09 | Mitsubishi Electric Corporation | Power semiconductor device |
JP2015188066A (ja) * | 2014-03-10 | 2015-10-29 | パナソニックIpマネジメント株式会社 | 半導体素子及びその製造方法 |
JP2016225583A (ja) * | 2014-10-15 | 2016-12-28 | 富士電機株式会社 | 半導体装置 |
JP6056984B2 (ja) * | 2013-11-05 | 2017-01-11 | トヨタ自動車株式会社 | 半導体装置 |
JP2018064107A (ja) * | 2011-08-02 | 2018-04-19 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2019054070A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
US10461077B2 (en) | 2011-08-02 | 2019-10-29 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
JP2020202250A (ja) * | 2019-06-07 | 2020-12-17 | 三菱電機株式会社 | 半導体装置 |
-
2008
- 2008-12-05 JP JP2008311488A patent/JP2010135646A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829600B2 (en) | 2010-06-23 | 2014-09-09 | Mitsubishi Electric Corporation | Power semiconductor device |
US9257542B2 (en) | 2010-06-23 | 2016-02-09 | Mitsubishi Electric Corporation | Power semiconductor device with resistance control structure |
WO2012011536A1 (ja) * | 2010-07-22 | 2012-01-26 | 富士電機株式会社 | 半導体装置 |
US10692861B2 (en) | 2011-08-02 | 2020-06-23 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
US10461077B2 (en) | 2011-08-02 | 2019-10-29 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
JP2018064107A (ja) * | 2011-08-02 | 2018-04-19 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2013080796A (ja) * | 2011-10-03 | 2013-05-02 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2013070084A (ja) * | 2012-12-07 | 2013-04-18 | Mitsubishi Electric Corp | 電力用半導体装置 |
US9960165B2 (en) | 2013-11-05 | 2018-05-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region |
JP6056984B2 (ja) * | 2013-11-05 | 2017-01-11 | トヨタ自動車株式会社 | 半導体装置 |
JPWO2015068203A1 (ja) * | 2013-11-05 | 2017-03-09 | トヨタ自動車株式会社 | 半導体装置 |
US9577044B2 (en) | 2014-03-10 | 2017-02-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device with first and second electrodes forming schottky junction with silicon carbide semiconductor layer and method of manufacturing the same |
JP2015188066A (ja) * | 2014-03-10 | 2015-10-29 | パナソニックIpマネジメント株式会社 | 半導体素子及びその製造方法 |
JP2016225583A (ja) * | 2014-10-15 | 2016-12-28 | 富士電機株式会社 | 半導体装置 |
JP2019054070A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
JP2020202250A (ja) * | 2019-06-07 | 2020-12-17 | 三菱電機株式会社 | 半導体装置 |
JP7149899B2 (ja) | 2019-06-07 | 2022-10-07 | 三菱電機株式会社 | 半導体装置 |
US11538802B2 (en) | 2019-06-07 | 2022-12-27 | Mitsubishi Electric Corporation | Semiconductor device including a switching element in a first element region and a diode element in a second element region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10461077B2 (en) | Method of manufacturing a semiconductor device | |
JP2010135646A (ja) | 半導体装置 | |
US9887285B1 (en) | Semiconductor device | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP6177154B2 (ja) | 半導体装置 | |
KR20150107566A (ko) | 반도체 장치 | |
JP5821320B2 (ja) | ダイオード | |
KR20120067938A (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
CN109509789B (zh) | 半导体装置 | |
JP7250473B2 (ja) | 半導体装置 | |
JP2013051345A (ja) | ダイオード、半導体装置およびmosfet | |
US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6293688B2 (ja) | ダイオード及びそのダイオードを内蔵する逆導通igbt | |
JP5874210B2 (ja) | ダイオード | |
WO2012124191A1 (ja) | 半導体装置 | |
JP2013251407A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2013211512A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
WO2019077877A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US10763355B2 (en) | Power semiconductor device | |
JP2005235985A (ja) | 半導体装置 | |
JP2005150348A (ja) | 半導体装置 | |
JP2017157673A (ja) | 半導体装置 | |
JP2013069801A (ja) | 半導体装置 | |
JP2009182205A (ja) | 半導体装置 | |
US9147757B2 (en) | Power semiconductor device and method for manufacturing the same |