CN109509789B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109509789B
CN109509789B CN201810181594.9A CN201810181594A CN109509789B CN 109509789 B CN109509789 B CN 109509789B CN 201810181594 A CN201810181594 A CN 201810181594A CN 109509789 B CN109509789 B CN 109509789B
Authority
CN
China
Prior art keywords
region
trench
igbt
diode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810181594.9A
Other languages
English (en)
Other versions
CN109509789A (zh
Inventor
下条亮平
中村和敏
安原纪夫
玉城朋宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN109509789A publication Critical patent/CN109509789A/zh
Application granted granted Critical
Publication of CN109509789B publication Critical patent/CN109509789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施方式的半导体装置具备：第1二极管部，具有设于半导体层之中的第1阳极区域、第1阴极区域、漂移区域、沿第1方向延伸的第1沟槽、以及第1沟槽电极；第2二极管部，具有第2阳极区域、第2阴极区域、漂移区域、沿第1方向延伸的第2沟槽、以及第2沟槽电极，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置；以及第1IGBT部，具有第1发射极区域、第1集电极区域、漂移区域、第1基极区域、沿第1方向延伸的第3沟槽、以及第1栅极电极，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。

Description

半导体装置
本申请基于日本专利申请2017－176263号(申请日：2017年9月14日)主张优先权，本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
关于RC(Reverse Conducting)－IGBT(Insulated Gate Bipolar Transistor)，形成有IGBT的IGBT部和与IGBT部邻接并形成有二极管的二极管部形成于同一半导体层。在RC－IGBT中，在二极管正向动作时，若邻接的IGBT部的栅极电极被施加电压，则形成沟道，载流子被排出。因此，担心二极管的电流电压特性产生骤回(snap back)。若在二极管部中产生骤回，则例如在并列连接了多个RC－IGBT的情况下，担心电流集中于特定的RC－IGBT，导致特定的RC－IGBT破坏。
发明内容
实施方式提供一种能够抑制二极管的骤回的半导体装置。
实施方式的半导体装置具有第1二极管部、第2二极管部、以及第1IGBT部。
第1二极管部具有：第1导电型的第1阳极区域，设于具有第1面与第2面的半导体层之中；第2导电型的第1阴极区域，设于第1阳极区域与第2面之间；第2导电型的漂移区域，设于第1阳极区域与第1阴极区域之间，相比于第1阴极区域，第2导电型的杂质浓度更低；第1沟槽，设于半导体层的之中，沿第1方向延伸；第1沟槽绝缘膜，设于第1沟槽之中；以及第1沟槽电极，设于第1沟槽之中并且是第1沟槽绝缘膜之上，该第1沟槽电极与第1阳极区域电连接。
第2二极管部具有：第1导电型的第2阳极区域，设于半导体层之中；第2导电型的第2阴极区域，设于第2阳极区域与第2面之间；漂移区域，设于第2阳极区域与第2阴极区域之间；第2沟槽，设于半导体层之中，沿第1方向延伸；第2沟槽绝缘膜，设于第2沟槽之中；以及第2沟槽电极，设于第2沟槽之中并且是第2沟槽绝缘膜之上，该第2沟槽电极与第2阳极区域电连接，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置。
第1IGBT部具有：第2导电型的第1发射极区域，设于半导体层之中；第1导电型的第1集电极区域，设于第1发射极区域与第2面之间；漂移区域，设于第1发射极区域与第1集电极区域之间；第1导电型的第1基极区域，设于第1发射极区域与漂移区域之间；第3沟槽，设于半导体层之中，沿第1方向延伸；第1栅极绝缘膜，设于第3沟槽之中；以及第1栅极电极，设于第3沟槽之中并且是第1栅极绝缘膜之上，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。
附图说明
图1是第1实施方式的半导体装置的示意俯视图。
图2是第1实施方式的半导体装置的活性区域的示意俯视图。
图3是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。
图4是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。
图5是第1实施方式的半导体装置的活性区域的示意俯视图。
图6是第1实施方式的半导体装置的活性区域的示意俯视图。
图7是比较例的半导体装置的活性区域的示意俯视图。
图8是表示比较例的半导体装置的电流电压特性的图。
图9是比较例的半导体装置的活性区域的一部分的示意剖面图。
图10是第2实施方式的半导体装置的活性区域的示意俯视图。
图11是第3实施方式的半导体装置的活性区域的示意俯视图。
图12是第3实施方式的半导体装置的活性区域的一部分的示意剖面图。
图13是第3实施方式的半导体装置的活性区域的示意俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。此外，在以下的说明中，对相同或者类似的部件等标注相同的附图标记，并对已说明过一次的部件等适当地省略其说明。
另外，以下的说明中，有时用n+、n、n－以及p+、p、p－的表述来表示各导电型中的杂质浓度的相对高低。即，n+表示与n相比n型的杂质浓度相对较高，n－表示与n相比n型的杂质浓度相对较低。
另外，p+表示与p相比p型的杂质浓度相对较高，p－表示与p相比p型的杂质浓度相对较低。此外，有时也将n+型、n－型简记为n型，将p+型、p－型简记为p型的情况。
(第1实施方式)
第1实施方式的半导体装置具备第1二极管部、第2二极管部、以及第1IGBT部，上述第1二极管部具有：第1导电型的第1阳极区域，设于具有第1面与第2面的半导体层之中；第2导电型的第1阴极区域，设于第1阳极区域与第2面之间；第2导电型的漂移区域，设于第1阳极区域与第1阴极区域之间，相比于第1阴极区域，第2导电型的杂质浓度更低；第1沟槽，设于半导体层之中，沿第1方向延伸；第1沟槽绝缘膜，设于第1沟槽之中；以及第1沟槽电极，设于第1沟槽之中并且是第1沟槽绝缘膜之上，该第1沟槽电极与第1阳极区域电连接，上述第2二极管部具有：第1导电型的第2阳极区域，设于半导体层之中；第2导电型的第2阴极区域，设于第2阳极区域与第2面之间；漂移区域，设于第2阳极区域与第2阴极区域之间；第2沟槽，设于半导体层之中，沿第1方向延伸；第2沟槽绝缘膜，设于第2沟槽之中；以及第2沟槽电极，设于第2沟槽之中并且是第2沟槽绝缘膜之上，该第2沟槽电极与第2阳极区域电连接，上述第2二极管部在第1方向上的宽度比第1二极管部在与第1方向正交的第2方向上的宽度大，上述第2二极管部在第1方向上与第1二极管部相邻地设置，上述第1IGBT部具有第2导电型的第1发射极区域，设于半导体层之中；第1导电型的第1集电极区域，设于第1发射极区域与第2面之间；漂移区域，设于第1发射极区域与第1集电极区域之间；第1导电型的第1基极区域，设于第1发射极区域与漂移区域之间；第3沟槽，设于半导体层之中，沿第1方向延伸；第1栅极绝缘膜，设于第3沟槽之中；以及第1栅极电极，设于第3沟槽之中并且是第1栅极绝缘膜之上，该第1IGBT部在第2方向上与第1二极管部相邻地设置，并在第1方向上与第2二极管部相邻地设置。
图1是第1实施方式的半导体装置的示意俯视图。第1实施方式的半导体装置是具备沟槽构造的RC－IGBT100。
RC－IGBT100具备活性区域101和包围活性区域101的末端区域102。活性区域101作为在RC－IGBT100的导通动作时流过电流的区域发挥功能。末端区域102作为在RC－IGBT100的断开动作时使施加于活性区域101的端部的电场的强度缓和、并使RC－IGBT100的耐压提高的区域发挥功能。
图2是第1实施方式的半导体装置的活性区域的示意俯视图。活性区域101具备多个单元二极管部111(第1二极管部)、主导二极管部112(第2二极管部)、多个单元IGBT部113(第1IGBT部)。此外，图2中的第1方向与第2方向正交。
单元二极管部111与单元IGBT部113沿第2方向相邻地设置。单元二极管部111与单元IGBT部113沿第2方向交替地配置。
主导二极管部112在第1方向上与单元二极管部111相邻地设置。另外，单元IGBT部113在第1方向上与主导二极管部112相邻地设置。
图3是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。表示图2的A－A’剖面。图3是单元二极管部111与单元IGBT部113的剖面图。
在单元二极管部111设有二极管。单元二极管部111具备半导体层10、p型的阳极区域12(第1阳极区域)、p+型的接触区域14，n+型的阴极区域16(第1阴极区域)、n－型的漂移区域18、第1共用电极20、第2共用电极22。另外，具备沟槽24(第1沟槽)、沟槽绝缘膜26(第1沟槽绝缘膜)、沟槽电极28(第1沟槽电极)。
半导体层10具备第1面P1(之后，也称为表面P1)和与第1面对置的第2面P2(之后，也称为背面P2)。半导体层10例如是单晶硅。
p型的阳极区域12设于半导体层10之中。阳极区域12含有p型杂质。p型杂质例如是硼(B)。
p+型的接触区域14与半导体层10的表面P1接触地设置。接触区域14含有p型杂质。p型杂质例如是硼(B)。接触区域14的p型杂质浓度比阳极区域12的p型杂质浓度高。接触区域14具备减少第1共用电极20的接触电阻的功能。
n+型的阴极区域16设于阳极区域12与半导体层10的背面P2之间。阴极区域16与半导体层10的背面P2接触地设置。阴极区域16含有n型杂质。n型杂质例如是磷(P)或者砷(As)。阴极区域16具备减少第2共用电极22的接触电阻的功能。
n－型的漂移区域18设于阳极区域12与阴极区域16之间。漂移区域18含有n型杂质。n型杂质例如是磷(P)。
沟槽24设于半导体层10之中。沟槽24设于半导体层10的第1面侧。沟槽24沿第1方向延伸。沟槽24贯通阳极区域12，底部位于漂移区域18。
沟槽绝缘膜26设于沟槽24之中。沟槽绝缘膜26例如是氧化硅。
沟槽电极28设于沟槽24之中。沟槽电极28设于沟槽绝缘膜26之上。沟槽电极28与第1共用电极20相接。沟槽电极28电连接于第1共用电极20以及阳极区域12。沟槽电极28例如是包含导电性杂质的多晶硅。
第1共用电极20设于半导体层10的表面P1。第1共用电极20是金属电极。第1共用电极20与沟槽电极28相接。第1共用电极20在单元二极管部111中作为二极管的阳极电极发挥功能。第1共用电极20与接触区域14之间的接触是欧姆接触。
第2共用电极22设于半导体层10的背面P2。第2共用电极22是金属电极。第2共用电极22在单元二极管部111中作为二极管的阴极电极发挥功能。第2共用电极22与阴极区域16之间的接触是欧姆接触。
在单元IGBT部113设有IGBT。单元IGBT部113具备半导体层10、n+型的发射极区域30(第1发射极区域)、p+型的接触区域32、p型的基极区域34(第1基极区域)、p+型的集电极区域36(第1集电极区域)、n－型的漂移区域18、第1共用电极20、第2共用电极22。另外，具备沟槽44(第3沟槽)、栅极绝缘膜46(第1栅极绝缘膜)、栅极电极48(第1栅极电极)、绝缘层49。
n+型的发射极区域30设于半导体层10之中。n+型的发射极区域30与半导体层10的表面P1接触地设置。n+型的发射极区域30含有n型杂质。n型杂质例如是磷(P)或者砷(As)。
p+型的接触区域32与半导体层10的表面P1接触地设置。接触区域32含有p型杂质。p型杂质例如是硼(B)。接触区域32的p型杂质浓度比基极区域34的p型杂质浓度高。接触区域32具备减少第1共用电极20的接触电阻的功能。另外，接触区域32具备将注入到漂移区域18并累积的空穴清除的功能。
p+型的集电极区域36设于发射极区域30与半导体层10的背面P2之间。集电极区域36与半导体层10的背面P2接触地设置。集电极区域36含有p型杂质。p型杂质例如是硼(B)。集电极区域36具备向漂移区域18注入空穴、并且减少第2共用电极22的接触电阻的功能。
n－型的漂移区域18设于发射极区域30与集电极区域36之间。漂移区域18含有n型杂质。n型杂质例如是磷(P)。
p型的基极区域34设于发射极区域30与漂移区域18之间。p型的基极区域34含有p型杂质。p型杂质例如是硼(B)。p型的基极区域34在IGBT的导通动作时形成反型层，作为沟道区域发挥功能。
p型的基极区域34例如与单元二极管部111的阳极区域12同时形成。基极区域34例如为与阳极区域12大致相同的杂质浓度、大致相同的深度。
此外，在本说明书中，“深度”的意思是从第1面P1至各区域的第2面P2侧的端部的距离。
此外，这里，沟槽44指的是半导体层10中的向第1方向(深度方向)延伸地设置的半导体层10的一部分。沟槽44被设为从半导体层10的第1面P1侧贯通基极区域34，底部到达漂移区域18。
栅极绝缘膜46设于沟槽24之中。栅极绝缘膜46例如是氧化硅。
栅极电极48设于沟槽44之中。栅极电极48设于栅极绝缘膜46之上。通过控制施加于栅极电极48的栅极电压，从而控制IGBT的导通截止动作。栅极电极48例如是包含导电性杂质的多晶硅。
第1共用电极20在单元IGBT部113中作为IGBT的发射极电极发挥功能。第1共用电极20与发射极区域30之间的接触是欧姆接触。
第2共用电极22在单元IGBT部113中作为IGBT的集电极电极发挥功能。第2共用电极22与集电极区域36之间的接触是欧姆接触。
绝缘层49设于第1共用电极20与栅极电极48之间。绝缘层49将第1共用电极20与栅极电极48电分离。
图4是第1实施方式的半导体装置的活性区域的一部分的示意剖面图。表示图2的B－B’剖面。图4是主导二极管部112的剖面图。
在主导二极管部112设有二极管。RC－IGBT100在以栅极电极被施加了正电压的状态成为反向导通模式时，主导(leading)二极管部112的二极管具有先于单元二极管部111的二极管进行导通动作的功能。
主导二极管部112具备半导体层10、p型的阳极区域52(第2阳极区域)、p+型的接触区域54、n+型的阴极区域56(第2阴极区域)、n－型的漂移区域18、第1共用电极20、第2共用电极22。另外，具备沟槽64(第2沟槽)、沟槽绝缘膜66(第2沟槽绝缘膜)、沟槽电极68(第2沟槽电极)。
主导二极管部112的p型的阳极区域52(第2阳极区域)、p+型的接触区域54、n+型的阴极区域56(第2阴极区域)、沟槽64(第2沟槽)、沟槽绝缘膜66(第2沟槽绝缘膜)、沟槽电极68(第2沟槽电极)分别具有与单元二极管部111的p型的阳极区域12(第1阳极区域)、p+型的接触区域14、n+型的阴极区域16(第1阴极区域)、沟槽24(第1沟槽)、沟槽绝缘膜26(第1沟槽绝缘膜)、沟槽电极28(第1沟槽电极)相同的构成以及功能。
第1共用电极20在主导二极管部112中作为二极管的阳极电极发挥功能。第2共用电极22在主导二极管部112中作为二极管的阴极电极发挥功能。
主导二极管部112的第1方向的宽度(图2中的W2)比单元二极管部111的第2方向的宽度(图2中的W1)大。主导二极管部112的第1方向的宽度(图2中的W2)例如是60μm以上。
图5是第1实施方式的半导体装置的活性区域的示意俯视图。图5是表示单元二极管部111的沟槽24(第1沟槽)、主导二极管部112的沟槽64(第2沟槽)、单元IGBT部113的沟槽44(第3沟槽)的布局图案的图。
沟槽24、沟槽64、沟槽44沿第1方向延伸。沟槽24与沟槽64连续。由于沟槽24与沟槽64连续，从而沟槽24之中的沟槽电极28和沟槽64之中的沟槽电极68连接。
沟槽64与沟槽44分离。通过沟槽64与沟槽44分离，沟槽64之中的沟槽电极68与沟槽44之中的栅极电极48分离。
图6是第1实施方式的半导体装置的活性区域的示意俯视图。图6是表示单元二极管部111的n+型的阴极区域16(第1阴极区域)、主导二极管部112的n+型的阴极区域56(第2阴极区域)、单元IGBT部113的p+型的集电极区域36的布局图案的图。
n+型的阴极区域16与p+型的集电极区域36沿第2方向交替地配置。n+型的阴极区域16与p+型的集电极区域36在物理上连接。
n+型的阴极区域56配置于n+型的阴极区域16的第1方向上。n+型的阴极区域56配置于p+型的集电极区域36的第1方向上。n+型的阴极区域56与n+型的阴极区域16在物理上连接。
接下来，对第1实施方式的作用以及效果进行说明。
图7是比较例的半导体装置的活性区域的示意俯视图。比较例的半导体装置是具备沟槽构造的RC－IGBT。
比较例的RC－IGBT具备活性区域901。活性区域901具备多个单元二极管部111、多个单元IGBT部113。比较例的RC－IGBT在不具备主导二极管部112这一点上与第1实施方式的RC－IGBT100不同。单元二极管部111、单元IGBT部113的构成与第1实施方式的RC－IGBT100相同。
图8是表示比较例的半导体装置的电流电压特性的图。图8示出比较例的RC－IGBT在栅极电极被施加了正电压的状态下成为反向导通模式的情况下的电流电压特性。实线是比较例的情况下的电流电压特性，虚线是理想的电流电压特性。
在RC－IGBT的反向导通模式中，单元二极管部111的二极管进行正向动作。理想地是，电流在正向电压(Vf)下迅速地上升。但是，在比较例的RC－IGBT中，产生在到达一定的电压之前电流的迅速上升被抑制的现象，即所谓的骤回。
在单元二极管部111中，若产生骤回，则例如在并列连接了多个RC－IGBT的情况下，可能会产生流经各个RC－IGBT的电流的失衡。若产生电流的失衡，则担心特定的RC－IGBT中流过过量的电流，导致特定的RC－IGBT被破坏。
图9是比较例的半导体装置的活性区域的一部分的示意剖面图。表示图7的C－C’剖面。图9是单元二极管部111与单元IGBT部113的剖面图。
在RC－IGBT的反向导通模式的情况下，相对于第2共用电极22，第1共用电极20相对地被施加正电压。在RC－IGBT的反向导通模式中，单元IGBT部113的栅极电极48有时被施加IGBT的导通动作时的栅极电压。在该情况下，在基极区域34形成反型层，并形成沟道区域。
通过在单元IGBT部113的IGBT形成沟道区域，形成从第2共用电极22经由阴极区域16、漂移区域18、基极区域34、发射极区域30直至第1共用电极20的电子的路径。因此，单元二极管部111的电子从单元IGBT部113排出。由此，认为单元二极管部111的载流子浓度不会上升，单元二极管部111的二极管的电流的上升被抑制，产生骤回。
在第1实施方式的RC－IGBT100中，新设置主导二极管部112。主导二极管部112的第1方向的宽度(图2中的W2)比单元二极管部111的第2方向的宽度(图2中的W1)大。主导二极管部112具备距单元IGBT部113的距离较远的区域。
在距单元IGBT部113的距离较远的区域中，在反向导通模式的情况下，电子从单元IGBT部113的排出被抑制，二极管的骤回被抑制。因此，主导二极管部112的二极管将具备图8中虚线所示的那种电流在正向电压(Vf)下迅速上升的理想的电流电压特性。
若主导二极管部112的二极管的电流电压特性在正向电压(Vf)下迅速地上升，则从主导二极管部112向连接于主导二极管部112的单元二极管部111供给载流子。因此，单元二极管部111的电流也在正向电压(Vf)下迅速地上升。换言之，单元二极管部111中的骤回也被抑制，在单元二极管部111中，也将具备电流在正向电压(Vf)下迅速上升的理想的电流电压特性。
主导二极管部112的第1方向的宽度(图2中的W2)优选的是60μm以上。从器件模拟的结果得知，若距单元IGBT部113离开60μm以上，则二极管的骤回被充分地抑制。在如第1实施方式的RC－IGBT100那样在主导二极管部112的两侧存在单元IGBT部113的情况下，主导二极管部112的第1方向的宽度(图2中的W2)优选的是120μm以上。
根据第1实施方式，能够实现反向导通模式的情况下的二极管的骤回得以抑制的RC－IGBT100。
(第2实施方式)
第2实施方式的半导体装置在第1集电极区域设于第1二极管部这一点上与第1实施方式不同。以下，对与第1实施方式重复的内容，省略一部分叙述。
第2实施方式的RC－IGBT除了阴极区域16、阴极区域56、集电极区域36的布局图案不同以外，与第1实施方式相同。
图10是第2实施方式的半导体装置的活性区域的示意俯视图。第2实施方式的半导体装置是具备沟槽构造的RC－IGBT。
活性区域201具备多个单元二极管部111(第1二极管部)、主导二极管部112(第2二极管部)、多个单元IGBT部113(第1IGBT部)。
图10中示出单元二极管部111的n+型的阴极区域16(第1阴极区域)、主导二极管部112的n+型的阴极区域56(第2阴极区域)、单元IGBT部113的p+型的集电极区域36的布局图案。
单元IGBT部113的p+型的集电极区域36也设于单元二极管部111。在单元二极管部111的背面P2也存在p+型的集电极区域36。
另外，单元二极管部111的n+型的阴极区域16设于单元IGBT部113。在单元IGBT部113的背面P2也存在n+型的阴极区域16。
n+型的阴极区域16与p+型的集电极区域36沿第1方向交替地配置。n+型的阴极区域16与p+型的集电极区域36连接。
在第2实施方式的RC－IGBT中，在单元二极管部111的背面P2也存在p+型的集电极区域36。由此，在单元IGBT部113的IGBT的导通动作时，在单元二极管部111也流过IGBT的导通电流。换言之，单元二极管部111也作为IGBT的有效区域发挥功能。因此，RC－IGBT的导通动作时的导通电流增加。
根据第2实施方式，与第1实施方式相同，能够实现反向导通模式的情况下的二极管的骤回得以抑制的RC－IGBT。而且，能够实现导通动作时的导通电流增加的RC－IGBT。
(第3实施方式)
第3实施方式的半导体装置在如下这一点与第1实施方式不同，即，还具备第2IGBT部，第2IGBT部在第2方向上与第1二极管部以及第2二极管部相邻地设置，具有：设于半导体层之中的第2导电型的第2发射极区域；设于第2发射极区域与第2面之间的第1导电型的第2集电极区域；设于第2发射极区域与第2集电极区域之间的漂移区域；设于第2发射极区域与漂移区域之间的第1导电型的第2基极区域；设于半导体层之中并沿第1方向延伸的第4沟槽；设于第4沟槽之中的第2栅极绝缘膜；以及设于第4沟槽之中、并且是第2栅极绝缘膜之上的第2栅极电极，第2集电极区域与第1集电极区域在物理上连接，第2集电极区域的第2方向的宽度比第1集电极区域的第1方向的宽度大。以下，对与第1实施方式重复的内容，省略一部分叙述。
图11是第3实施方式的半导体装置的活性区域的示意俯视图。第3实施方式的半导体装置是具备沟槽构造的RC－IGBT。
活性区域301具备多个单元二极管部111(第1二极管部)、主导二极管部112(第2二极管部)、多个单元IGBT部113(第1IGBT部)、主导IGBT部114(第2IGBT部)。此外，第1方向与第2方向正交。
单元二极管部111与单元IGBT部113沿第2方向相邻地设置。单元二极管部111与单元IGBT部113沿第2方向交替地配置。
主导二极管部112在第1方向上与单元二极管部111相邻地设置。另外，单元IGBT部113在第1方向上与主导二极管部112相邻地设置。
主导IGBT部114在第2方向上与单元二极管部111以及主导二极管部112相邻地设置。
图12是第3实施方式的半导体装置的活性区域的一部分的示意剖面图。图12表示图11的D－D’剖面。图12是主导IGBT部114的剖面图。
在主导IGBT部114设有IGBT。主导IGBT部114具备半导体层10、n+型的发射极区域70(第2发射极区域)、p+型的接触区域72、p型的基极区域74(第2基极区域)、p+型的集电极区域76(第2集电极区域)、n－型的漂移区域18、第1共用电极20、和第2共用电极22。另外，具备沟槽84(第4沟槽)、栅极绝缘膜86(第2栅极绝缘膜)、栅极电极88(第2栅极电极)、和绝缘层89。
主导IGBT部114的n+型的发射极区域70(第2发射极区域)、p+型的接触区域72、p型的基极区域74(第2基极区域)、p+型的集电极区域76(第2集电极区域)、沟槽84(第4沟槽)、栅极绝缘膜86(第2栅极绝缘膜)、栅极电极88(第2栅极电极)、绝缘层89具有与单元IGBT部113的n+型的发射极区域30(第1发射极区域)、p+型的接触区域32、p型的基极区域34(第1基极区域)、p+型的集电极区域36(第1集电极区域)、沟槽44(第3沟槽)、栅极绝缘膜46(第1栅极绝缘膜)、栅极电极48(第1栅极电极)、和绝缘层49相同的构成以及功能。
图13是第3实施方式的半导体装置的示意俯视图。图13是表示单元二极管部111的n+型的阴极区域16(第1阴极区域)、主导二极管部112的n+型的阴极区域56(第2阴极区域)、单元IGBT部113的p+型的集电极区域36(第1集电极区域)、主导IGBT部114的p+型的集电极区域76(第2集电极区域)的布局图案的图。
单元IGBT部113的p+型的集电极区域36在单元二极管部111延伸。在单元二极管部111也存在p+型的集电极区域36。
另外，单元二极管部111的n+型的阴极区域16在单元IGBT部113延伸。在单元IGBT部113也存在n+型的阴极区域16。
n+型的阴极区域16与p+型的集电极区域36沿第1方向交替地配置。n+型的阴极区域16与p+型的集电极区域36在物理上连接。
p+型的集电极区域76与p+型的集电极区域36在物理上连接。p+型的集电极区域76与n+型的阴极区域16在物理上连接。
p+型的集电极区域76的第2方向的宽度(图13中的W4)比p+型的集电极区域36的第1方向的宽度(图13中的W3)大。
接下来，对第3实施方式的作用以及效果进行说明。
例如，在第2实施方式的RC－IGBT进行导通动作的情况下，相对于第1共用电极20，第2共用电极22被相对地施加正电压。另外，对栅极电极48施加正的栅极电压，以便在基极区域34形成沟道区域。
在第2实施方式的RC－IGBT中，在单元IGBT部113进行导通动作时，形成从第1共用电极20经由单元IGBT部113的发射极区域30、基极区域34、漂移区域18、阴极区域16而到达第2共用电极22的电子的路径。因此，单元IGBT部113的电子被从第2共用电极22排出。由此，单元IGBT部113的载流子浓度不会上升，单元IGBT部113的IGBT的电流的上升被抑制，产生骤回。
在单元IGBT部113中，若产生骤回，则例如在并列连接了多个RC－IGBT的情况下，可能会产生流经各个RC－IGBT的电流的失衡。若产生电流的失衡，则担心特定的RC－IGBT中流过过量的电流，导致特定的RC－IGBT被破坏。
在第3实施方式的RC－IGBT中，相对于第2实施方式的RC－IGBT，新设置主导IGBT部114。主导IGBT部114的p+型的集电极区域76的第2方向的宽度(图13中的W4)比单元IGBT部113的p+型的集电极区域36的第1方向的宽度(图13中的W3)大。主导IGBT部114具备具有距n+型的阴极区域16的距离较远的p+型集电极区域76的区域。
在主导IGBT部114的具有距阴极区域16的距离较远的p+型集电极区域76的区域中，在IGBT进行导通动作时，电子从第2共用电极22的排出被抑制。因此，主导IGBT部114的IGBT的骤回被抑制。
若主导IGBT部114的IGBT进行导通动作，电流迅速上升，则以p+型的集电极区域36连接于主导IGBT部114的单元IGBT部113被供给载流子。由此，单元IGBT部113的IGBT也进行导通动作，且电流迅速地上升。因此，单元IGBT部113的IGBT的骤回也被抑制。
主导IGBT部114的p+型的集电极区域76的第2方向的宽度(图13中的W4)优选的是600μm以上。从器件模拟的结果可知，若p+型的集电极区域76距n+型的阴极区域16离开600μm以上，则可充分地抑制IGBT的骤回。
根据第3实施方式，与第1实施方式相同，能够实现反向导通模式的情况下的二极管的骤回得以抑制的RC－IGBT。另外，与第2实施方式相同，能够实现导通动作时的导通电流增加了的RC－IGBT。而且，能够实现IGBT的骤回得以抑制的RC－IGBT。
以上，在实施方式中，以半导体层10为硅的情况为例进行了说明，但半导体层10也可以是SiC、GaN类半导体等其他的半导体。
另外，在实施方式中，以第1导电型为p型、第2导电型为n型的情况为例进行了说明，但也可以将第1导电型设为n型，将第2导电型设为p型。
虽然说明了本发明的几个实施方式，但是这些实施方式是作为例子而提出的，并不意图限定本发明的范围。这些新的实施方式可以以其他各种形态实施，在不脱离发明的主旨的范围内，可以进行各种省略、替换、变更。这些实施方式及其变形包含在本发明的范围或主旨中，并且包含在权利要求书中记载的发明及其均等的范围内。

Claims (11)

1.一种半导体装置，具备第1二极管部、第2二极管部、以及第1IGBT部，
上述第1二极管部具有：
第1导电型的第1阳极区域，设于具有第1面与第2面的半导体层之中；
第2导电型的第1阴极区域，设于上述第1阳极区域与上述第2面之间；
第2导电型的漂移区域，设于上述第1阳极区域与上述第1阴极区域之间，相比于上述第1阴极区域，第2导电型的杂质浓度更低；
第1沟槽，设于上述半导体层之中，沿第1方向延伸；
第1沟槽绝缘膜，设于上述第1沟槽之中；以及
第1沟槽电极，设于上述第1沟槽之中并且是上述第1沟槽绝缘膜之上，该第1沟槽电极与上述第1阳极区域电连接，
上述第2二极管部具有：
第1导电型的第2阳极区域，设于上述半导体层之中；
第2导电型的第2阴极区域，设于上述第2阳极区域与上述第2面之间；
上述漂移区域，设于上述第2阳极区域与上述第2阴极区域之间；
第2沟槽，设于上述半导体层之中，沿上述第1方向延伸；
第2沟槽绝缘膜，设于上述第2沟槽之中；以及
第2沟槽电极，设于上述第2沟槽之中并且是上述第2沟槽绝缘膜之上，该第2沟槽电极与上述第2阳极区域电连接，
上述第2二极管部在上述第1方向上的宽度比上述第1二极管部在与上述第1方向正交的第2方向上的宽度大，
上述第2二极管部在上述第1方向上与上述第1二极管部相邻地设置，
上述第1IGBT部具有：
第2导电型的第1发射极区域，设于上述半导体层之中；
第1导电型的第1集电极区域，设于上述第1发射极区域与上述第2面之间；
上述漂移区域，设于上述第1发射极区域与上述第1集电极区域之间；
第1导电型的第1基极区域，设于上述第1发射极区域与上述漂移区域之间；
第3沟槽，设于上述半导体层之中，沿上述第1方向延伸；
第1栅极绝缘膜，设于上述第3沟槽之中；以及
第1栅极电极，设于上述第3沟槽之中并且是上述第1栅极绝缘膜之上，
该第1IGBT部在上述第2方向上与上述第1二极管部相邻地设置，并在上述第1方向上与上述第2二极管部相邻地设置。
2.如权利要求1所述的半导体装置，其中，
上述第2二极管部在上述第1方向上的宽度为60μm以上。
3.如权利要求1所述的半导体装置，其中，
上述第1沟槽与上述第2沟槽连续。
4.如权利要求1所述的半导体装置，其中，
上述第2沟槽与上述第3沟槽分离。
5.如权利要求1所述的半导体装置，其中，
上述第1集电极区域设于上述第1二极管部。
6.如权利要求5所述的半导体装置，其中，
上述第1阴极区域设于上述第1IGBT部。
7.如权利要求6所述的半导体装置，其中，
上述第1集电极区域与上述第1阴极区域沿上述第1方向交替地配置，上述第1集电极区域与上述第1阴极区域连接。
8.如权利要求1所述的半导体装置，其中，
上述半导体层是单晶硅。
9.如权利要求1所述的半导体装置，其中，
上述第1导电型为p型，上述第2导电型为n型。
10.如权利要求1～9中任一项所述的半导体装置，其中，
还具备第2IGBT部，
上述第2IGBT部在上述第2方向上与上述第1二极管部以及上述第2二极管部相邻地设置，上述第2IGBT部具有：
第2导电型的第2发射极区域，设于上述半导体层之中；
第1导电型的第2集电极区域，设于上述第2发射极区域与上述第2面之间；
上述漂移区域，设于上述第2发射极区域与上述第2集电极区域之间；
第1导电型的第2基极区域，设于上述第2发射极区域与上述漂移区域之间；
第4沟槽，设于上述半导体层之中，沿上述第1方向延伸；
第2栅极绝缘膜，设于上述第4沟槽之中；以及
第2栅极电极，设于上述第4沟槽之中并且是上述第2栅极绝缘膜之上，
上述第2集电极区域与上述第1集电极区域连接，
上述第2集电极区域在上述第2方向上的宽度比上述第1集电极区域在上述第1方向上的宽度大。
11.如权利要求10所述的半导体装置，其中，
上述第2集电极区域在上述第2方向上的宽度为600μm以上。
CN201810181594.9A 2017-09-14 2018-03-06 半导体装置 Active CN109509789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-176263 2017-09-14
JP2017176263A JP6736531B2 (ja) 2017-09-14 2017-09-14 半導体装置

Publications (2)

Publication Number Publication Date
CN109509789A CN109509789A (zh) 2019-03-22
CN109509789B true CN109509789B (zh) 2021-08-17

Family

ID=65631494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810181594.9A Active CN109509789B (zh) 2017-09-14 2018-03-06 半导体装置

Country Status (3)

Country Link
US (1) US10418470B2 (zh)
JP (1) JP6736531B2 (zh)
CN (1) CN109509789B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7061983B2 (ja) * 2019-04-26 2022-05-02 三菱電機株式会社 半導体装置
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019135545A1 (de) * 2019-12-20 2021-06-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
CN111211167B (zh) * 2020-01-09 2022-04-01 杭州电子科技大学 一种消除负阻效应的rc-igbt器件结构
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539176B2 (zh) 1973-08-28 1978-04-04
JP3973832B2 (ja) * 2000-11-10 2007-09-12 株式会社東芝 圧接型半導体装置
DE10122364B4 (de) * 2001-05-09 2006-10-19 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
JP2010135646A (ja) * 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5432750B2 (ja) * 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5900546B2 (ja) * 2010-07-01 2016-04-06 株式会社デンソー 半導体装置
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
US8866222B2 (en) * 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
CN104995738B (zh) * 2013-08-15 2018-01-23 富士电机株式会社 半导体装置
CN105706238B (zh) * 2013-11-05 2019-03-12 丰田自动车株式会社 半导体装置
JP2016167539A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体装置
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
DE102015111371B4 (de) * 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
US10439038B2 (en) * 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP2018160594A (ja) * 2017-03-23 2018-10-11 株式会社東芝 半導体装置
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10026728B1 (en) * 2017-04-26 2018-07-17 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20190081162A1 (en) 2019-03-14
JP2019054070A (ja) 2019-04-04
CN109509789A (zh) 2019-03-22
US10418470B2 (en) 2019-09-17
JP6736531B2 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
CN109509789B (zh) 半导体装置
CN109964317B (zh) 半导体装置
US9478647B2 (en) Semiconductor device
US8604544B2 (en) Semiconductor device
CN110462838B (zh) 半导体装置
US11217580B2 (en) Semiconductor device including insulated gate bipolar transistor element and freewheeling diode element
CN110931553B (zh) 半导体装置
JP2019169597A (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
CN108417614B (zh) 半导体装置
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
US9455340B2 (en) Power semiconductor device and corresponding module
JP2016115763A (ja) 逆導通ｉｇｂｔ
JP6441192B2 (ja) 半導体装置
JP2013080796A (ja) 半導体装置
JP5487956B2 (ja) 半導体装置
US11289476B2 (en) Semiconductor device including carrier injection layers
JP7297709B2 (ja) 半導体装置及び半導体回路
JP2023138654A (ja) 半導体装置及び半導体回路
JP7294004B2 (ja) 半導体装置
CN113632237B (zh) 具有低传导损耗的反向传导绝缘栅功率半导体器件
EP2728621A1 (en) Insulated gate power semiconductor device
JP2023045862A (ja) 半導体装置
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
EP2779243A1 (en) Power semiconductor device and corresponding module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant