CN113632237B - 具有低传导损耗的反向传导绝缘栅功率半导体器件 - Google Patents

具有低传导损耗的反向传导绝缘栅功率半导体器件 Download PDF

Info

Publication number
CN113632237B
CN113632237B CN202080023343.3A CN202080023343A CN113632237B CN 113632237 B CN113632237 B CN 113632237B CN 202080023343 A CN202080023343 A CN 202080023343A CN 113632237 B CN113632237 B CN 113632237B
Authority
CN
China
Prior art keywords
layer
base layer
unit cell
active unit
main side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080023343.3A
Other languages
English (en)
Other versions
CN113632237A (zh
Inventor
C·帕帕多普洛斯
M·拉希莫
C·科瓦斯塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN113632237A publication Critical patent/CN113632237A/zh
Application granted granted Critical
Publication of CN113632237B publication Critical patent/CN113632237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种反向传导绝缘栅功率半导体器件，其包括多个有源单位单元(40)和导引二极管单位单元(50)，该导引二极管单位单元包括与第一主电极(21)直接接触并从第一主侧(11)延伸到第一深度(d1)的第二导电型阳极区域(51)。每个有源单位单元(40)包括与第一主电极(21)直接接触的第一导电型第一源极层(41a)、第二导电型基极层(42)以及第一栅极电极(47a)，该第一栅极电极通过第一栅极绝缘层(46a)与第一源极层(41a)和第二导电型基极层(42)分开以形成第一场效应晶体管结构。阳极区域(51)在到垂直于第一主侧(11)的竖直平面上的正交投影中的侧向尺寸(w)等于或小于1μm。

Description

具有低传导损耗的反向传导绝缘栅功率半导体器件
技术领域
本发明涉及功率电子器件的领域，并且更具体地涉及一种反向传导绝缘栅功率半导体器件。
背景技术
现有技术中众所周知的反向传导(RC)绝缘栅功率半导体器件是反向传导绝缘栅双极晶体管(RC-IGBT)。在RC-IGBT中，二极管和IGBT通过在IGBT结构的p+掺杂集电极层的一部分中引入n+掺杂集电极短路而被单片集成在同一晶片或芯片上。RC-IGBT可以是在其发射极侧上具有平面MOSFET结构的平面RC-IGBT，也可以是在器件的发射极侧上具有沟槽MOSFET结构的沟槽RC-IGBT。
在M.Rahimo等人的出版物“双模绝缘栅晶体管(BiGT)一种用于更高功率应用的潜在技术(The Bi-mode Insulated Gate Transistor(BiGT)A potential technology forhigher power applications)”(Proc.Int.Sym.On power Semiconductor Devices&IC’sISPSD‘09，巴塞罗那，西班牙，2009年，第283-286页)中公开了一种先进的RC-IGBT概念，称为双模绝缘栅晶体管(BIGT)。BIGT旨在克服常见RC-IGBT对高电压和硬开关应用的某些限制。具体地，RC-IGBT中阳极短路的影响之一是电压回升效应，其被当作器件IGBT模式I-V特性中的负电阻区域来观察。当器件并联(特别在低温下)时，这种电压回升效应具有特定的负面影响。BIGT基本上是一种混合结构，在单个芯片中由RC-IGBT和标准IGBT(也称为导引IGBT)组成。
图1示出了根据已知实施方式的具有平面栅极电极147的现有技术的RC-IGBT150。如1图所示，RC-IGBT 150在一个晶片100内包括具有内置续流二极管的绝缘栅双极晶体管(IGBT)。更具体地，晶片100具有第一主侧111(其是集成IGBT的发射极侧以及内置续流二极管的阳极侧)以及第二主侧112(其是IGBT的集电极侧以及内置续流二极管的阴极侧)。第二主侧112与第一主侧111相反。n型漂移层131a设置在第一主侧111和第二主侧112之间，并且p型基极层142设置为在漂移层131a中、在晶片100的第一主侧111处的阱区域。此外，比漂移层131a具有更高掺杂的n型源极区域141形成为在p型基极层142中、在晶片100的第一主侧111处的阱区域。
电绝缘栅极绝缘层146设置在第一主侧111上并且覆盖p型基极层142、漂移层131a和源极区域141的一部分。平面栅极电极147形成在栅极绝缘层146上以形成具有栅极绝缘层146和基极层142的MOS结构。第一主电极121设置在第一主侧111上以与源极区域141和p型基极层142直接电接触，而其通过覆盖平面栅极电极147的另一绝缘层149与平面栅极电极147电绝缘。
n型缓冲层131b设置在第二主侧112处的漂移层131a上，并且p型集电极层132设置在缓冲层131b中与漂移层131a相反的一侧上。多个n型集电极短路133设置为穿透集电极层132以将缓冲层131b电连接到第二主电极122，该第二主电极122设置在第二主侧112上以与集电极层132和集电极短路133直接电接触。集电极短路133和缓冲层131b比漂移层131a具有更高掺杂浓度。
集电极短路133、缓冲层131b、漂移层131a和p型基极层142在第二主电极122和第一主电极121之间形成具有引脚(pin)结构的内置续流二极管，该第二主电极形成内置续流二极管的阴极，并且该第一主电极构成内置续流二极管的阳极。
在这种现有技术的RC-IGBT 150中，当器件处于二极管模式时，IGBT单元的p型基极层142被用作内置续流二极管的阳极。然而，p型基极层142与n型源极区域141接触，在栅极电压超过阈值时，该n型源极区域141又可经由形成在栅极电极147下方的基极层142中的n型导电沟道而与漂移层131a连接。导电沟道使p型基极层142和漂移层131a之间的pn结短路。结果，不可能正向偏压p型基极层142和漂移层131a之间的pn结，并且可以防止从基极层142到漂移层131a的空穴注入。电流由流动通过导电沟道的单极电子电流维持。当电位差达到pn结的内置电压时，基极层142和漂移层131a之间的pn结最终开始注入空穴。然而，触点处的电压可以高得多。当空穴注入开始时，漂移层131a的电导率被调制并且电压降降低。因此，根据栅极电压，二极管在I-V特性中表现出特性MOS控制负电阻区域(电压回升)。当栅极电压高于阈值时，回升最大，而当电压低于阈值或负值时，不形成导电沟道且完全没有回升。此外，在内部二极管导通的情况下，导电沟道控制p型基极层142下方的等离子体浓度。通过施加高于阈值的栅极电压，等离子体通过感应沟道被提取，因此减少了p型基极层142下方的等离子体，与栅极发射极电压VGE低于阈值电压的情况相比，这导致更高导通状态损失。在各种应用中，在二极管模式期间的栅极控制不能自由选择，因此器件应该能够在施加到栅极电极的正栅极电压下也能提供良好性能。
在US 2013/099279 A1中描述了一种平面RC-IGBT，其中，额外p型阱设置在与基极层同一的平面中但在有源单元外部。p型阱直接或通过基极层电连接到发射极电极。由有源单元外部的p型阱形成的二极管有时也被称为导引二极管，并且，其中设置有p型阱的区域可以被称为导引二极管区域。在RC-IGBT的二极管模式(反向传导状态)下，在施加到栅极电极的任何栅极电压下，导引二极管区域均提供改进的注入水平以及低传导损耗。然而，在RC-IGBT的IGBT模式(正向传导状态)中，由于从漂移层到p型阱的空穴流出而导致在漂移层中的更低等离子体密度并且从而导致漂移层的更高电阻，因此导引二极管区域导致显著更高的IGBT导通损耗。
在沟槽RC-IGBT中，当正栅极电压施加到沟槽栅极电极时，由于从p型基极层到漂移层的空穴注入水平可能通过沿着沟槽栅极电极的导电沟道、由于更强短路效应而被更有效地降低，因此，二极管模式(即反向传导模式)中的传导损耗可能甚至高于平面RC-IGBT。
从US 2014/070270 A1、US 2016/0093725 A1或US 2015/0236143 A1分别已知一种沟槽RC-IGBT，其中，导引二极管区域设置在有源单元的外部以减少二极管模式中的传导损耗。导引二极管区域包括连接到发射极电极并且侧向夹在两个相邻沟槽栅极电极之间的p型层，类似于有源单元中的p型基极层。然而，如从US 2013/099279 A1已知的采用导引二极管区域的平面RC-IGBT中，RC-IGBT的IGBT模式(即，正向导通状态)中的传导损耗相对较高。
发明内容
本发明的目的在于提供一种反向传导绝缘栅功率半导体器件，其在二极管和IGBT模式中(即，在反向和正向传导模式中)的传导损耗之间具有改进的平衡。本发明的目的通过根据本公开的反向传导绝缘栅功率半导体器件实现。
根据本公开的反向传导绝缘栅功率半导体器件包括具有第一主侧以及与第一主侧相反的第二主侧的晶片、在第一主侧上的第一主电极以及在第二主侧上的第二主电极。晶片包括第一导电型基极层、与第一导电型基极层直接接触以形成第一pn结并与第二主电极直接接触的第二导电型集电极层、将第一导电型基极层电连接到第二主电极的至少一个集电极短路、与第一主侧相邻的多个有源单位单元、以及导引二极管单位单元。导引二极管单位单元包括从第一主侧延伸至第一深度的第二导电型阳极区域，其中，阳极区域与第一主电极直接接触并且与第一导电型基极层直接接触以形成第二pn结。每个有源单位单元均包括与第一主侧上的第一主电极直接接触的第一导电型第一源极层；在第一导电型基极层的与集电极层相反的一侧上的第二导电型基极层，其中，第一导电型基极层与第二导电型基极层直接接触以形成第三pn结，并且其中，第二导电型基极层与第一源极层直接接触以形成第四pn结；以及第一栅极电极，其通过第一栅极绝缘层与第一源极层、第二导电型基极层和第一导电型基极层分开以形成第一场效应晶体管结构。阳极区域在垂直于第一主侧的竖直平面上的正交投影中的侧向尺寸等于或小于1μm，其中，侧向方向定义为平行于第一主侧的方向。在阳极区域的第一侧向侧表面上设置有第一绝缘层，并且在阳极区域的第二侧向侧表面上设置有第二绝缘层，该第二侧向侧表面在平行于第一主侧并且平行于竖直平面的方向上与阳极区域的第一侧向侧表面相反。在导引二极管单位单元的关于竖直平面的竖直横截面中，第一绝缘层与第二绝缘层之间的距离等于或小于1μm，第一绝缘层从第一主侧竖直延伸到第二深度，并且第二绝缘层从第一主侧竖直延伸到第三深度，其中，第一深度小于第二深度且小于第三深度。
新的导引二极管概念提供了二极管和IGBT模式传导损耗之间的改进的平衡。在距离等于或小于1μm的两个相邻的绝缘层之间采用新的导引二极管区域。与已知的反向传导绝缘栅功率半导体器件相比，这将在二极管模式中导致高空穴注入水平并且在IGBT模式中导致更低空穴排出水平。
在示例性实施例中，将相邻的有源单位单元的第二导电型基极层中的任何第一点与阳极区域中的任何第二点连接的任何直线均与第一或第二绝缘层相交，其中，相邻的有源单位单元是多个有源单元中的其第二导电型基极层具有到阳极区域的最小侧向距离的那个有源单位单元。第二绝缘层的在有源单元和导引二极管区域的阳极区域之间的这种设置可以更有效地防止从有源单元到阳极区域中的空穴排出。
在示例性实施例中，阳极区域到每个有源单位单元的第二导电型基极层的侧向距离至少为15μm。在这种示例性实施例中，最有效地避免了有源单位单元和导引二极管区域之间的交叉影响。
在示例性实施例中，晶片在第一主侧上从阳极区域到相邻的有源单位单元的第二导电型基极层延伸的表面部分与第一主电极电绝缘。在该示例性实施例中，导引二极管区域之间的区域通过不与第一主电极直接接触的区域而更有效地与有源单位单元解耦。
在示例性实施例中，阳极区域在竖直横截面中侧向地从第一绝缘层到第二绝缘层延伸。
在示例性实施例中，第一深度小于第二深度的50％且小于第三深度的50％，示例性地小于第二深度的三分之一且小于第三深度的三分之一。
在示例性实施例中，每个有源单位单元的第二导电基极层和第一栅极电极在到平行于第一主侧的平面上的正交投影中具有条形形状，条形形状的纵向主轴线各自与平行于第一主侧的第一方向平行。在整个说明书中，条形形状可以是任何平面形状，其中，第一方向中的宽度是垂直于第一方向的第二方向中的宽度的至少两倍。在整个说明书中，条形形状的纵向主轴线应定义为平面条形形状的轴线，该轴线沿其中条形形状具有其最大延伸的方向延伸。
在后一示例性实施例中，导引二极管单位单元可以是条形形状的，其中，阳极区域、第一绝缘层和第二绝缘层在到平行于第一主侧的平面上的正交投影中具有条形形状，条形形状的纵向主轴线各自平行于第一方向。其中，可以设置多个条形形状的导引二极管单位单元，其中，在平行于第一主侧并垂直于第一方向的方向上，导引二极管单位单元与有源单位单元组交替，每个有源单位单元组均包括多个有源单位单元。
在示例性实施例中，每个有源单位单元的场效应晶体管结构是沟槽场效应晶体管结构，其中，第一栅极电极被构造为第一沟槽栅极电极。因此，在该示例性实施例中，反向传导绝缘栅功率半导体器件是沟槽型器件。在整个说明书中，沟槽栅极电极应理解为沿朝向第二主侧的方向从第一主侧到晶片中延伸的栅极电极，其中，第二导电型基极层布置在沟槽栅极电极的侧向侧上，而在整个说明书中，平面栅极电极应理解为在第一主侧上延伸的栅极电极，其中，第二导电型基极层设置在平面栅极电极的沿垂直于第一主侧的方向面朝向第二个主侧的一侧上。
在示例性实施例中，在每个导引二极管单位单元和相邻的有源单位单元的第二导电型基极层之间侧向设置有相邻的有源单位单元的第一栅极电极，该相邻的有源单位单元是多个有源单元中的其第二导电型基极层具有到相应的导引二极管单位单元的阳极区域的最小侧向距离的那个有源单位单元。
在示例性实施例中，每个有源单位单元均包括：第一导电型第二源极层，其与第一主侧上的第一主电极直接接触并且与第二导电型基极层直接接触以形成第五pn结；以及第二栅极电极，其具有第二栅极绝缘层和导电第二栅极层，该第二栅极电极通过第二栅极绝缘层与第二源极层、第二导电型基极层和第一导电型基极层分开以在有源单位单元中形成第二场效应晶体管结构，其中，每个有源单位单元的第一栅极电极和第二栅极电极均为沟槽栅极电极，第二导电型基极层、第一源极层和第二源极层侧向插设于这些沟槽栅极电极之间。
在后一示例性实施例中，每个有源单位单元的第二栅极电极在到平行于第一主侧的平面上的正交投影中可以具有条形形状，其中，条形形状的纵向主轴线平行于第一方向。
其中，第一源极层可以包括多个分开的第一源极层区域，并且第二源极层可以包括多个分开的第二源极层区域，其中，沿着平行于第一方向的方向，第一源极层区域与第二源极层区域交替。在这种示例性实施例中，在IGBT模式中，改进了对第二导电型基极层中的等离子体的导电调制。
在示例性实施例中，伪单元侧向设置在导引二极管单位单元和相邻有源单位单元之间，该伪单元至少具有与有源单位单元中的对应的层具有相同结构的第二导电型基极层以及源极层，除了第二导电型基极层与源极层不电连接到第一主电极外，其中，相邻的有源单位单元是多个有源单元中的其第二导电型基极层具有到阳极区域的最小侧向距离的那个有源单位单元。在这种示例性实施例中，伪单元提供了用于将导引二极管单位单元与相邻的有源单位单元解耦的有效手段。示例性地，除了伪单元不电连接到第一主电极之外，其具有与有源单位单元相同的结构。
附图说明
通过参考附图的以下实施例的详细描述，本发明的主题对于本领域技术人员将变得显而易见，在附图中：
图1以竖直横截面示出了现有技术平面RC-IGBT；
图2以沿图3中的线I-I’的竖直横截面示出了根据第一实施例的反向传导绝缘栅功率半导体器件；
图3以俯视图示出了图2的反向传导绝缘栅功率半导体器件；
图4以沿图5中的线II-II’的竖直横截面示出了根据第二实施例的反向传导绝缘栅功率半导体器件；
图5以俯视图示出了图4的反向传导绝缘栅功率半导体器件；
图6以俯视图示出了根据第三实施例的反向传导绝缘栅功率半导体器件；以及
图7以俯视图示出了根据第四实施例的反向传导绝缘栅功率半导体器件。
图中使用的附图标记及其含义总结在附图标记列表中。通常，相同或功能相同的部件被赋予相同的附图标记。所描述的实施例意在作为示例并且不应限制由所附权利要求限定的本发明的范围。
具体实施方式
在下文中，参照图2和图3描述根据本发明的反向传导绝缘栅功率半导体器件的第一实施例。图2以沿图3的线I-I’的竖直横截面示出了根据第一实施例的反向传导绝缘栅功率半导体器件，图3以俯视图示出了图2的反向传导绝缘栅功率半导体器件。
根据第一实施例的反向传导绝缘栅功率半导体器件是平面RC-IGBT 1。RC-IGBT 1包括具有第一主侧11以及与第一主侧11相反的第二主侧12的晶片10。第一主电极21形成在第一主侧11上并且第二主电极22形成在第二主侧12上。第一主电极21形成RC-IGBT 1的发射极电极并且第二主电极22形成RC-IGBT 1的集电极电极。晶片10在第一主电极21和第二主电极22之间包括(n-)型漂移层31a、(n+)型缓冲层31b、p型集电极层32、至少一个(n+)型集电极短路33、与第一主侧11相邻的多个有源单位单元40以及导引二极管单位单元50。漂移层31a和缓冲层31b形成n型第一基极层31。集电极层32与n型第一基极层31直接接触以形成第一pn结并与第二主电极22直接接触。集电极短路33将n型第一基极层31电连接到第二主电极22。
缓冲层31b面对第二主侧12设置在漂移层31a上以将集电极层32与漂移层31a分开。因此，如图2和图3所示的RC-IGBT 1具有穿通(PT)构造。缓冲层31b可以具有恒定的掺杂浓度分布，或者可以在朝向第二主侧12的方向上具有逐渐上升的掺杂浓度分布。在RC-IGBT1在更高阻断电压下进行操作时，在漂移层31a和缓冲层31b之间的交接面处的电场将不会达到零。沿着缓冲层31b中的短距离，由于其相对高的掺杂浓度，该电场然后急剧减少到零。
导引二极管单位单元50包括从第一主侧11延伸到第一深度d1的p型阳极区域51。阳极区域51与第一主电极21直接接触并且还与n型第一基极层31直接接触以形成第二pn结。
每个有源单位单元40均包括n型第一源极层41a和n型第二源极层41b、以及设置在n型第一基极层31的与集电极层32相反的一侧上的p型第二基极层42。n型第一基极层31与p型第二基极层42直接接触以形成第三pn结，并且p型第二基极层42与第一源极层41a直接接触以形成第四pn结并与第二源极层41b直接接触以形成第五pn结。p型第二基极层42形成为在n型第一基极层31中、与第一主侧11相邻的阱区域，并且第一源极层41a和第二源极层41b形成为在p型第二基极层42中、与第一主侧11相邻的阱区域。每个有源单位单元40还包括第一栅极电极47a，其通过第一栅极绝缘层46a与第一源极层41a、p型第二基极层42和n型第一基极层31分开，以形成与第一主侧11相邻的第一金属-绝缘体-半导体(MIS)场效应晶体管(FET)结构。此外，每个有源单位单元均包括第二栅极电极47b，其通过第二栅极绝缘层46b与第二源极层41b、p型第二基极层42和n型第一基极层31分开，以形成与第一主侧11相邻的第二平面MISFET结构。第一MISFET结构和第二MISFET结构可以在第一主侧11处形成双扩散MOS(DMOS)结构。
阳极区域51在到垂直于第一主侧11的竖直平面上的正交投影的侧向尺寸w等于或小于1μm，其中侧向方向定义为平行于第一主侧11的方向。前述垂直于第一主侧11的竖直平面是图2的绘图平面。第一绝缘层52a设置在阳极区域51的第一侧向侧表面(在图2中阳极区域51的左侧)上，并且第二绝缘层52b设置在阳极区域51的第二侧向侧表面(图2中阳极区域51的右侧)上，该第二侧向侧表面在平行于第一主侧11且平行于竖直平面的方向上与阳极区域51的第一侧向侧表面相反。第一绝缘层52a和第二绝缘层52b之间的距离等于阳极区域51的侧向尺寸w。即，在具有前述竖直平面的导引二极管单位单元50的竖直横截面中，第一绝缘层52a与第二绝缘层52b之间的距离等于或小于1μm。因此，阳极区域51侧向夹在第一绝缘层52a和第二绝缘层52b之间。阳极区域51从第一绝缘层52a侧向延伸到第二绝缘层52b。
第一绝缘层52a从第一主侧11竖直延伸至第二深度d2，并且第二绝缘层52b从第一主侧11竖直延伸至第三深度d3。第一深度d1小于第二深度d2并且也小于第三深度d3。在图2所示的第一实施例中，第二深度d2和第三深度d3相同。然而，第二深度d2和第三深度d3也可以彼此不同。示例性地，第一深度d1小于第二深度d2的50％并且小于第三深度d3的50％，更示例性地，第一深度d1小于第二深度d2的三分之一并且小于第三深度d3的三分之一。
如图2和图3所见，每个导引二极管单位单元50的阳极区域51均通过第一绝缘层52a或第二绝缘层52b与每个直接邻近(即，相邻)的有源单元40的p型第二基极层42侧向分开。这意味着将相邻的有源单位单元40的p型第二基极层42中的任何第一点与阳极区域51中的任何第二点进行连接的任何直线与第一或第二绝缘层52a或52b相交，其中相邻的有源单位单元40是多个有源单元40中的其p型第二基极层42具有到阳极区域51的最小侧向距离D的那个有源单位单元40。
阳极区域51与相邻的有源单位单元40的p型第二基极层42之间的侧向距离D至少为15μm。因此，阳极区域51到RC-IGBT 1中每个有源单位单元40的p型第二基极层42的侧向距离至少为15μm。
在晶片10的第一主侧11上，绝缘层72连续形成于从阳极区域51上方到相邻的有源单位单元40的p型第二基极层42延伸的区域中，使得晶片10在该区域中与第一主电极21电绝缘。
如图3中最佳所示，每个有源单位单元40的p型第二基极层42、第一栅极电极45a和第二栅极电极45b在到平行于第一主侧11的平面上的正交投影中分别具有条形形状，条形形状的纵向主轴线分别与平行于第一主侧11的第一方向Y平行。在图3中，第一方向Y是绘图平面中的上下方向。
如在图3中进一步可见，RC-IGBT 1包括多个条形形状的导引二极管单位单元50，其中，在平行于第一主侧11并垂直于第一方向Y的第二方向X上，导引二极管单位单元50与各有源单位单元40组交替，其中每个有源单位单元40组均包括多个有源单位单元40。示例性地，每个有源单位单元组均包括两个有源单位单元40，如图3所示。
接着，参照图4和图5讨论根据本发明的反向传导绝缘栅功率半导体器件的第二实施例。鉴于第一实施例和第二实施例之间的许多相似之处，将主要描述第一实施例和第二实施例之间的不同之处，而对于两个实施例的相同的特征不必再次描述。具体地，具有相同附图标记的元件的详细描述将不再重复，而是参考第一实施例的上述描述。在以下描述中没有明确提及处，第二实施例可以与第一实施例相同。
图4以沿图5中的线II-II’的竖直横截面示出了根据第二实施例的反向传导绝缘栅功率半导体器件，图5示出图4的反向传导绝缘栅功率半导体器件的俯视图。根据第二实施例的反向传导绝缘功率半导体器件是沟槽RC-IGBT 2。第二实施例的沟槽RC-IGBT 2中的导引二极管单位单元50具有与第一实施例中的导引二极管单位单元50相同的结构和特征。此外，晶片10’关于漂移层31a、缓冲层31b、集电极层32和集电极短路33具有相同特征。然而，有源单位单元40’是沟槽型有源单位单元，而第一实施例中的有源单位单元40是平面有源单位单元。
每个沟槽型有源单元40’均包括n型第一源极层41a’和n型第二源极层41b’、以及设置在n型第一基极层31的与集电极层32相反的一侧上的p型第二基极层42’。n型第一基极层31与p型第二基极层42直接接触以形成第三pn结，并且p型第二基极层42与第一源极层41a’直接接触以形成第四pn结并与第二源极层41b’直接接触以形成第五pn结。p型第二基极层42’形成为在n型第一基极层31中、与第一主侧11相邻的阱区域，且第一源极层41a和第二源极层41b形成为在p型第二基极层42’中、与第一主侧11相邻的阱区域。每个有源单元40’还包括第一栅极电极47a’，其通过第一栅极绝缘层46a’与第一源极层41a’、p型第二基极层42’和n型第一基极层31分开，以形成与第一主侧相邻的第一竖直金属-绝缘体-半导体(MIS)场效应晶体管(FET)结构。此外，每个有源单位单元40’均包括第二栅极电极47b’，其通过第二栅极绝缘层46b’与第二源极层41b’、p型第二基极层42’和n型第一基极层31’分开，以形成与第一主侧11相邻的第二竖直MISFET结构。第一栅极电极47a’是在第一沟槽中从第一主侧11到晶片10’中延伸的沟槽栅极电极，该第一沟槽的侧壁由第一栅极绝缘层46a’覆盖。同样，第二栅极电极47b’是在第二沟槽中从第一主侧11到晶片10’中延伸的沟槽栅极电极，该第二沟槽的侧壁由第二栅极绝缘层46b’覆盖。如图4所示，填充有第一栅极绝缘层46a’和第一栅极电极47a’的第一沟槽从第一主侧11延伸到晶片10’中至第四深度d4。同样地，如图4所示，填充有第二栅极绝缘层46b’和第二栅极电极47b’的第二沟槽从第一主侧11延伸到晶片10’中至第四深度d4。在有源单位单元40’中，第二基极层42’、第一源极层41a’和第二源极层41b’侧向夹在第一和第二栅极电极47a’和47b’之间。
在图4所示的示例性实施例中，第二深度d2、第三深度d3和第四深度d4均相同。然而，第四深度可以小于第二和/或第三深度d2和d3。使d2和d3大于d4提供了可以进一步减少在RC-IGBT的正向传导导通状态(IGBT模式)中的到阳极区域51中空穴流出的额外解耦效应。如图5所示，两个邻近的有源单元40’可以共享公共的沟槽栅极电极47a’。可替代地，第一沟槽和第二沟槽可以延伸到晶片10’中的不同深度处。
在RC-IGBT 2中，在每个导引二极管单位单元50和相邻的有源单位单元40’的第二导电型基极层42’之间侧向设置有相邻的有源单位单元40’的第一栅极电极47a，相邻的有源单位单元40’为多个有源单位单元40’中的其第二导电型基极层42’具有到相应的导引二极管单位单元50的阳极区域51的最小侧向距离的那个有源单位单元40’。
如图5所示，每个有源单位单元40’的第一栅极电极47a’、第二栅极电极47b’在到平行于第一主侧11的平面上的正交投影中具有条形形状，该条形形状的纵向主轴线平行于第一方向Y。
类似于第一实施例，RC-IGBT 2包括多个条形形状的导引二极管单位单元50，其中，在平行于第一主侧11并垂直于第一方向Y的第二方向X上，导引二极管单位单元50与各有源单位单元40’组交替，其中，每个有源单位单元40’组均包括两个有源单位单元40’。在图5所示的示例性实施例中，每组包括共享公共栅极电极47b的两个有源单位单元40’。可替代地，每个有源单位单元组均可包括单个有源单位单元40’或多于两个有源单位单元40’。
在第二实施例中，导引二极管单位单元50通过伪单元60与相邻的有源单位单元40’分开，该伪单元60包括与有源单位单元40’类似的p型基极层、第一源极区域和第二源极区域，但其中，这些层不连接到第一主电极21。类似于第一实施例，绝缘层72连续形成于从阳极区域51上方到相邻的有源单位单元40’的p型第二基极层42’延伸的区域中，使得晶片10’在该区域中与第一主电极21电绝缘。
图6示出了根据第三实施例的反向传导绝缘栅功率半导体器件。根据第三实施例的反向传导绝缘栅功率半导体器件是类似于根据第二实施例的RC-IGBT 2的沟槽RC-IGBT3。在图6中以俯视图示出的RC-IGBT 3与RC-IGBT 2的不同之处仅在于第一栅极源极层41a’被分成多个分开的第一源极层区域470a，并且第二栅极源极层41b’被分成多个分开的第二源极层区域410b。沿着平行于第一方向Y的方向，第一源极层区域410a与第二源极层区域410b交替。
在图7中，以俯视图示出了根据第四实施例的反向传导绝缘栅功率半导体器件。根据第四实施例的反向传导绝缘栅功率半导体器件是沟槽RC-IGBT 4，其与RC-IGBT 2的不同之处仅在于条形形状的导引二极管单位单元50’相对于条形形状的有源单位单元40’具有不同定向。不是以其主轴线平行于条形形状的有源单位单元40’进行设置，条形形状的导引二极管区域50’被定向为垂直于条形形状的有源单位单元40’。以其他方式，RC-IGBT 4的结构类似于上述RC-IGBT 2。具体地，条形形状的导引二极管单位单元50’的结构与第一至第三实施例中的导引二极管单位单元50的结构相同。与上述实施例一样，阳极区域51’到每个有源单元单位单元40’的p型第二基极层42’之间的最小距离D’至少为15μm。
本领域技术人员将理解，本发明可以以其他特定形式实现，而不脱离由所附权利要求限定的本发明范围。
例如，在上述实施例中，相邻的沟槽型有源单位单元40、40’可以不必共享公共栅极电极47b，而是可以彼此物理分开且间隔开。
虽然上述反向传导绝缘栅功率半导体器件是具有缓冲层31b的穿通(PT)RC-IGBT1-4，但本发明的反向传导绝缘栅功率半导体器件也可以是不具有任何缓冲层31b的非穿通(NPT)器件。
在以上实施例中，有源单位单元40、40’的单元结构被描述为条形形状的单元结构。然而，在本发明的反向传导绝缘栅功率半导体器件中，有源单位单元40、40’在到平行于第一主侧11的平面上的正交投影中也可以具有任何其他形状，例如六边形或多边形。例如，沟槽栅极电极的其他设计也是可行的，如方形设计、圆形设计、环形设计、六边形设计等。同样地，虽然在以上实施例中，导引二极管单位单元50、50’被描述为具有条形形状。然而，导引二极管单位单元在到平行于第一主侧11的平面上的正交投影中也可以具有任何其他形状，例如六边形或多边形。
虽然绝缘层52a、52b、52a’和52b’如上所示被设置在连续填充有绝缘材料的沟槽中，但这些绝缘层也可以以与栅极绝缘层46a、46b相同的方式设置作为覆盖沟槽的底部和侧壁的层，该沟槽以其他方式填充有导电材料。该导电材料可以示例性地电连接到第一主电极21。
在上述实施例中，本发明的反向传导绝缘栅功率半导体器件被描述为RC-IGBT 1、2、3、4。然而，本发明的反向传导绝缘栅功率半导体器件也可以是另一种半导体器件，例如双模绝缘栅晶体管(BIGT)，其中，IGBT和RC-IGBT集成在单个晶片上，即，集电极层包括具有集电极短路的区域以及不具有集电极短路的宽区域(示例性地，不具有集电极短路的宽区域在任何横向方向上的宽度是每对直接相邻的集电短路之间平均距离的至少三倍，其中，如果没有其他集电极短路比第一集电极短路更靠近第二集电短路，则第一集电短路应与第二集电短路直接相邻。术语双模意味着器件可以通过在两种操作模式下使用相同的可用硅体积而以相同的电流密度在晶体管(IGBT)模式和续流二极管模式下运行。
此外，上述RC-IGBT 1、2、3、4可以包括额外特征，例如增强层，该增强层是具有与漂移层31a相同的导电类型但具有更高掺杂浓度的层。增强层可以设置在漂移层31a和第二基极层42、42’之间。还可以在沟槽RC-IGBT中在漂移层中、例如在沟槽栅极电极的底侧处设置额外p型区域，以用于保护沟槽栅极电极免受高电场影响。
在所有实施例中，导电型可以被转换，即，在可替代实施例中，一个特定实施例中的所有以上被描述为n型的层都是p型，并且所有以上被描述为p型的层都是n型。
应当注意，术语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除复数。还可以组合结合不同实施例描述的元件。还应注意的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
附图标记列表
1、150 平面RC-IGBT
2、3、4 沟槽RC-IGBT
10、10’、100 晶片
11、111 第一主侧
12、112 第二主侧
21、121 第一主电极
22、122 第二主电极
31 n型(第一)基极层
31a、131a 漂移层
31b、131b 缓冲层
32、132 集电极层
33、133 集电极短路
40、40’ 有源单位单元
41a、41a’ 第一源极层
41b、41b’ 第二源极层
42、42’、142 p型(第二)基极层
46a、46a’ 第一栅极绝缘层
46b、46b’ 第二栅极绝缘层
47a、47a’ 第一栅极电极
47b、47b’ 第二栅极电极
50、50’ 导引二极管单位单元
51、51’ 阳极区域
52a、52a’ 第一绝缘层
52b、52b’ 第二绝缘层
60 伪单元
72 绝缘层
135 缓冲层
141 n型源极区域
145 栅极电极
146 栅极绝缘层
147 栅极电极
149 绝缘层
d1 第一深度
d2 第二深度
d3 第三深度
D、D’ 侧向距离
X 第二方向
Y 第一方向
w 侧向尺寸

Claims (15)

1.一种反向传导绝缘栅功率半导体器件，包括具有第一主侧(11)和与所述第一主侧(11)相反的第二主侧(12)的晶片(10；10’)、在所述第一主侧(11)上的第一主电极(21)以及在所述第二主侧(12)上的第二主电极(22)，其中，所述晶片(10；10’)包括：
第一导电型基极层(31)；
第二导电型集电极层(32)，所述第二导电型集电极层与所述第一导电型基极层(31)直接接触以形成第一pn结，并且所述第二导电型集电极层与所述第二主电极(22)直接接触，其中，所述第二导电型不同于所述第一导电型；
至少一个集电极短路(33)，所述至少一个集电极短路将所述第一导电型基极层(31)电连接到所述第二主电极(22)；
多个有源单位单元(40；40’)，所述多个有源单位单元与所述第一主侧(11)相邻；以及
导引二极管单位单元(50；50’)，所述导引二极管单位单元包括从所述第一主侧(11)延伸到第一深度(d1)的第二导电型阳极区域(51；51’)，其中，所述阳极区域(51；51’)与所述第一主电极(21)直接接触并且与所述第一导电型基极层(31)直接接触以形成第二pn结，
其中，在所述阳极区域(51；51’)的第一侧向侧表面上设置有第一绝缘层(52a；52a’)，并且在所述阳极区域(51；51’)的第二侧向侧表面上设置有第二绝缘层(52b；52b’)，所述第二侧向侧表面在平行于所述第一主侧(11)并且平行于竖直平面的方向上与所述阳极区域(51；51’)的第一侧向侧表面相反，其中，在所述导引二极管单位单元(50，50’)的关于所述竖直平面的竖直横截面中，所述阳极区域(51，51’)从所述第一绝缘层(52a，52a’)侧向延伸到所述第二绝缘层(52b，52b’)，
其中，所述第一绝缘层(52a；52a’)从所述第一主侧(11)竖直延伸到第二深度(d2)，并且所述第二绝缘层(52b；52b’)从所述第一主侧(11)竖直延伸到第三深度(d3)，其中，所述第一深度(d1)小于所述第二深度(d2)并且小于所述第三深度(d3)，并且
其中，每个有源单位单元(40；40’)均包括：
第一导电型第一源极层(41a；41a’)，所述第一导电型第一源极层与在所述第一主侧(11)上的第一主电极(21)直接接触；
第二导电型基极层(42；42’)，所述第二导电型基极层在所述第一导电型基极层(31)的与所述集电极层(32)相反的一侧上，其中，所述第一导电型基极层(31)与所述第二导电型基极层(42；42’)直接接触以形成第三pn结，并且其中，所述第二导电型基极层(42；42’)与所述第一源极层(41a；41a’)直接接触以形成第四pn结；以及
第一栅极电极(47a；47a’)，所述第一栅极电极通过第一栅极绝缘层(46a；46a’)与所述第一源极层(41a；41a’)、所述第二导电型基极层(42；42’)和所述第一导电型基极层(31)分开以形成第一场效应晶体管结构，
其特征在于，所述阳极区域(51；51’)在到垂直于所述第一主侧(11)的竖直平面上的正交投影中的侧向尺寸(w)等于或小于1μm，其中，所述侧向尺寸是在平行于所述竖直平面的侧向方向上测量到的，其中，所述侧向方向定义为平行于所述第一主侧(11)的方向，并且
在所述竖直横截面中，所述第一绝缘层(52a；52a’)与所述第二绝缘层(52b；52b’)之间的距离等于或小于1μm。
2.根据权利要求1所述的反向传导绝缘栅功率半导体器件，其中，将相邻的有源单位单元(40；40’)的第二导电型基极层(42；42’)中的任意第一点与所述阳极区域(51；51’)中的任意第二点连接的任意直线与所述第一绝缘层(52a；52a’)或所述第二绝缘层(52b；52b’)相交，其中，所述相邻的有源单位单元(40；40’)为所述多个有源单位单元(40；40’)中的其第二导电型基极层(42；42’)具有到所述阳极区域(51)的最小侧向距离的那个有源单位单元(40；40’)。
3.根据权利要求1或2所述的反向传导绝缘栅功率半导体器件，其中，所述阳极区域(51；51’)到每个有源单位单元(40；40’)的第二导电型基极层(42；42’)的侧向距离(D；D’)至少为15μm。
4.根据权利要求2所述的反向传导绝缘栅功率半导体器件，其中，所述晶片(10；10’)的在所述第一主侧(11)上从所述阳极区域(51；51’)到所述相邻的有源单位单元(40；40’)的第二导电型基极层(42；42’)延伸的表面部分与所述第一主电极(21)电绝缘。
5.根据权利要求1或2所述的反向传导绝缘栅功率半导体器件，其中，所述第一深度(d1)小于所述第二深度(d2)的50％且小于所述第三深度(d3)的50％。
6.根据权利要求5所述的反向传导绝缘栅功率半导体器件，其中，所述第一深度(d1)小于所述第二深度(d2)的三分之一并且小于所述第三深度(d3)的三分之一。
7.根据权利要求1或2所述的反向传导绝缘栅功率半导体器件，其中，每个有源单位单元(40；40’)的第二导电型基极层(42；42’)和所述第一栅极电极(47a；47a’)在到平行于所述第一主侧(11)的平面上的正交投影中具有条形形状，所述条形形状的纵向主轴线各自与平行于所述第一主侧(11)的第一方向(Y)平行。
8.根据权利要求7所述的反向传导绝缘栅功率半导体器件，其中，所述导引二极管单位单元(50；50’)为条形形状，其中，所述阳极区域(51；51’)、所述第一绝缘层(52a；52a’)和所述第二绝缘层(52b；52b’)在到平行于所述第一主侧(11)的平面上的正交投影中具有条形形状，所述条形形状的纵向主轴线各自平行于所述第一方向(Y)。
9.根据权利要求8所述的反向传导绝缘栅功率半导体器件，包括多个条形形状的导引二极管单位单元(50)，其中，在平行于所述第一主侧(11)并且垂直于所述第一方向(Y)的第二方向(X)上，导引二极管单位单元(50)与有源单位单元(40；40’)组交替，其中，每个有源单位单元(40；40’)组包括多个有源单位单元(40；40’)。
10.根据权利要求7所述的反向传导绝缘栅功率半导体器件，其中，每个有源单位单元(40’)的场效应晶体管结构为沟槽场效应晶体管结构，在所述沟槽场效应晶体管结构中，所述第一栅极电极(47a’)被构造为第一沟槽栅极电极。
11.根据权利要求10所述的反向传导绝缘栅功率半导体器件，其中，在每个导引二极管单位单元(50)和相邻的有源单位单元(40’)的第二导电型基极层(42’)之间侧向设置有所述相邻的有源单位单元(40’)的第一栅极电极(47a’)，所述相邻的有源单位单元为所述多个有源单位单元(40’)中的其第二导电型基极层(42’)具有到相应的导引二极管单位单元(50)的阳极区域(51)的最小侧向距离的那个有源单位单元(40’)。
12.根据权利要求10所述的反向传导绝缘栅功率半导体器件，其中，每个有源单位单元(40’)包括：
第一导电型第二源极层(41b’)，所述第一导电型第二源极层与在所述第一主侧(11)上的第一主电极(21)直接接触并且与所述第二导电型基极层(42’)直接接触以形成第五pn结；以及
第二栅极电极(47b’)，所述第二栅极电极通过第二栅极绝缘层(46b’)与所述第二源极层(41b’)、所述第二导电型基极层(42’)以及所述第一导电型基极层(31)分开，以在所述有源单位单元(40’)中形成第二场效应晶体管结构，
其中，每个有源单位单元(40’)的第一栅极电极(47a’)和第二栅极电极(47b’)为沟槽栅极电极，所述第二导电型基极层(42’)以及所述第一源极层(41a’)和所述第二源极层(41b’)侧向插设在所述沟槽栅极电极之间。
13.根据权利要求12所述的反向传导绝缘栅功率半导体器件，其中，每个有源单位单元(40’)的第二栅极电极(47b’)在到平行于所述第一主侧(11)的平面上的正交投影中具有条形形状，所述条形形状的纵向主轴线平行于所述第一方向(Y)。
14.根据权利要求13所述的反向传导绝缘栅功率半导体器件，其中，所述第一源极层(41a’)包括多个分开的第一源极层区域(410a)，并且所述第二源极层(41b’)包括多个分开的第二源极层区域(410b)，其中，沿着平行于所述第一方向(Y)的方向，第一源极层区域(410a)与第二源极层区域(410b)交替。
15.根据权利要求1或2所述的反向传导绝缘栅功率半导体器件，其中，伪单元(60)侧向设置在所述导引二极管单位单元(50)和相邻的有源单位单元(40)之间，所述伪单元(60)至少具有与所述有源单位单元(40)中的对应的层具有相同结构的第二导电基极层和源极层，除了所述伪单元的第二导电基极层和源极层不电连接到所述第一主电极(21)外，其中，所述相邻的有源单位单元(40)为所述多个有源单位单元(40)中的其第二导电型基极层(42)具有到所述阳极区域(51)的最小侧向距离的那个有源单位单元(40)。
CN202080023343.3A 2019-03-22 2020-03-13 具有低传导损耗的反向传导绝缘栅功率半导体器件 Active CN113632237B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19164634 2019-03-22
EP19164634.8 2019-03-22
PCT/EP2020/056779 WO2020193180A1 (en) 2019-03-22 2020-03-13 Reverse conducting insulated gate power semiconductor device having low conduction losses

Publications (2)

Publication Number Publication Date
CN113632237A CN113632237A (zh) 2021-11-09
CN113632237B true CN113632237B (zh) 2022-09-13

Family

ID=65904344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080023343.3A Active CN113632237B (zh) 2019-03-22 2020-03-13 具有低传导损耗的反向传导绝缘栅功率半导体器件

Country Status (5)

Country Link
US (1) US20220181319A1 (zh)
EP (1) EP3759739B1 (zh)
JP (1) JP7084558B2 (zh)
CN (1) CN113632237B (zh)
WO (1) WO2020193180A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393915A (zh) * 2007-09-19 2009-03-25 恩益禧电子股份有限公司 具有沟槽栅极结构的半导体器件
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
CN102832216A (zh) * 2011-06-15 2012-12-19 株式会社电装 包括绝缘栅双极晶体管和二极管的半导体设备
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
JP2013161918A (ja) * 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
CN103875074A (zh) * 2011-07-14 2014-06-18 Abb技术有限公司 绝缘栅晶体管及其生产方法
CN104733519A (zh) * 2013-12-19 2015-06-24 英飞凌科技股份有限公司 半导体器件
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
EP3107123A1 (en) * 2014-02-10 2016-12-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2018181949A (ja) * 2017-04-06 2018-11-15 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9159819B2 (en) 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6222702B2 (ja) 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP2018152426A (ja) 2017-03-10 2018-09-27 富士電機株式会社 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393915A (zh) * 2007-09-19 2009-03-25 恩益禧电子股份有限公司 具有沟槽栅极结构的半导体器件
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
CN102832216A (zh) * 2011-06-15 2012-12-19 株式会社电装 包括绝缘栅双极晶体管和二极管的半导体设备
CN103875074A (zh) * 2011-07-14 2014-06-18 Abb技术有限公司 绝缘栅晶体管及其生产方法
JP2013161918A (ja) * 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
CN104733519A (zh) * 2013-12-19 2015-06-24 英飞凌科技股份有限公司 半导体器件
EP3107123A1 (en) * 2014-02-10 2016-12-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2018181949A (ja) * 2017-04-06 2018-11-15 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置

Also Published As

Publication number Publication date
JP2022518972A (ja) 2022-03-17
JP7084558B2 (ja) 2022-06-14
EP3759739A1 (en) 2021-01-06
US20220181319A1 (en) 2022-06-09
WO2020193180A1 (en) 2020-10-01
CN113632237A (zh) 2021-11-09
EP3759739B1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
US8604544B2 (en) Semiconductor device
US10109725B2 (en) Reverse-conducting semiconductor device
US11094808B2 (en) Semiconductor device
CN107210299B (zh) 半导体装置
US9324708B2 (en) Power semiconductor device
CN109509789B (zh) 半导体装置
US20150187877A1 (en) Power semiconductor device
US9640644B1 (en) Semiconductor device
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP2017501567A (ja) 絶縁ゲートバイポーラトランジスタ
JP2013080796A (ja) 半導体装置
US20230037409A1 (en) Semiconductor device
US10777549B2 (en) Semiconductor device
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2021150544A (ja) 半導体装置及び半導体回路
CN113632237B (zh) 具有低传导损耗的反向传导绝缘栅功率半导体器件
US20150171198A1 (en) Power semiconductor device
EP3712961A1 (en) Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7407757B2 (ja) 半導体装置
US11289476B2 (en) Semiconductor device including carrier injection layers
US20150144993A1 (en) Power semiconductor device
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
WO2023053439A1 (ja) 電力用半導体装置
US20150144992A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231229

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG