JP2016115763A - 逆導通ｉｇｂｔ - Google Patents

逆導通ｉｇｂｔ Download PDF

Info

Publication number
JP2016115763A
JP2016115763A JP2014251967A JP2014251967A JP2016115763A JP 2016115763 A JP2016115763 A JP 2016115763A JP 2014251967 A JP2014251967 A JP 2014251967A JP 2014251967 A JP2014251967 A JP 2014251967A JP 2016115763 A JP2016115763 A JP 2016115763A
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
trench gate
insulating trench
reverse conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014251967A
Other languages
English (en)
Other versions
JP6053050B2 (ja
Inventor
悟 町田
Satoru Machida
悟 町田
侑佑 山下
Yusuke Yamashita
侑佑 山下
康弘 平林
Yasuhiro Hirabayashi
康弘 平林
博司 細川
Hiroshi Hosokawa
博司 細川
佳史 安田
Yoshifumi Yasuda
佳史 安田
明高 添野
Akitaka Soeno
明高 添野
賢 妹尾
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014251967A priority Critical patent/JP6053050B2/ja
Priority to US14/925,146 priority patent/US9536961B2/en
Priority to DE102015121514.4A priority patent/DE102015121514B4/de
Publication of JP2016115763A publication Critical patent/JP2016115763A/ja
Application granted granted Critical
Publication of JP6053050B2 publication Critical patent/JP6053050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】２段オン現象の発生が抑制される逆導通ＩＧＢＴを提供する。【解決手段】逆導通ＩＧＢＴ１の半導体層１０は、ｎ型のドリフト領域１４、ドリフト領域１４上に設けられているｐ型のボディ領域１５、及び、ボディ領域１５内に設けられているとともに半導体層１０の表面１０Ｂから伸びるピラー領域１９を介してエミッタ電極２４と電気的に接続されているｎ型のバリア領域１８を備える。バリア領域１８が、絶縁トレンチゲート部３０の側面に接していない。【選択図】図１

Description

本明細書で開示する技術は、逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）に関する。
ＩＧＢＴが形成されている半導体層内にダイオードを内蔵させた逆導通ＩＧＢＴが開発されている。この種の逆導通ＩＧＢＴは、３相インバータを構成する６つのトランジスタに用いられることが多く、ダイオードがフリーホイールダイオード（Free Wheeling Diode：FWD）として動作する。
逆導通ＩＧＢＴに内蔵されるダイオードの逆回復特性を改善することで、逆導通ＩＧＢＴのスイッチング損失を低減することが望まれている。内蔵ダイオードの逆回復特性を改善するためには、内蔵ダイオードが順バイアスされているときにボディ領域（内蔵ダイオードにおけるアノード領域）から注入される正孔量を抑制することが重要である。
特許文献１は、内蔵ダイオードの逆回復特性を改善する技術を提案する。図９に、特許文献１に開示される逆導通ＩＧＢＴ１００の概略を示す。この逆導通ＩＧＢＴ１００は、ボディ領域１１５から注入される正孔量を抑制するために、ｐ型のボディ領域１１５内に設けられているｎ型のバリア領域１１８を備える。バリア領域１１８よりも上方に配置されるボディ領域１１５を上側ボディ領域１１５ａといい、バリア領域１１８よりも下方に配置されるボディ領域１１５を下側ボディ領域１１５ｂという。バリア領域１１８は、半導体層の表面から伸びるとともにエミッタ電極１２４にショットキー接触するｎ型のピラー領域１１９を介してエミッタ電極１２４に電気的に接続される。
内蔵ダイオードが順バイアスされると、バリア領域１１８とエミッタ電極１２４は、ピラー領域１１９を介して短絡する。このとき、バリア領域１１８の電位は、ピラー領域１１９とエミッタ電極１２４のショットキー接合の順方向電圧に相当する分だけエミッタ電極１２４の電位よりも低くなる。ショットキー接合の順方向電圧は、上側ボディ領域１１５ａとバリア領域１１８で構成されるＰＮダイオードのビルトイン電圧よりも小さい。このため、バリア領域１１８が設けられていると、上側ボディ領域１１５ａとバリア領域１１８で構成されるＰＮダイオードに十分な順方向電圧が印加されないので、上側ボディ領域１１５ａから注入される正孔量が抑制される。
特開２０１３−４８２３０号公報
逆導通ＩＧＢＴ１００では、図９の破線に示されるように、バリア領域１１８が絶縁トレンチゲート部１３０の側面に接しているので、バリア領域１１８と下側ボディ領域１１５ｂとドリフト領域１１４で構成される寄生のＮＭＯＳが絶縁トレンチゲート部１３０の側面に存在する。このため、絶縁トレンチゲート部１３０に正電圧が印加されると、閾値に達するよりも先に寄生ＮＭＯＳがオンする。これにより、図１０に示されるように、ゲート電圧Ｖｇの増加に対してコレクタ電流Ｉｃが２回に分けて立ち上がる（以下、この現象を「２段オン現象」という）。このような２段オン現象は、誤動作、ノイズ及び不良品判断ミスの原因となる。
本明細書は、２段オン現象の発生が抑制される逆導通ＩＧＢＴを提供する。
本明細書で開示される逆導通ＩＧＢＴの一実施形態は、半導体層、半導体層の一方の主面を被膜するエミッタ電極、及び、半導体層の一方の主面から半導体層板内に向けて伸びる絶縁トレンチゲート部を備える。半導体層は、第１導電型のドリフト領域、第２導電型のボディ領域、及び、第１導電型のバリア領域を有する。ドリフト領域は、絶縁トレンチゲート部に接する。ボディ領域は、ドリフト領域上に設けられており、絶縁トレンチゲート部に接する。バリア領域は、ボディ領域内に設けられており、半導体層の一方の主面から伸びるピラー部を介してエミッタ電極と電気的に接続されている。本明細書で開示される逆導通ＩＧＢＴの一実施形態では、バリア領域が、絶縁トレンチゲート部の側面に接していない。
上記実施形態の逆導通ＩＧＢＴでは、バリア領域が絶縁トレンチゲート部の側面に接していないので、絶縁トレンチゲート部の側面には、バリア領域とボディ領域とドリフト領域で構成される寄生のＮＭＯＳが存在しない。このため、上記実施形態の逆導通ＩＧＢＴでは、２段オン現象の発生が抑制される。
実施例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 図１のII-II線に対応した要部断面図を模式的に示す。 図１のIII-III線に対応した要部断面図を模式的に示す。 変形例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 変形例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 変形例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 変形例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 変形例の逆導通ＩＧＢＴの要部断面図を模式的に示す。 従来の逆導通ＩＧＢＴの要部断面図を模式的に示す。 従来の逆導通ＩＧＢＴのＩｃ−Ｖｇ特性を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示される逆導通ＩＧＢＴの一実施形態は、半導体層、半導体層の一方の主面を被膜するエミッタ電極、及び、半導体層の一方の主面から半導体層内に向けて伸びる絶縁トレンチゲート部を備えていてもよい。半導体層に用いられる材料は、特に限定されるものではない。例えば、半導体層には、シリコン、炭化珪素、窒化物半導体、又は、その他の化合物半導体が用いられてもよい。半導体層は、第１導電型のドリフト領域、第２導電型のボディ領域、及び、第１導電型のバリア領域を有していてもよい。ドリフト領域は、絶縁トレンチゲート部に接する。ボディ領域は、ドリフト領域上に設けられており、絶縁トレンチゲート部に接する。バリア領域は、ボディ領域内に設けられており、半導体層の一方の主面から伸びるピラー部を介してエミッタ電極と電気的に接続されている。ピラー部は、逆導通ＩＧＢＴがオンするときに、ボディ領域から注入されるキャリア量が抑制されるように、バリア領域とエミッタ電極を電気的に接続してバリア領域の電位を調整するように構成されている。例えば、ピラー部は、エミッタ電極にショットキー接触する第１導電型の半導体領域であってもよい。この実施形態の逆導通ＩＧＢＴでは、バリア領域が、絶縁トレンチゲート部の側面に接していないことを特徴とする。バリア領域が絶縁トレンチゲート部の側面から離れる距離は、絶縁トレンチゲート部の側面に形成される反転層の幅よりも長いのが望ましい。
半導体層は、電位がフローティングの第１導電型のフローティング領域をさらに有していてもよい。フローティング領域は、ボディ領域内に設けられている。フローティング領域は、半導体層の一方の主面に直交する方向から観測したときに、絶縁トレンチゲート部の側面とバリア領域の間の範囲の少なくとも一部に配置されている。フローティング領域は、絶縁トレンチゲート部の側面に接していてもよく、絶縁トレンチゲート部から離れていてもよい。フローティング領域は、絶縁トレンチゲート部の側面とバリア領域の間において、分散配置されていてもよい。フローティング領域が設けられていると、逆導通ＩＧＢＴのオン電圧が低下する。
フローティング領域は、半導体層の深さ方向において、バリア領域よりも下方に配置されていてもよい。この実施形態によると、逆導通ＩＧＢＴのオン電圧がさらに低下する。
フローティング領域は、半導体層の一方の主面に直交する方向から観測したときに、絶縁トレンチゲート部の側面からバリア領域と重複する位置まで伸びていてもよい。この実施形態によると、逆導通ＩＧＢＴのオン電圧がさらに低下する。
以下、図面を参照して、逆導通ＩＧＢＴ１を説明する。逆導通ＩＧＢＴ１は、３相インバータを構成する６つのトランジスタに用いられており、内蔵するダイオードがフリーホイールダイオード（Free Wheeling Diode：FWD）として動作する。
図１に示されるように、逆導通ＩＧＢＴ１は、シリコン単結晶の半導体層１０、半導体層１０の裏面１０Ａを被覆するコレクタ電極２２（ダイオードにおけるカソード電極）、半導体層１０の表面１０Ｂを被覆するエミッタ電極２４（ダイオードにおけるアノード電極）、及び、半導体層１０の表層部に形成されている複数の絶縁トレンチゲート部３０を備える。半導体層１０は、ｐ型のコレクタ領域１１、ｎ型のカソード領域１２、ｎ型のバッファ領域１３、ｎ型のドリフト領域１４、ｐ型のボディ領域１５（ダイオードにおけるアノード領域）、ｎ型のエミッタ領域１６、ｐ型のボディコンタクト領域１７、ｎ型のバリア領域１８及びｎ型のピラー領域１９を備える。
コレクタ領域１１は、半導体層１０の裏層部に配置されており、半導体層１０の裏面１０Ａに露出する。コレクタ領域１１は、ボロンを高濃度に含んでおり、コレクタ電極２２にオーミック接触する。コレクタ領域１１は、例えば、イオン注入技術を利用して、半導体層１０の裏面１０Ａから半導体層１０の裏層部の一部にボロンを導入することで形成されている。
カソード領域１２は、半導体層１０の裏層部に配置されており、半導体層１０の裏面１０Ａに露出する。カソード領域１２は、リンを高濃度に含んでおり、コレクタ電極２２にオーミック接触する。カソード領域１２は、例えば、イオン注入技術を利用して、半導体層１０の裏面１０Ａから半導体層１０の裏層部の一部にリンを導入することで形成されている。
逆導通ＩＧＢＴ１は、半導体層１０の裏層部にコレクタ領域１１及びカソード領域１２が形成されていることを特徴とする。コレクタ領域１１及びカソード領域１２は、半導体層１０の裏層部において、同一の面内に配置されている。これにより、逆導通ＩＧＢＴ１は、ＩＧＢＴとして動作するとともに、ダイオードとしても動作することができる。なお、半導体層１０の裏層部におけるコレクタ領域１１とカソード領域１２のレイアウトは、特に限定されるものではなく、様々なレイアウトを採用することができる。
バッファ領域１３は、半導体層１０の裏層部に配置されている。バッファ領域１３は、コレクタ領域１１及びカソード領域１２上に配置されている。バッファ領域１３は、イオン注入技術を利用して、半導体層１０の裏面１０Ａから半導体層１０の裏層部の一部にリンを導入することで形成されている。バッファ領域１３の不純物濃度は、ドリフト領域１４の不純物濃度よりも濃い。
ドリフト領域１４は、バッファ領域１３とボディ領域１５の間に配置されている。ドリフト領域１４は、半導体層１０に各半導体領域を形成した残部であり、不純物濃度は低い。
ボディ領域１５は、半導体層１０の表層部に配置されている。ボディ領域１５は、ドリフト領域１４上に配置されており、エミッタ領域１６、ボディコンタクト領域１７、バリア領域１８及びピラー領域１９を取り囲む。ボディ領域１５は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にボロンを導入することで形成されている。ボディ領域１５は、バリア領域１８よりも上方に配置される上側ボディ領域１５ａ及びバリア領域１８よりも下方に配置される下側ボディ領域１５ｂに区別される。
エミッタ領域１６は、半導体層１０の表層部に配置されている。エミッタ領域１６は、ボディ領域１５上に配置されており、半導体層１０の表面１０Ｂに露出する。エミッタ領域１６は、リンを高濃度に含んでおり、エミッタ電極２４にオーミック接触する。エミッタ領域１６は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にリンを導入することで形成されている。
ボディコンタクト領域１７は、半導体層１０の表層部に配置されている。ボディコンタクト領域１７は、ボディ領域１５上に配置されており、半導体層１０の表面１０Ｂに露出する。ボディコンタクト領域１７は、ボロンを高濃度に含んでおり、エミッタ電極２４にオーミック接触する。ボディコンタクト領域１７は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にボロンを導入することで形成されている。
絶縁トレンチゲート部３０は、半導体層１０の表面１０Ｂからエミッタ領域１６及びボディ領域１５を貫通してドリフト領域１４に達するトレンチ内に形成されている。絶縁トレンチゲート部３０は、ドリフト領域１４、ボディ領域１５及びエミッタ領域１６に接する。絶縁トレンチゲート部３０は、トレンチゲート電極、及び、そのトレンチゲート電極を被覆するゲート絶縁膜を有する。図２に示されるように、絶縁トレンチゲート部３０は、半導体層１０の表面１０Ｂに直交する方向から観測したときに、ストライプ状に配置されている。これは一例であり、絶縁トレンチゲート部３０のレイアウトは、特に限定されるものではなく、様々なレイアウトを採用することができる。
図１に示されるように、バリア領域１８は、半導体層１０の表層部に配置されている。バリア領域１８は、ボディ領域１５内に配置されており、ボディ領域１５によってドリフト領域１４、エミッタ領域１６及びボディコンタクト領域１７から隔てられており、半導体層１０の表面１０Ｂに平行な面内を延びた形態を有する。バリア領域１８は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にリンを導入することで形成されている。バリア領域１８は、半導体層１０の所定深さに配置されている。図３に示されるように、バリア領域１８は、半導体層１０の表面１０Ｂに直交する方向から観測したときに、絶縁トレンチゲート部３０の長手方向に沿って延びた形態を有しており、ストライプ状の絶縁トレンチゲート部３０に対応してストライプ状に配置されている。バリア領域１８は、絶縁トレンチゲート部３０の側面に接していない。絶縁トレンチゲート部３０のバリア領域１８の間には、ボディ領域１５が介在する。バリア領域１８が絶縁トレンチゲート部３０の側面から離れる距離は、絶縁トレンチゲート部３０の側面に形成される反転層の幅よりも長い。
図１に示されるように、ピラー領域１９は、半導体層１０の表層部に配置されている。ピラー領域１９は、半導体層１０の表面１０Ｂからボディコンタクト領域１７及び上側ボディ領域１５ａを貫通してバリア領域１８に達するまで伸びており、半導体層１０の表面１０Ｂに直交する方向に延びた形態を有する。ピラー領域１９は、リンを含んでおり、エミッタ電極２４にショットキー接触する。ピラー領域１９は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にリンを導入することで形成されている。
次に、逆導通ＩＧＢＴ１の動作を説明する。コレクタ電極２２に正電圧が印加され、エミッタ電極２４に接地電圧が印加され、絶縁トレンチゲート部３０に正電圧が印加されると、絶縁トレンチゲート部３０の側面のボディ領域１５に反転層が形成され、その反転層を介してエミッタ領域１６からドリフト領域１４に電子が注入される。一方、コレクタ領域１１からドリフト領域１４に正孔が注入される。これにより、逆導通ＩＧＢＴ１がオンとなり、コレクタ電極２２とエミッタ電極２４の間にコレクタ電流が流れる。
背景技術で説明したように（図９参照）、バリア領域１８が絶縁トレンチゲート部３０の側面に接していると、バリア領域１８と下側ボディ領域１５ｂとドリフト領域１４で構成される寄生のＮＭＯＳが絶縁トレンチゲート部３０の側面に存在してしまう。この寄生のＮＭＯＳが閾値に達するよりも先にオンすることで、２段オン現象が発生する。特に、ボディ領域１５が拡散領域として形成されているので、下側ボディ領域１５ｂの不純物濃度が上側ボディ領域１５ａよりも薄い。このため、寄生のＮＭＯＳは、絶縁トレンチゲート部３０に印加される正電圧が閾値よりも小さいときにオンしてしまう。
一方、本実施例の逆導通ＩＧＢＴ１では、バリア領域１８が絶縁トレンチゲート部３０の側面に接していないので、絶縁トレンチゲート部３０の側面に寄生のＮＭＯＳが存在しない。このため、本実施例の逆導通ＩＧＢＴ１では、２段オン現象の発生が抑制される。
次に、コレクタ電極２２よりもエミッタ電極２４に高い電圧が印加され、絶縁トレンチゲート部３０に接地電圧が印加されると、ボディ領域１５とドリフト領域１４とバッファ領域１３とカソード領域１２で構成される内蔵ダイオードが順バイアスされる。内蔵ダイオードが順バイアスされると、バリア領域１８とエミッタ電極２４は、ピラー領域１９を介して短絡する。ピラー領域１９はエミッタ電極２４にショットキー接触しているので、バリア領域１８の電位は、ピラー領域１９とエミッタ電極２４のショットキー接合の順方向電圧に相当する分だけエミッタ電極２４の電位よりも低くなる。ショットキー接合の順方向電圧は、上側ボディ領域１５ａとバリア領域１８で構成されるＰＮダイオードのビルトイン電圧よりも小さい。このため、バリア領域１８が設けられていると、上側ボディ領域１５ａとバリア領域１８で構成されるＰＮダイオードに十分な順方向電圧が印加されないので上側ボディ領域１５ａから注入される正孔量が抑制される。
次に、コレクタ電極２２に正電圧が印加され、エミッタ電極２４に接地電圧が印加され、絶縁トレンチゲート部３０に接地電圧が印加されると、内蔵ダイオードが逆バイアスされる。上記したように、内蔵ダイオードでは、順バイアスのときに上側ボディ領域１５ａから注入される正孔量が抑制されているので、逆回復電流が小さく、逆回復時間が短い。このように、バリア領域１８を有する逆導通ＩＧＢＴ１は、ドリフト領域１４のライフタイム制御を行うことなく、低いスイッチング損失を得ることができる。
（変形例）
図４に、変形例の逆導通ＩＧＢＴ２を示す。逆導通ＩＧＢＴ２の半導体層１０は、電位がフローティングであるｎ型のフローティング領域４２を備えていることを特徴とする。フローティング領域４２は、半導体層１０の表層部に配置されている。フローティング領域４２は、ボディ領域１５内に配置されており、絶縁トレンチゲート部３０の側面に接しており、ボディ領域１５によってドリフト領域１４、エミッタ領域１６、ボディコンタクト領域１７、バリア領域１８及びピラー領域１９から隔てられている。フローティング領域４２は、イオン注入技術を利用して、半導体層１０の表面１０Ｂから半導体層１０の表層部の一部にリンを導入することで形成されている。
逆導通ＩＧＢＴ２がオンすると、コレクタ領域１１からドリフト領域１４に注入された正孔の多くは、絶縁トレンチゲート部３０の側面に沿ってボディ領域１５内を流れた後に、ボディコンタクト領域１７を介して排出される。フローティング領域４２が設けられていると、絶縁トレンチゲート部３０の側面を流れる正孔に対して障壁が形成されるので、ドリフト領域１４及びボディ領域１５内の正孔濃度が増加し、逆導通ＩＧＢＴ２のオン電圧が低下する。
図５に、変形例の逆導通ＩＧＢＴ３を示す。逆導通ＩＧＢＴ３では、フローティング領域４２が、バリア領域１８と絶縁トレンチゲート部３０の間において分散配置されていることを特徴とする。所望する特性に応じて、フローティング領域４２のレイアウトは適宜に調整される。
図６に、変形例の逆導通ＩＧＢＴ４を示す。逆導通ＩＧＢＴ４では、フローティング領域４２が、半導体層１０の厚み方向（紙面上下方向）において、バリア領域１８よりも下方に配置されていることを特徴とする。この例では、フローティング領域４２とドリフト領域１４の距離が近いので、ドリフト領域１４の正孔濃度が顕著に増加する。これにより、ドリフト領域１４における伝導度変調が活発化し、逆導通ＩＧＢＴ４のオン電圧が顕著に低下する。
図７に、変形例の逆導通ＩＧＢＴ５を示す。逆導通ＩＧＢＴ５では、フローティング領域４２が、半導体層１０の表面１０Ｂに直交する方向から観測したときに、絶縁トレンチゲート部３０の側面からバリア領域１８と重複する位置まで伸びていることを特徴とする。この例では、フローティング領域４２の下方からボディコンタクト領域１７までの正孔排出経路の距離が長くなるので、ドリフト領域１４の正孔濃度が顕著に増加する。これにより、ドリフト領域１４における伝導度変調が活発化し、逆導通ＩＧＢＴ５のオン電圧が顕著に低下する。
図８に、変形例の逆導通ＩＧＢＴ６を示す。逆導通ＩＧＢＴ６では、フローティング領域４２が、半導体層１０の表面１０Ｂに直交する方向から観測したときに、隣合う絶縁トレンチゲート部３０の間において、一方の絶縁トレンチゲート部３０の側面から他方の絶縁トレンチゲート部３０の側面まで伸びていることを特徴とする。この例では、フローティング領域４２がコレクタ領域１１から注入された正孔に対して確実に障壁を形成することができるので、ドリフト領域１４の正孔濃度が顕著に増加する。これにより、ドリフト領域１４における伝導度変調が活発化し、逆導通ＩＧＢＴ６のオン電圧が顕著に低下する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体層、 １０Ａ：裏面、 １０Ｂ：表面、 １１：コレクタ領域、 １２：カソード領域、 １３：バッファ領域、 １４：ドリフト領域、 １５：ボディ領域、 １６：エミッタ領域、 １７：ボディコンタクト領域、 １８：バリア領域、 １９：ピラー領域、 ２２：コレクタ電極、 ２４：エミッタ電極、 ３０：絶縁トレンチゲート部、 ４２：フローティング領域

Claims (5)

  1. 逆導通ＩＧＢＴであって、
    半導体層と、
    前記半導体層の一方の主面を被膜するエミッタ電極と、
    前記半導体層の一方の主面から前記半導体層内に向けて伸びる絶縁トレンチゲート部と、を備え、
    前記半導体層は、
    前記絶縁トレンチゲート部に接する第１導電型のドリフト領域と、
    前記ドリフト領域上に設けられており、前記絶縁トレンチゲート部に接する第２導電型のボディ領域と、
    前記ボディ領域内に設けられており、前記半導体層の一方の主面から伸びるピラー部を介して前記エミッタ電極と電気的に接続されている第１導電型のバリア領域と、を備え、
    前記バリア領域が、前記絶縁トレンチゲート部の側面に接していない、逆導通ＩＧＢＴ。
  2. 前記バリア領域が前記絶縁トレンチゲート部の側面から離れる距離は、前記絶縁トレンチゲート部の側面に形成される反転層の幅よりも長い、請求項１に記載の逆導通ＩＧＢＴ。
  3. 前記半導体層は、
    前記ボディ領域内に設けられており、電位がフローティングの第１導電型のフローティング領域をさらに有し、
    前記フローティング領域は、前記半導体層の一方の主面に直交する方向から観測したときに、前記絶縁トレンチゲート部の側面と前記バリア領域の間の範囲の少なくとも一部に配置されている、請求項１又は２に記載の逆導通ＩＧＢＴ。
  4. 前記フローティング領域は、前記半導体層の深さ方向において、前記バリア領域よりも下方に配置されている、請求項３に記載の逆導通ＩＧＢＴ。
  5. 前記フローティング領域は、前記半導体層の一方の主面に直交する方向から観測したときに、前記絶縁トレンチゲート部の側面から前記バリア領域と重複する位置まで伸びている、請求項４に記載の逆導通ＩＧＢＴ。
JP2014251967A 2014-12-12 2014-12-12 逆導通ｉｇｂｔ Active JP6053050B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014251967A JP6053050B2 (ja) 2014-12-12 2014-12-12 逆導通ｉｇｂｔ
US14/925,146 US9536961B2 (en) 2014-12-12 2015-10-28 Reverse conducting insulated gate bipolar transistor
DE102015121514.4A DE102015121514B4 (de) 2014-12-12 2015-12-10 Umgekehrt leitender bipolarer Transistor mit isoliertem Gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014251967A JP6053050B2 (ja) 2014-12-12 2014-12-12 逆導通ｉｇｂｔ

Publications (2)

Publication Number Publication Date
JP2016115763A true JP2016115763A (ja) 2016-06-23
JP6053050B2 JP6053050B2 (ja) 2016-12-27

Family

ID=56082615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014251967A Active JP6053050B2 (ja) 2014-12-12 2014-12-12 逆導通ｉｇｂｔ

Country Status (3)

Country Link
US (1) US9536961B2 (ja)
JP (1) JP6053050B2 (ja)
DE (1) DE102015121514B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121514A1 (de) 2014-12-12 2016-06-16 Toyota Jidosha Kabushiki Kaisha Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
JP2019075502A (ja) * 2017-10-18 2019-05-16 トヨタ自動車株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6441192B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6551156B2 (ja) 2015-10-29 2019-07-31 富士電機株式会社 スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
CN106067480B (zh) * 2016-07-26 2018-12-18 电子科技大学 一种双通道rc-ligbt器件及其制备方法
DE102017107174B4 (de) * 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN109755289B (zh) * 2017-11-01 2020-11-24 苏州东微半导体有限公司 一种沟槽型超结功率器件
CN112885900B (zh) * 2019-11-29 2022-04-15 苏州东微半导体股份有限公司 一种igbt器件
JP2024037582A (ja) * 2022-09-07 2024-03-19 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138567A (ja) * 2010-12-08 2012-07-19 Denso Corp 絶縁ゲート型半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
KR20140038750A (ko) * 2012-09-21 2014-03-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6053050B2 (ja) 2014-12-12 2016-12-27 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138567A (ja) * 2010-12-08 2012-07-19 Denso Corp 絶縁ゲート型半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121514A1 (de) 2014-12-12 2016-06-16 Toyota Jidosha Kabushiki Kaisha Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
JP2019075502A (ja) * 2017-10-18 2019-05-16 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
DE102015121514A1 (de) 2016-06-16
DE102015121514B4 (de) 2019-07-18
US20160172453A1 (en) 2016-06-16
US9536961B2 (en) 2017-01-03
JP6053050B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP6063915B2 (ja) 逆導通ｉｇｂｔ
US9853024B2 (en) Semiconductor device
JP6197773B2 (ja) 半導体装置
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
JP5919121B2 (ja) ダイオードおよび半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP6281548B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
US10763252B2 (en) Semiconductor device
JP6001735B2 (ja) Ｍｏｓｆｅｔ
JP6736531B2 (ja) 半導体装置
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013021240A (ja) ダイオードおよび半導体装置
JP6441192B2 (ja) 半導体装置
JP6293688B2 (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP2015095467A (ja) 逆導通ｉｇｂｔ
JP2016149429A (ja) 逆導通ｉｇｂｔ
JP2019161112A (ja) 半導体装置
KR101994728B1 (ko) 전력 반도체 소자
JP2019160877A (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
JP2021103750A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6053050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250