JP6197773B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6197773B2
JP6197773B2 JP2014198483A JP2014198483A JP6197773B2 JP 6197773 B2 JP6197773 B2 JP 6197773B2 JP 2014198483 A JP2014198483 A JP 2014198483A JP 2014198483 A JP2014198483 A JP 2014198483A JP 6197773 B2 JP6197773 B2 JP 6197773B2
Authority
JP
Japan
Prior art keywords
region
diode
semiconductor substrate
igbt
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014198483A
Other languages
English (en)
Other versions
JP2016072359A (ja
Inventor
裕史 秦
裕史 秦
亀山　悟
悟 亀山
真也 岩崎
真也 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014198483A priority Critical patent/JP6197773B2/ja
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to US15/307,401 priority patent/US9887191B2/en
Priority to KR1020167034974A priority patent/KR101870557B1/ko
Priority to PCT/JP2015/071990 priority patent/WO2016051953A1/ja
Priority to DE112015004439.6T priority patent/DE112015004439T5/de
Priority to CN201580052916.4A priority patent/CN106688083B/zh
Priority to TW104126875A priority patent/TWI633665B/zh
Publication of JP2016072359A publication Critical patent/JP2016072359A/ja
Application granted granted Critical
Publication of JP6197773B2 publication Critical patent/JP6197773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Description

本明細書では、半導体装置に関する技術を開示する。
特許文献１に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）として動作する半導体構造とダイオードとして動作する半導体構造が同一半導体基板内に形成されている半導体装置が開示されている。この半導体装置では、ダイオードがフリーホイールダイオードとして動作してＩＧＢＴを保護する。ＩＧＢＴとダイオードを別の半導体基板に形成する従来技術に比して、ＩＧＢＴとダイオードを同一半導体基板に形成した半導体装置（本明細書ではＲＣ−ＩＧＢＴ(Reverse Conducting Insulated Gate Bipolar Transistor)という）によると、装置をコンパクト化することができる。
特開２０１３−１３８０６９号公報
ＲＣ−ＩＧＢＴでは、ダイオードの耐圧を高めるために、ダイオード領域の周辺に、アノード領域より深い位置まで達しているｐ型のウェル領域を形成する。ｐ型のウェル領域を形成して耐圧を高めたＲＣ−ＩＧＢＴの場合、ＩＧＢＴのスイッチング速度を高速化したときに、半導体装置に異常が生じる。
本明細書では、ｐ型のウェル領域を利用して耐圧を高めるのと同時に、ＩＧＢＴのスイッチング速度を高速化しても半導体装置に異常が生じない技術を開示する。
周辺領域にｐ型のウェル領域を形成して耐圧を高めると、ＩＧＢＴのスイッチング速度を高速化したときに半導体装置に異常が生じる原因を研究した結果、下記が判明した。
ＲＣ−ＩＧＢＴでは、ＩＧＢＴのターンオン時に、ダイオードに逆回復電流が流れる。周辺領域にｐ型のウェル領域が形成されていると、ダイオードの逆回復動作時に、正孔がｐ型のウェル領域の周囲に集中して流れ込んでしまう現象が生じ、正孔の過度な集中によって半導体装置が破壊されてしまうことが判明した。
本明細書では、ダイオードの逆回復動作時に、正孔がｐ型のウェル領域の周囲に過度に集中する現象を抑制する技術を開示する。本明細書に開示する技術では、正孔が過度に集中する個所に再結合中心導入領域を形成する。再結合中心を積極的に導入した領域を形成しておくと、正孔は電子と再結合して消滅し、正孔の集中が緩和され、半導体装置に異常が生じる現象を抑制することができる。
本明細書で開示する半導体装置では、同一半導体基板にＩＧＢＴとダイオードが形成されており、半導体基板と、半導体基板の表面に形成されている表面電極と、半導体基板の裏面に形成されている裏面電極を備えている。半導体基板には、アクティブ領域と、周辺領域と、再結合中心導入領域が形成されている。アクティブ領域では、半導体基板の表面を平面視したときにＩＧＢＴ領域とダイオード領域が並置されている。ダイオード領域では、表面電極に導通するアノード領域と、裏面電極に導通するカソード領域と、アノード領域とカソード領域の間に位置するダイオードドリフト領域が形成されている。周辺領域は、半導体基板の表面を平面視したときに、アクティブ領域の周辺に位置している。周辺領域では、半導体基板の表面からアノード領域より深い位置まで達しているとともに表面電極に導通しているｐ型のウェル領域が形成されている。また、周辺領域では、ウェル領域の裏面側に位置しているとともにダイオードドリフト領域と繋がっている周辺ドリフト領域が形成されている。再結合中心導入領域では再結合中心が導入されて周囲の再結合中心の濃度よりも高くなっている。再結合中心導入領域は、ダイオード領域の長手方向に沿って、ダイオードドリフト領域から周辺ドリフト領域にまで連続して延びている。
上記のＲＣ−ＩＧＢＴでは、表面電極にプラス電圧が印加されている間はダイオードに順方向電流が流れる。一方、裏面電極にプラス電圧が印加され、ＩＧＢＴのゲート電極に閾値以上の電圧が印加されると、ＩＧＢＴがターンオンする。ＩＧＢＴがターンオンすると、ダイオードが逆回復動作する。ダイオードが逆回復動作するときに、ダイオードドリフト領域と周辺ドリフト領域から表面電極に多量のホールが排出される。これらのホールは再結合中心導入領域を通過する。再結合中心導入領域では、多量のホールの一部が電子と再結合して消滅する。このように、再結合中心導入領域を通過することでホールが消滅するので、半導体基板から表面電極に排出されるホールの量が少なくなる。これにより、ダイオードの逆回復動電流が抑制される。
特に、上記の構成によると、再結合中心導入領域が、ダイオードドリフト領域のみならず、ウェル領域の裏面側に位置している周辺ドリフト領域にまで侵入している。ホールが周辺ドリフト領域からウェル領域を通って表面電極に排出される経路に再結合中心導入領域が形成されているので、ホールの一部はウェル領域に侵入する前に再結合中心導入領域により消滅する。その結果、半導体基板からウェル領域を通って表面電極に排出されるホールの量が少なくなる。ウェル領域に周囲でホールが集中する現象が抑制され、半導体装置他に異常が生じる現象が抑制される。
実施例の半導体装置の平面図である。 図１のII−II断面図である。 図１のIII−III断面図である。 他の実施例に係る半導体装置の図３に対応する断面図である。 更に他の実施例に係る半導体装置の図３に対応する断面図である。 半導体装置の要部を示す断面図である。 カソード領域の周辺領域側端部から再結合中心導入領域の周辺領域側端部までの距離と、ホール量の関係を示す図である。
（第１実施例）
以下、実施例について添付図面を参照して説明する。本実施例に係る半導体装置は、ＲＣ−ＩＧＢＴであり、ＩＧＢＴとしての機能と、ＦＷＤ（フリーホイールダイオードFree Wheeling Diode）としての機能とを有している。ＩＧＢＴおよびＦＷＤは逆並列の状態で配置されており、逆導通型の半導体装置が形成されている。
図１〜図３に示すように、実施例に係る半導体装置１は、半導体基板１０と、半導体基板１０の表面に形成された表面電極１１と、半導体基板１０の裏面に形成された裏面電極１２とを備えている。なお、本明細書では、図面に示すようにｘ方向、ｙ方向、およびｚ方向を規定する。ｚ方向は半導体基板１０の厚み方向である。ｙ方向は、ｚ方向に直交する第１方向である。ｘ方向は、ｙ方向及びｚ方向に直交する第２方向である。
図１に示すように、半導体基板１０は、平面視において略矩形状に形成されている。半導体基板１０は、シリコン（Ｓｉ）により形成されている。他の例では、半導体基板１０は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等により形成されていてもよい。参照番号２はＩＧＢＴ構造が形成されている領域であり、参照番号３はダイオード構造が形成されている領域である。参照番号１ａ，１ｂは、ＩＧＢＴ領域２とダイオード領域３が形成されているアクティブ領域である。半導体基板１０は、２つのアクティブ領域１ａ及び１ｂを有している。各アクティブ領域１ａ，１ｂでは、半導体基板１０の表面を平面視したときに、ＩＧＢＴ領域２とダイオード領域３がｙ方向（第１方向）に交互に繰り返して並置されている。各ＩＧＢＴ領域２および各ダイオード領域３は、ｘ方向（第２方向）に長い。複数のＩＧＢＴ領域２と複数のダイオード領域３が、平面視においてストライプ状に並んでいる。半導体基板１０を平面視したときに、アクティブ領域１ａ，１ｂの周辺に位置する範囲は、周辺領域４である。周辺領域４は、アクティブ領域１ａ，１ｂの間の間隔にも延びている。
ｘ方向は、ＩＧＢＴ領域２およびダイオード領域３の長手方向に対応する。ｙ方向は、ＩＧＢＴ領域２およびダイオード領域３の短手方向に対応する。ｘ方向において、アクティブ領域１ａのダイオード領域３とアクティブ領域１ｂのダイオード領域３が周辺領域４を介して隣り合っている。また、ｘ方向において、アクティブ領域１ａのＩＧＢＴ領域２とアクティブ領域１ｂのＩＧＢＴ領域２が周辺領域４を介して隣り合っている。
周辺領域４は、複数のＩＧＢＴ領域２と複数のダイオード領域３の周囲に形成されている。周辺領域４は、ｘ方向およびｙ方向に延びている。周辺領域４は、ＩＧＢＴ領域２とダイオード領域３の長手方向（ｘ方向）の端部に隣接している。周辺領域４のｙ方向に延びる部分が、ＩＧＢＴ領域２とダイオード領域３の長手方向（ｘ方向）の端部に隣接している。ｘ方向に隣り合うダイオード領域３とダイオード領域３の間、およびｘ方向に隣り合うＩＧＢＴ領域２とＩＧＢＴ領域２の間にも周辺領域４が形成されている。また、周辺領域４のｘ方向に延びる部分は、ＩＧＢＴ領域２に隣接している。
半導体基板１０の内部には半導体素子が形成されている。ＩＧＢＴ領域２内の半導体基板１０には、縦型のＩＧＢＴ構造が形成されている。ダイオード領域３内の半導体基板１０には、縦型のダイオード構造が形成されている。ＩＧＢＴとダイオードは、隣接して形成されており、逆導通型の半導体装置が形成されている。
ＩＧＢＴ領域２は、図２に示すように、半導体基板１０の表面側に形成されたｎ型のエミッタ領域２１と、半導体基板１０の表面側に形成されたｐ型のボディ領域２２と、半導体基板１０の裏面側に形成されたｐ型のコレクタ領域２３とを備えている。また、ＩＧＢＴ領域２は、ボディ領域２２とコレクタ領域２３の間に形成されたｎ型のドリフト領域５０およびバッファ領域５１を備えている。
エミッタ領域２１およびボディ領域２２は、半導体基板１０の表面に露出しており、表面電極１１に接続されている。エミッタ領域２１は、半導体基板１０の表面に露出する範囲に島状に形成されている。エミッタ領域２１は、不純物濃度が高い。エミッタ領域２１は、表面電極１１に対してオーミック接続され、表面電極１１に導通している。
ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを備えている。ボディコンタクト領域２２ａは、半導体基板１０の表面に露出する範囲に島状に形成されている。ボディコンタクト領域２２ａは、２つのエミッタ領域２１の間に形成されている。ボディコンタクト領域２２ａは、不純物濃度が高い。ボディコンタクト領域２２ａは、表面電極１１に対してオーミック接続され、表面電極１１に導通している。
低濃度ボディ領域２２ｂは、エミッタ領域２１およびボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂの不純物濃度は、ボディコンタクト領域２２ａの不純物濃度より低い。低濃度ボディ領域２２ｂによってエミッタ領域２１がドリフト領域５０から分離されている。
ＩＧＢＴ領域２内のドリフト領域５０（ＩＧＢＴドリフト領域）は、ボディ領域２２の下側に形成されている。ドリフト領域５０は、不純物濃度が低い。ＩＧＢＴ領域２内のバッファ領域５１は、ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は、ドリフト領域５０の不純物濃度より高い。
コレクタ領域２３は、半導体基板１０の裏面に露出しており、裏面電極１２に接続されている。コレクタ領域２３は、バッファ領域５１の下側に形成されている。コレクタ領域２３は、不純物濃度が高い。コレクタ領域２３は、裏面電極１２に対してオーミック接続され、裏面電極１２に導通している。
また、ＩＧＢＴ領域２は、複数のトレンチゲート６０を備えている。トレンチゲート６０は、トレンチ６１と、トレンチ６１の内面に形成されたゲート絶縁膜６２と、トレンチ６１の内部に形成されたゲート電極６３とを備えている。
複数のトレンチゲート６０は、ｙ方向に間隔をあけて並んで形成されている。トレンチ６１は、半導体基板１０の表面側に形成されている。トレンチ６１は、半導体基板１０の表面から深さ方向（ｚ方向）に延びている。トレンチ６１は、エミッタ領域２１およびボディ領域２２を貫通してドリフト領域５０の内部まで延びている。ゲート絶縁膜６２はトレンチ６１の内面を被覆している。ゲート絶縁膜６２に接する範囲にエミッタ領域２１およびボディ領域２２が形成されている。ゲート絶縁膜６２は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。ゲート絶縁膜６２の内側には、ゲート電極６３が充填されている。ゲート電極６３は、ゲート絶縁膜６２により半導体基板１０から絶縁されている。ゲート電極６３は、例えばアルミニウムやポリシリコンから形成されている。
ゲート電極６３の表面には、絶縁膜６４が形成されている。絶縁膜６４は、ゲート電極６３と表面電極１１の間に形成されており、ゲート電極６３と表面電極１１を絶縁している。
ＩＧＢＴ領域２内のエミッタ領域２１、ボディ領域２２、ドリフト領域５０、バッファ領域５１、コレクタ領域２３、および、トレンチゲート６０によってＩＧＢＴが形成されている。
ダイオード領域３は、図２と図３に示すように、半導体基板１０の表面側に形成されたｐ型のアノード領域３１と、半導体基板１０の裏面側に形成されたｎ型のカソード領域３２とを備えている。また、ダイオード領域３は、アノード領域３１とカソード領域３２の間に形成されたｎ型のドリフト領域５０およびバッファ領域５１を備えている。
アノード領域３１は、半導体基板１０の表面に露出しており、表面電極１１に接続され、表面電極１１に導通している。アノード領域３１は、アノードコンタクト領域３１ａと低濃度アノード領域３１ｂを備えている。アノードコンタクト領域３１ａは、半導体基板１０の表面に露出する範囲に島状に形成されている。アノードコンタクト領域３１ａは、不純物濃度が高い。アノードコンタクト領域３１ａは、表面電極１１に対してオーミック接続されている。
低濃度アノード領域３１ｂは、アノードコンタクト領域３１ａの下側および側方に形成されており、アノードコンタクト領域３１ａを囲んでいる。低濃度アノード領域３１ｂの不純物濃度は、アノードコンタクト領域３１ａの不純物濃度より低い。
ダイオード領域３内のドリフト領域５０（ダイオードドリフト領域）は、アノード領域３１の下側に形成されている。ドリフト領域５０は、不純物濃度が低い。ダイオード領域３内のバッファ領域５１は、ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は、ドリフト領域５０の不純物濃度より高い。
カソード領域３２は、半導体基板１０の裏面に露出しており、裏面電極１２に接続されている。カソード領域３２は、バッファ領域５１の下側に形成されている。カソード領域３２は、不純物濃度が高い。カソード領域３２は、裏面電極１２に対してオーミック接続され、裏面電極１２に導通している。
また、ダイオード領域３は、複数のダミートレンチゲート７０を備えている。ダミートレンチゲート７０は、トレンチ７１と、トレンチ７１の内面に形成されたゲート絶縁膜７２と、トレンチ７１の内部に形成されたゲート電極７３とを備えている。
複数のダミートレンチゲート７０は、ｙ方向に間隔をあけて並んで形成されている。トレンチ７１は、半導体基板１０の表面側に形成されている。トレンチ７１は、半導体基板１０の表面から深さ方向（ｚ方向）に延びている。トレンチ７１は、アノード領域３１を貫通してドリフト領域５０の内部まで延びている。ゲート絶縁膜７２はトレンチ７１の内面を被覆している。ゲート絶縁膜７２は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。ゲート絶縁膜７２の内側には、ゲート電極７３が充填されている。ゲート電極７３は、ゲート絶縁膜７２により半導体基板１０から絶縁されている。ゲート電極７３は、例えばアルミニウムやポリシリコンから形成されている。
ゲート電極７３の表面には、絶縁膜７４が形成されている。絶縁膜７４は、ゲート電極７３と表面電極１１の間に形成されており、ゲート電極７３と表面電極１１を絶縁している。
ダイオード領域３内のアノード領域３１、ドリフト領域５０、バッファ領域５１、および、カソード領域３２によってダイオードが形成されている。
周辺領域４は、図２と図３に示すように、半導体基板１０の表面側に形成されたｐ型のウェル領域４１と、半導体基板１０の裏面側に形成されたｐ型の裏面領域４２とを備えている。また、周辺領域４は、ウェル領域４１と裏面領域４２の間に形成されたｎ型のドリフト領域５０およびバッファ領域５１を備えている。
ウェル領域４１は、半導体基板１０の表面に露出しており、表面電極１１に接続されている。ウェル領域４１は、不純物濃度が高い。ウェル領域４１は、表面電極１１に対してオーミック接続されている。ウェル領域４１は、半導体基板１０の深さ方向（ｚ方向）において、ＩＧＢＴ領域２のボディ領域２２およびダイオード領域３のアノード領域３１よりも深い位置まで形成されている。ウェル領域４１は、半導体基板１０の表面からボディ領域２２およびアノード領域３１よりも深い位置まで達している。ウェル領域４１の不純物濃度は、アノード領域３１の不純物濃度よりも高い。
周辺領域４内のドリフト領域５０（周辺ドリフト領域）は、ウェル領域４１の下側および側方に形成されており、ウェル領域４１を囲んでいる。ドリフト領域５０は、不純物濃度が低い。周辺領域４内のバッファ領域５１は、ドリフト領域５０の下側に形成されている。バッファ領域５１の不純物濃度は、ドリフト領域５０の不純物濃度より高い。
裏面領域４２は、半導体基板１０の裏面に露出しており、裏面電極１２に接続されている。裏面領域４２は、バッファ領域５１の下側に形成されている。裏面領域４２は、不純物濃度が高い。裏面領域４２は、裏面電極１２に対してオーミック接続されている。
半導体基板１０の表面に形成された表面電極１１は、エミッタ領域２１、ボディ領域２２、アノード領域３１、および、ウェル領域４１に対する電極として機能する。半導体基板１０の裏面に形成された裏面電極１２は、コレクタ領域２３、カソード領域３２、および、裏面領域４２に対する電極として機能する。表面電極１１および裏面電極１２は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等の導電性を有する金属により形成されている。
ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）において、ＩＧＢＴ領域２内のコレクタ領域２３とダイオード領域３内のカソード領域３２は、隣接している。コレクタ領域２３とカソード領域３２は、ｙ方向に並んでいる。コレクタ領域２３とカソード領域３２の境界部は、ＩＧＢＴ領域２とダイオード領域３の境界部に対応している。すなわち、半導体基板１０の裏面にコレクタ領域２３が露出している領域がＩＧＢＴ領域２であり、半導体基板１０の裏面にカソード領域３２が露出している領域がダイオード領域３である。なお、ＩＧＢＴ領域２とダイオード領域３の境界部には、トレンチゲート６０が形成されている。
また、ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）において、ＩＧＢＴ領域２の隣に周辺領域４が形成されている。ＩＧＢＴ領域２の短手方向（ｙ方向）において、ウェル領域４１は、ＩＧＢＴ領域２のトレンチゲート６０の隣に形成されている。ウェル領域４１は、トレンチゲート６０から間隔をあけた位置に形成されている。なお、ＩＧＢＴ領域２とダイオード領域３の短手方向（ｙ方向）は、ＩＧＢＴ領域２とダイオード領域３が交互に並置された方向である。
ＩＧＢＴ領域２内のドリフト領域５０（ＩＧＢＴドリフト領域）、ダイオード領域３内のドリフト領域５０（ダイオードドリフト領域）、および、周辺領域４内のドリフト領域５０（周辺ドリフト領域）は、略同じ不純物濃度を有し、互いに繋がっており、連続する半導体領域である。すなわち、ドリフト領域５０は、ＩＧＢＴ領域２、ダイオード領域３、および、周辺領域４にわたって形成されている。また、ＩＧＢＴ領域２内のバッファ領域５１、ダイオード領域３内のバッファ領域５１、および、周辺領域４内のバッファ領域５１は、略同じ不純物濃度を有し、互いに繋がっており、連続する半導体領域である。すなわち、バッファ領域５１は、ＩＧＢＴ領域２、ダイオード領域３、および、周辺領域４にわたって形成されている。
ドリフト領域５０には、結晶欠陥領域１００（再結合中心導入領域の一例）が形成されている。結晶欠陥領域１００には、複数の結晶欠陥が形成されている。結晶欠陥領域１００内の結晶欠陥は、半導体基板１０に対してヘリウムイオン等の荷電粒子を注入することにより形成される。結晶欠陥領域１００における結晶欠陥濃度は、結晶欠陥領域１００の周囲のドリフト領域５０における結晶欠陥濃度よりも高い。結晶欠陥領域１００内の結晶欠陥は、キャリアの再結合中心として機能する。そのため、結晶欠陥が形成された結晶欠陥領域１００におけるキャリアライフタイムは、結晶欠陥領域１００の周囲のドリフト領域５０におけるキャリアライフタイムよりも短い。
結晶欠陥領域１００は、ダイオード領域３内のドリフト領域５０に形成されている。結晶欠陥領域１００は、ＩＧＢＴ領域２内のドリフト領域５０には形成されていない。なお、図２に示す断面においては、結晶欠陥領域１００は、周辺領域４内のドリフト領域５０にも形成されていない。結晶欠陥領域１００は、ダイオード領域３の短手方向（ｙ方向）において、ダイオード領域３の全域に形成されている。結晶欠陥領域１００は、ダイオード領域３の短手方向（ｙ方向）の一端部から他端部まで延びている。結晶欠陥領域１００は、ダイオード領域３の短手方向（ｙ方向）において、ＩＧＢＴ領域２内に侵入していない。
結晶欠陥領域１００は、半導体基板１０の深さ方向（ｚ方向）において、ドリフト領域５０の一部の範囲に形成されている。半導体基板１０の深さ方向（ｚ方向）において結晶欠陥領域１００が形成される位置は特に限定されるものではないが、アノード領域３１に近い位置に結晶欠陥領域１００が形成されていることが好ましい。結晶欠陥領域１００は、アノード領域３１の下端から離間した位置に形成されている。結晶欠陥領域１００は、カソード領域３２の上端から離間した位置に形成されている。すなわち、結晶欠陥領域１００は、アノード領域３１とカソード領域３２の間の半導体基板１０に形成されている。また、結晶欠陥領域１００は、トレンチ７１の下端から離間した位置に形成されている。
図３に示すように、結晶欠陥領域１００は、ダイオード領域３の長手方向（ｘ方向）において、ダイオード領域３の全域に形成されている。結晶欠陥領域１００は、ダイオード領域３の長手方向（ｘ方向）の一端部から他端部まで延びている。結晶欠陥領域１００は、ダイオード領域３の長手方向（ｘ方向）において、ダイオード領域３から周辺領域４まで延びている。結晶欠陥領域１００は、ダイオード領域３の長手方向にそって、ダイオード領域３内のドリフト領域５０から周辺領域４内のドリフト領域５０にまで連続して延びている。結晶欠陥領域１００は、ダイオード領域３から周辺領域４内に侵入している。
ダイオード領域３の長手方向（ｘ方向）において、ダイオード領域３のアノード領域３１と周辺領域４のウェル領域４１は、隣接している。アノード領域３１とウェル領域４１は、ｘ方向に並んでいる。アノード領域３１とウェル領域４１の境界部は、ダイオード領域３と周辺領域４の境界部に対応している。すなわち、半導体基板１０の表面にアノード領域３１が露出している領域がダイオード領域３であり、半導体基板１０の表面にウェル領域４１が露出している領域が周辺領域４である。
また、ダイオード領域３の長手方向（ｘ方向）において、ダイオード領域３のカソード領域３２と周辺領域４の裏面領域４２は、隣接している。カソード領域３２と裏面領域４２は、ｘ方向に並んでいる。カソード領域３２と裏面領域４２の境界部は、ダイオード領域３内に位置している。ダイオード領域３の長手方向（ｘ方向）におけるカソード領域３２の周辺領域側端部３２１は、ダイオード領域３内に位置している。
ダイオード領域３の長手方向（ｘ方向）において、結晶欠陥領域１００は、半導体基板１０を平面視したときにウェル領域４１と重なる位置まで周辺領域４内に侵入している。すなわち、結晶欠陥領域１００は、半導体基板１０を平面視したときに、アノード領域３１とウェル領域４１の両方と重なるように形成されている。結晶欠陥領域１００は、ダイオード領域３の長手方向において、ウェル領域４１を超えて、ウェル領域４１の外周側の位置にまで連続して延びている。また、ダイオード領域３の長手方向において、結晶欠陥領域１００は、隣り合うアクティブ領域１ａとアクティブ領域１ｂの間にわたって連続的に形成されている。また、結晶欠陥領域１００は、半導体基板１０の端部まで形成されている。
半導体基板１０の深さ方向（ｚ方向）において、結晶欠陥領域１００の上端部がウェル領域４１の下端部に重なっている。ウェル領域４１の下端部に結晶欠陥が形成されている。他の例では、半導体基板１０の深さ方向において、結晶欠陥領域１００がウェル領域４１から離間していてもよい。
次に、ＩＧＢＴの動作について説明する。上記の半導体装置１において、表面電極１１と裏面電極１２の間に裏面電極１２がプラスとなる電圧を印加し、トレンチゲート６０のゲート電極６３にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加すると、ＩＧＢＴがオンする。すなわち、ゲート電極６３へのオン電位の印加により、ゲート絶縁膜６２に接する範囲の低濃度ボディ領域２２ｂにチャネルが形成される。すると、電子が、表面電極１１から、エミッタ領域２１、低濃度ボディ領域２２ｂに形成されたチャネル、ドリフト領域５０、バッファ領域５１、及び、コレクタ領域２３を介して、裏面電極１２に流れる。また、ホールが、裏面電極１２から、コレクタ領域２３、バッファ領域５１、ドリフト領域５０、低濃度ボディ領域２２ｂ、及び、ボディコンタクト領域２２ａを介して、表面電極１１に流れる。すなわち、裏面電極１２から表面電極１１に電流が流れる。トレンチゲート６０のゲート電極６３に印加する電位を、オン電位からオフ電位に切り換えると、ＩＧＢＴがターンオフする。
続いて、ダイオードの動作について説明する。表面電極１１と裏面電極１２の間に、表面電極１１がプラスとなる電圧（すなわち、順電圧）を印加すると、ダイオードがオンする。これによって、表面電極１１から、アノード領域３１、ドリフト領域５０、及び、カソード領域３２を介して、裏面電極１２に電流が流れる。
ダイオードがオンしているときに、キャリア（ホール）が、アノード領域３１からドリフト領域５０を経由してカソード領域３２に向かって移動する。また、ＩＧＢＴ領域２のボディ領域２２のうちのダイオード領域３に近い部分、ドリフト領域５０のうちのダイオード領域３に近い部分が寄生ダイオードとして動作する場合がある。この場合、ボディ領域２２からドリフト領域５０に注入されたキャリア（ホール）は、ドリフト領域５０を経由してカソード領域３２に向かって移動する。このように、ダイオードがオンしているときに、ドリフト領域５０内にキャリアが蓄積する。
続いて、ダイオードに印加されている電圧が順電圧から逆電圧に切り換わる場合を説明する。すなわち、表面電極１１と裏面電極１２の間に、裏面電極１２がプラスとなる電圧（すなわち、逆電圧）が印加させる場合を説明する。その場合は、ダイオードが逆回復動作する。逆回復動作では、順電圧印加時にドリフト領域５０内に蓄積していたホールが表面電極１１に排出され、順電圧印加時にドリフト領域５０内に蓄積していた電子が裏面電極１２に排出される。
ダイオードが逆回復動作するときに、ドリフト領域５０から表面電極１１に排出される多量のホールの一部は、アノード領域３１を介して表面電極１１に流れる。また、ダイオード領域３の長手方向においてアノード領域３１に隣接する位置にウェル領域４１が形成されているので、ドリフト領域５０から表面電極１１に排出される多量のホールの一部が、ウェル領域４１を介して表面電極１１に流れる。
本実施例ではドリフト領域５０内に結晶欠陥領域１００が形成されているので、ダイオードが逆回復動作するときに、ドリフト領域５０から表面電極１１に排出される多量のホールは、ドリフト領域５０内の結晶欠陥領域１００を通過する。結晶欠陥領域１００では結晶欠陥がキャリアの再結合中心として機能するので、結晶欠陥領域１００を通過する多量のホールの一部が電子と再結合して消滅する。このように、結晶欠陥領域１００の存在によりホールが消滅するので、ドリフト領域５０からアノード領域３１を介して表面電極１１に排出されるホールの量が少なくなる。これにより、ダイオードが逆回復動作するときに生じる逆回復動電流が抑制される。
また、上記の半導体装置１では、結晶欠陥領域１００がダイオード領域３の長手方向に沿って、ダイオード領域３内のドリフト領域５０から周辺領域４内のドリフト領域５０にまで連続して延びている。そして、結晶欠陥領域１００がダイオード領域３の長手方向に延び、ウェル領域４１と重なる位置まで周辺領域４に侵入している。これにより、半導体基板１０の深さ方向において結晶欠陥領域１００とウェル領域４１が重なるように、結晶欠陥領域１００の範囲が拡大されている。その結果、ホールがドリフト領域５０からウェル領域４１を介して表面電極１１に排出される経路にも、結晶欠陥領域１００が存在している。そのため、ドリフト領域５０からウェル領域４１に流れ込む多量のホールは、結晶欠陥領域１００を通過する。これにより、ドリフト領域５０からウェル領域４１に流れ込むホールが結晶欠陥領域１００において消滅する。その結果、ドリフト領域５０からウェル領域４１を介して表面電極１１に排出されるホールの量が少なくなる。これにより、ダイオードが逆回復動作するときにウェル領域４１に流れ込むホールの量が少なくなり、逆回復動電流が抑制され、リカバリ耐量が向上する。
なお、従来の技術では、結晶欠陥領域が周辺領域にまで形成されていなかったので、ドリフト領域からウェル領域に流れ込む多量のホールが結晶欠陥領域を通過しない。ホールが結晶欠陥領域を通過しないので、ホールが再結合によって消滅せずに、ウェル領域に多量のホールが流れ込んでいた。特に、ウェル領域のうちダイオード領域に近い部分に多量のホールが集中して流れ込むことがあった。上記実施例の半導体装置１では、このようなウェル領域４１への電流の集中が抑制される。
以上に説明したように、本実施形態の半導体装置１では、結晶欠陥領域１００がダイオード領域３から周辺領域４にまで連続して延び、ウェル領域４１と重なる位置まで周辺領域４に侵入している。これにより、ドリフト領域５０からウェル領域４１に流れ込むホールを周辺領域４の結晶欠陥領域１００により消滅させることができ、ホールの量を少なくすることができる。したがって、逆回復動電流を抑制でき、リカバリ耐量を向上させることができる。また、ウェル領域４１への電流の集中が抑制されるので、ＩＧＢＴのスイッチング速度を高速化しても半導体装置に異常が生じない。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。なお、以下の説明において、上記の説明と同様の構成については、同一の符号を付して説明を省略する。
（第２実施例）
上記実施例では、半導体基板１０が複数のＩＧＢＴ領域２および複数のダイオード領域３を備えていたが、ＩＧＢＴ領域２およびダイオード領域３は単数であってもよい。また、上記実施例では、結晶欠陥領域１００が、半導体基板１０の表面を平面視したときにウェル領域４１と重なる位置まで延びていた。しなしながら、結晶欠陥領域１００は、ダイオード領域３の長手方向において、ダイオード領域３から周辺領域４に侵入していれば、必ずしもウェル領域４１と重なる位置まで延びていなくてもよい。
（第３実施例）
上記実施例では、結晶欠陥領域１００がダイオード領域３の長手方向において半導体基板１０の端部まで形成されていたが、この構成に限定されるものではない。他の実施形態では、図４に示すように、結晶欠陥領域１００が半導体基板１０の端部まで形成されておらず、結晶欠陥領域１００の一方の周辺領域側端部１０１がウェル領域４１の下方に位置していてもよい。ダイオード領域３の長手方向（ｘ方向）における結晶欠陥領域１００の周辺領域側端部１０１は、周辺領域４内に位置している。結晶欠陥領域１００は、ダイオード領域３から周辺領域４に突出するように形成されている。この構成においても、結晶欠陥領域１００は、ウェル領域４１と重なる位置まで周辺領域４内に侵入している。
（第４実施例）
また、上記実施形態では、ダイオード領域３の長手方向において、結晶欠陥領域１００が、アクティブ領域１ａとアクティブ領域１ｂの間で隣り合うダイオード領域３にわたって連続的に形成されていていたが、この構成に限定されるものではない。他の実施形態では、図５に示すように、結晶欠陥領域１００が隣り合うダイオード領域３にわたって連続的に形成されておらず、結晶欠陥領域１００の他方の周辺領域側端部１０１がウェル領域４１の下方に位置していてもよい。ダイオード領域３の長手方向（ｘ方向）における結晶欠陥領域１００の周辺領域側端部１０１は、周辺領域４内に位置している。結晶欠陥領域１００は、ダイオード領域３から周辺領域４に突出するように形成されている。この構成においても、結晶欠陥領域１００は、ウェル領域４１と重なる位置まで周辺領域４内に侵入している。
図４および図５に示す第３実施例および第４実施例に係る構成によれば、上述した図３に示す構成よりも結晶欠陥領域１００が短くなるので、結晶欠陥によるリーク電流が小さくなる。しかしながら、結晶欠陥領域１００があまり短くなると、ドリフト領域５０からウェル領域４１に向かうホールが消滅せずに、ウェル領域４１に多量のホールが集中して流れ込んでしまう場合がある。そこで、結晶欠陥によるリーク電流を小さくすると共にリカバリ耐量を向上させる観点から、結晶欠陥領域１００がダイオード領域３の長手方向において所定の長さで形成されていることが好ましい。より詳細には、図６に示すように、ダイオード領域３の長手方向（ｘ方向）において、ダイオード領域３内のカソード領域３２の周辺領域側端部３２１から周辺領域４内の結晶欠陥領域１００の周辺領域側端部１０１までの距離Ｌが、１２０μｍ以上であることが好ましく、３６０μｍ以上であることがより好ましい。すなわち、結晶欠陥領域１００は、カソード領域３２の周辺領域側端部３２１と結晶欠陥領域１００の周辺領域側端部１０１の間の距離Ｌが、１２０μｍ以上になるように周辺領域４内へ侵入して延びており、より好ましくは、３６０μｍ以上になるように周辺領域４内へ侵入して延びている。
（第５実施例）
上記の各実施例では、ヘリウムイオン等の荷電粒子が注入されることにより結晶欠陥領域１００が形成されていた。そして、結晶欠陥領域１００が、キャリアが再結合して消滅する領域として機能していた。しかしながら、キャリアが再結合して消滅する領域は、結晶欠陥領域１００に限定されるものではない。例えば他の実施例では、ドリフト領域５０に金属元素の不純物が注入されることにより、ドリフト領域５０に再結合中心が導入されてもよい。ドリフト領域５０に再結合中心が導入された領域ではキャリアが再結合して消滅する。このような領域を再結合中心導入領域と称する。上記の各実施例で説明した結晶欠陥領域１００は、再結合中心導入領域の一例である。再結合中心導入領域は、再結合中心を積極的に導入した領域であり、周囲よりも再結合中心の濃度が高い領域である。正孔が過度に集中する個所に再結合中心導入領域を積極的に形成しておくと、再結合中心において正孔が電子と再結合して消滅し、正孔の集中が緩和され、半導体装置が破壊される現象を抑制することができる。
［試験例］
以下に実施例を用いて本明細書に開示の技術をさらに詳細に説明する。実施例では、図６に示す半導体装置のモデルを設定してコンピュータ解析をし、半導体装置におけるホールの量を調べた。より詳細には、ダイオード領域３内のカソード領域３２の周辺領域側端部３２１から周辺領域４内の結晶欠陥領域１００の周辺領域側端部１０１までの距離Ｌを様々に変えて、カソード領域３２の周辺領域側端部３２１に近い部分におけるホールの量を解析した。結果を図７に示す。
図７に示すように、距離Ｌが０μｍ以上１２０μｍ以下の範囲では、距離Ｌが長くなるにしたがってホールの量が低下していく。また、距離Ｌが１２０μｍ以上の範囲では、距離Ｌが長くなってもホールの量はあまり変わらない。すなわち、距離Ｌを１２０μｍまで長くすれば、距離Ｌを１２０μｍより長くした場合とほぼ同等のホールの量になる。よって、距離Ｌが１２０μｍであれば、距離Ｌが１２０μｍより長い場合と同様にホールの分布が抑制される。
以上より、ダイオード領域３内のカソード領域３２の周辺領域側端部３２１から周辺領域４内の結晶欠陥領域１００の周辺領域側端部１０１までの距離Ｌを１２０μｍ以上にするとホールの量を抑制することが確認できた。これにより、距離Ｌを１２０μｍ以上にするとウェル領域４１に流れ込むホールの量が抑制され、リカバリ耐量が向上することが確認できた。
以下、本明細書が開示する半導体装置の技術要素について説明する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
本明細書が一例として開示する半導体装置では、カソード領域の周辺領域側端部から再結合中心導入領域の周辺領域側端部までの距離が１２０μｍ以上であってもよい。上記の距離が１２０μｍ以上であると、ホールがウェル領域に侵入する以前に電子と再結合して消滅する割合が増え、ウェル領域周辺におけるホールの集中度が低下する。
本明細書が一例として開示する半導体装置では、再結合中心導入領域が、ダイオードドリフト領域からウェル領域の外周側にまで連続して延びていてもよい。これによって、ウェル領域の周辺の全位置において、ホールの集中度が低下する。
本明細書が一例として開示する半導体装置では、アクティブ領域では、半導体基板の表面を平面視したときに複数のＩＧＢＴ領域とダイオード領域が交互に繰り返して並置されていてもよい。また、周辺領域が、ＩＧＢＴ領域とダイオード領域が交互に並置された方向（第１方向）においてＩＧＢＴ領域に隣接していてもよい。前記第１方向に沿って観察すると、ＩＧＢＴ領域の外周側に周辺領域が位置している。すなわち、周辺領域・ダイオード領域・ＩＧＢＴ領域・ダイオード領域・・・の順序でなく、周辺領域・ＩＧＢＴ領域・ダイオード領域・ダイオード領域・・・の順序となっている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１；半導体装置
２；ＩＧＢＴ領域
３；ダイオード領域
４；周辺領域
１０；半導体基板
１１；表面電極
１２；裏面電極
２１；エミッタ領域
２２；ボディ領域
２２ａ；ボディコンタクト領域
２２ｂ；低濃度ボディ領域
２３；コレクタ領域
３１；アノード領域
３１ａ；アノードコンタクト領域
３１ｂ；低濃度アノード領域
３２；カソード領域
４１；ウェル領域
４２；裏面領域
５０；ドリフト領域
５１；バッファ領域
６０；トレンチゲート
６１；トレンチ
６２；ゲート絶縁膜
６３；ゲート電極
６４；絶縁膜
７０；ダミートレンチゲート
７１；トレンチ
７２；ゲート絶縁膜
７３；ゲート電極
７４；絶縁膜
１００；結晶欠陥領域

Claims (3)

  1. 同一半導体基板にＩＧＢＴとダイオードが形成されている半導体装置であり、半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を備えており、
    前記半導体基板に、アクティブ領域と、周辺領域と、再結合中心導入領域が形成されており、
    前記アクティブ領域では、前記半導体基板の前記表面を平面視したときにＩＧＢＴ領域とダイオード領域が並置されており、
    前記ダイオード領域では、前記表面電極に導通するアノード領域と、前記裏面電極に導通するカソード領域と、前記アノード領域と前記カソード領域の間に位置するダイオードドリフト領域が形成されており、
    前記周辺領域は、前記半導体基板の前記表面を平面視したときに前記アクティブ領域の周辺に位置しており、前記半導体基板の前記表面から前記アノード領域より深い位置まで達しているとともに前記表面電極に導通しているｐ型のウェル領域と、前記ウェル領域の裏面側に位置しているとともに前記ダイオードドリフト領域と繋がっている周辺ドリフト領域を備えており、
    前記再結合中心導入領域では再結合中心が導入されて周囲の再結合中心の濃度よりも高くなっており、前記再結合中心導入領域が、前記ダイオード領域の長手方向に沿って、前記ダイオードドリフト領域から前記周辺ドリフト領域にまで連続して延びており、
    前記再結合中心導入領域が、前記ダイオードドリフト領域から前記周辺ドリフト領域に突出し、かつ前記半導体基板の端部までは延びていない、
    半導体装置。
  2. 前記再結合中心導入領域が、前記ダイオードドリフト領域から前記ウェル領域の外周側にまで連続して延びている、請求項１に記載の半導体装置。
  3. 前記アクティブ領域では、前記半導体基板の前記表面を平面視したときに複数の前記ＩＧＢＴ領域と前記ダイオード領域が交互に繰り返して並置されており、
    前記周辺領域が、前記ＩＧＢＴ領域と前記ダイオード領域が交互に並置された方向において前記ＩＧＢＴ領域に隣接している、請求項１または２に記載の半導体装置。
JP2014198483A 2014-09-29 2014-09-29 半導体装置 Active JP6197773B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014198483A JP6197773B2 (ja) 2014-09-29 2014-09-29 半導体装置
KR1020167034974A KR101870557B1 (ko) 2014-09-29 2015-08-03 반도체 장치
PCT/JP2015/071990 WO2016051953A1 (ja) 2014-09-29 2015-08-03 半導体装置
DE112015004439.6T DE112015004439T5 (de) 2014-09-29 2015-08-03 Halbleitervorrichtung
US15/307,401 US9887191B2 (en) 2014-09-29 2015-08-03 Semiconductor device
CN201580052916.4A CN106688083B (zh) 2014-09-29 2015-08-03 半导体装置
TW104126875A TWI633665B (zh) 2014-09-29 2015-08-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014198483A JP6197773B2 (ja) 2014-09-29 2014-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2016072359A JP2016072359A (ja) 2016-05-09
JP6197773B2 true JP6197773B2 (ja) 2017-09-20

Family

ID=55629999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014198483A Active JP6197773B2 (ja) 2014-09-29 2014-09-29 半導体装置

Country Status (7)

Country Link
US (1) US9887191B2 (ja)
JP (1) JP6197773B2 (ja)
KR (1) KR101870557B1 (ja)
CN (1) CN106688083B (ja)
DE (1) DE112015004439T5 (ja)
TW (1) TWI633665B (ja)
WO (1) WO2016051953A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6830767B2 (ja) * 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
CN107958906B (zh) * 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
WO2018105299A1 (ja) 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
CN109314134B (zh) 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
CN110574146B (zh) 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7091693B2 (ja) * 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7091714B2 (ja) 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
CN111129133B (zh) * 2018-10-30 2021-03-02 比亚迪半导体股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
EP3817039B1 (en) * 2019-02-07 2022-11-23 Fuji Electric Co., Ltd. Semiconductor device
WO2020202430A1 (ja) * 2019-04-01 2020-10-08 三菱電機株式会社 半導体装置
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP2021136423A (ja) * 2020-02-28 2021-09-13 富士電機株式会社 半導体装置
CN111987089A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块
US11575001B2 (en) 2020-10-01 2023-02-07 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2010147239A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
CN102822968B (zh) * 2010-04-02 2016-08-03 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2016072359A (ja) 2016-05-09
CN106688083B (zh) 2020-05-19
TWI633665B (zh) 2018-08-21
US20170263603A1 (en) 2017-09-14
DE112015004439T5 (de) 2017-06-29
CN106688083A (zh) 2017-05-17
KR101870557B1 (ko) 2018-06-22
US9887191B2 (en) 2018-02-06
TW201624704A (zh) 2016-07-01
WO2016051953A1 (ja) 2016-04-07
KR20170003686A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
JP6197773B2 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
US9853024B2 (en) Semiconductor device
JP6063915B2 (ja) 逆導通ｉｇｂｔ
JP5918288B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP6135636B2 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
US9245950B2 (en) Method for fabricating an insulated gate bipolar transistor
US10276654B2 (en) Semiconductor device with parallel PN structures
JP2015138789A (ja) 半導体装置
CN106463542B (zh) 半导体装置
US20170077217A1 (en) Semiconductor device
JP6098707B2 (ja) 半導体装置
JP5989689B2 (ja) 半導体装置
WO2014125584A1 (ja) 半導体装置
JP2019161112A (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP5156238B2 (ja) 半導体装置
JP5700028B2 (ja) 半導体装置
JP2005175062A (ja) 半導体装置とラッチアップ現象の抑制方法
JP2019160877A (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R151 Written notification of patent or utility model registration

Ref document number: 6197773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250