CN110574146B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110574146B
CN110574146B CN201880028773.7A CN201880028773A CN110574146B CN 110574146 B CN110574146 B CN 110574146B CN 201880028773 A CN201880028773 A CN 201880028773A CN 110574146 B CN110574146 B CN 110574146B
Authority
CN
China
Prior art keywords
lifetime control
semiconductor substrate
region
active
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880028773.7A
Other languages
English (en)
Other versions
CN110574146A (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110574146A publication Critical patent/CN110574146A/zh
Application granted granted Critical
Publication of CN110574146B publication Critical patent/CN110574146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备半导体基板、设置于半导体基板的有源部、以及在半导体基板的上表面设置于有源部与半导体基板的外周端之间的边缘终端结构部，有源部具有晶体管部、以及在半导体基板的上表面与晶体管部交替地配置在预定的第一方向上的二极管部，半导体装置还具备端部寿命控制部，端部寿命控制部在边缘终端结构部设置于半导体基板的内部，并在第一方向上连续地设置于与至少两个以上的二极管部对置的范围内。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
作为半导体装置，已知有在同一半导体基板设置绝缘栅双极型晶体管(IGBT)和续流二极管(FWD)等二极管而成的反向导通IGBT(RC-IGBT)(例如，参照专利文献1)。
专利文献1：日本特开平11-97715号公报
发明内容
技术问题
对于半导体装置，优选提高关断耐量等特性。
技术方案
为了解决上述课题，在本发明的第一方式中，提供一种具备半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的有源部。半导体装置可以具备在半导体基板的上表面设置于有源部与半导体基板的外周端之间的边缘终端结构部。有源部可以具有晶体管部。有源部可以具有二极管部，上述二极管部在半导体基板的上表面与晶体管部交替地配置在预定的第一方向上。半导体装置可以具备端部寿命控制部，上述端部寿命控制部在边缘终端结构部设置于半导体基板的内部，并且在第一方向上连续地设置在与至少两个以上的二极管部对置的范围内。
端部寿命控制部可以在与半导体基板的上表面平行的面中以包围有源部的方式设置为环状。半导体装置可以具备有源部寿命控制部，上述有源部寿命控制部在二极管部设置于半导体基板的内部。在与半导体基板的上表面平行的面中，端部寿命控制部与有源部寿命控制部可以在与第一方向垂直的第二方向上相连。
端部寿命控制部可以具有上侧端部寿命控制部，上侧端部寿命控制部在与半导体基板的上表面垂直的深度方向上，配置于比半导体基板的中央靠近上侧的位置。有源部寿命控制部可以具有上侧有源部寿命控制部，上侧有源部寿命控制部在与半导体基板的上表面垂直的深度方向上，配置于比半导体基板的中央靠近上侧的位置。在第一方向上，上侧有源部寿命控制部与上侧端部寿命控制部可以不相连。
在有源部的第一方向上的端部可以配置有晶体管部。上侧端部寿命控制部可以以与在第一方向的端部设置的晶体管部的至少一部分不重叠的方式配置。
端部寿命控制部可以具有下侧端部寿命控制部，下侧端部寿命控制部在与半导体基板的上表面垂直的深度方向上，配置于比半导体基板的中央靠近下侧的位置。有源部寿命控制部可以具有下侧有源部寿命控制部，下侧有源部寿命控制部在与半导体基板的上表面垂直的深度方向上，配置于比半导体基板的中央靠近下侧的位置。在第二方向上，下侧有源部寿命控制部与下侧端部寿命控制部可以相连。端部寿命控制部可以不具有配置于比半导体基板的中央靠近上侧的位置的上侧端部寿命控制部。
下侧端部寿命控制部可以以与在第一方向的端部设置的晶体管部的至少一部分不重叠的方式配置。下侧端部寿命控制部可以以与在第一方向的端部设置的整个晶体管部重叠的方式配置。
二极管部可以具有阴极区，阴极区在半导体基板的内部以与半导体基板的下表面接触的方式设置。在与半导体基板的上表面平行的面中，下侧端部寿命控制部可以配置于与阴极区不重叠的区域。
下侧端部寿命控制部的与第一方向垂直的第二方向上的端部与阴极区的第二方向上的端部可以对置地配置。半导体装置可以具备栅极流道，栅极流道设置于半导体装置的有源部中的上表面的上方。有源部寿命控制部还可以设置于栅极流道的下方。
在有源部的第一方向上的端部设置的晶体管部的第一方向上的宽度可以比其他晶体管部的第一方向上的宽度大。在有源部的第一方向上的端部设置的晶体管部的第一方向上的宽度可以比其他晶体管部的第一方向上的宽度小。
在本发明的第二的方式中，提供一种半导体装置，其具有半导体基板、设置于半导体基板的晶体管部、以及在半导体基板的上表面与晶体管部交替地配置在预定的第一方向上的二极管部，沿X轴方向排列的晶体管部70中的在第一方向上的端部设置的晶体管部的第一方向上的宽度与其他晶体管部的第一方向上的宽度不同。
应予说明，上述发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的上表面的结构的图。
图2是示出设置于半导体基板10的内部的寿命控制部的配置例的图。
图3是放大图1中的区域130的附近而得的图。
图4是示出图2中的A-A截面的一个示例的图。
图5是示出图2中的B-B截面的一个示例的图。
图6是示出图2中的C-C截面的一个示例的图。
图7是示出设置于半导体基板10的内部的寿命控制部的配置例的图。
图8A是示出图7中的A-A截面的一个示例的图。
图8B是示出图8A的E-E截面中的上侧端部寿命控制部150和下侧端部寿命控制部160的寿命控制体浓度分布的一个示例的图。
图9是示出图7中的B-B截面的一个示例的图。
图10是示出图7中的C-C截面的一个示例的图。
图11是图7中的区域132的放大图。
图12是示出图11中的D-D截面的图。
图13是示出上侧端部寿命控制部150的另一示例的图。
图14是示出上侧有源部寿命控制部152的另一示例的图。
图15是示出下侧端部寿命控制部160和下侧有源部寿命控制部162的另一示例的图。
图16是示出下侧端部寿命控制部160的另一示例的图。
图17是示出B-B截面的另一示例的图。
图18是示出A-A截面的另一示例的图。
图19A是示出寿命控制部的另一配置例的图。
图19B是示出图19A中的B-B截面的图。
图19C是示出图19A中的A-A截面的图。
图20是示出半导体装置100的上表面结构的另一示例的图。
图21是示出半导体装置100的上表面结构的图。
图22是放大图20所示的区域134而得的俯视图。
图23是示出图22中的F-F截面的一个示例的图。
图24是示出图21中的G-G截面的一个示例的图。
图25是示出图20中的G-G截面的一个示例的图。
符号说明
10···半导体基板，11···阱区，12···发射区，14···基区，15···接触区，16···蓄积区，18···漂移区，20···缓冲区，21···上表面，22···集电区，23···下表面，24···集电极，25···连接部，29···直线部，30···虚设沟槽部，31···前端部，32···虚设绝缘膜，34···虚设导电部，38···层间绝缘膜，39···直线部，40···栅极沟槽部，41···前端部，42···栅极绝缘膜，44···栅极导电部，48···栅极流道，49···接触孔，50···栅极金属层，52···发射电极，54···接触孔，56···接触孔，60···台面部，70···晶体管部，80···二极管部，81···端部，82···阴极区，90···边缘终端结构部，92···保护环，94···场板，100···半导体装置，110···感温部，112···感温布线，114···感温焊盘，116···栅极焊盘，118···发射极焊盘，120···有源部，130···区域，131···范围，132···区域，134···区域，140···外周端，150···上侧端部寿命控制部，151···上侧边界寿命控制部，152···上侧有源部寿命控制部，153···边界，160···下侧端部寿命控制部，162···下侧有源部寿命控制部，174···沟道截止部，182···第一终端区，184···第二终端区
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式不限定权利要求所涉及的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或安装半导体装置时的向基板等的安装方向。
在本说明书中，有时使用X轴、Y轴和Z轴的直角坐标轴来说明技术事项。在本说明书中，将与半导体基板的上表面平行的面设为XY面，并将与半导体基板的上表面垂直的深度方向设为Z轴。
在各实施例中，示出使第一导电型为N型且使第二导电型为P型的例子，但是也可以使第一导电型为P型，使第二导电型为N型。此时，各实施例中的基板、层、区域等的导电型分别为相反的极性。另外，在本说明书中，在记载为P+型(或N+型)的情况下，是指掺杂浓度比P型(或N型)的掺杂浓度高，在记载为P-型(或N-型)的情况下，是指掺杂浓度比P型(或N型)的掺杂浓度低。
在本说明书中，掺杂浓度是指施主化或受主化的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为掺杂浓度。另外，有时将掺杂区中的掺杂浓度分布的峰值作为该掺杂区中的掺杂浓度。
图1是示出本发明的一个实施方式的半导体装置100的上表面的结构的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本示例的半导体基板10为硅基板。本说明书中，将俯视时的半导体基板10的外周的端部设为外周端140。俯视是指从半导体基板10的上表面侧与Z轴平行地观察的情况。
半导体装置100具备有源部120和边缘终端结构部90。有源部120是将半导体装置100控制为导通状态时在半导体基板10的上表面与半导体基板10的下表面之间有主电流流通的区域。即，是电流在半导体基板10的内部沿深度方向从半导体基板10的上表面流至半导体基板10的下表面或者从半导体基板10的下表面流至半导体基板10的上表面的区域。
在有源部120设置有晶体管部70和二极管部80。在本说明书中，有时将晶体管部70和二极管部80分别称为元件部或元件区。可以将设置有元件部的区域作为有源部120。应予说明，将在俯视半导体基板10时被夹在两个元件部之间的区域也作为有源部120。
在图1的示例中，以被夹在元件部之间的方式设置有栅极流道48的区域也包含在有源部120内。有源部120也能够被设为俯视半导体基板10时设置有发射电极的区域和被夹在设置有发射电极的区域之间的区域。在图1的示例中，发射电极设置于晶体管部70和二极管部80的上方。
晶体管部70包括IGBT等晶体管。在半导体基板10的上表面，二极管部80在预定的第一方向上与晶体管部70交替地配置。第一方向是图1中的X轴方向。本说明书中，有时将第一方向称为排列方向。
在各个二极管部80中，N+型的阴极区设置于与半导体基板10的下表面接触的区域。在图1中用实线表示的二极管部80是在半导体基板10的下表面设置有阴极区的区域。在本示例的半导体装置100中，与半导体基板的下表面接触的区域中的除阴极区以外的区域为P+型的集电区。
二极管部80是在Z轴方向上投影阴极区而得区域。晶体管部70是在半导体基板10的下表面设置有集电区并且在半导体基板10的上表面周期性地设置有包括N+型的发射区的单位结构的区域。二极管部80与晶体管部70在X轴方向上的边界为阴极区与集电区的边界。在本说明书中，将在Z轴方向上投影阴极区而得的区域沿Y轴方向延伸到有源部120的端部为止的部分(在图1中，用将二极管部80的实线沿Y轴方向延长而得的虚线进行表示)也包含于二极管部80。
在有源部120，晶体管部70可以设置于Y轴方向上的两端。有源部120可以被栅极流道48沿Y轴方向分割。在有源部120的各分割区域，沿X轴方向交替地配置有晶体管部70和二极管部80。
边缘终端结构部90在半导体基板10的上表面设置于有源部120与半导体基板10的外周端140之间。边缘终端结构部90可以在半导体基板10的上表面以包围有源部120的方式配置为环状。本示例的边缘终端结构部90以沿着半导体基板10的外周端140的方式配置。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90具有例如保护环、场板、降低表面电场和将它们进行组合而成的结构。
在半导体基板10的上表面，栅极金属层50设置于边缘终端结构部90与有源部120之间。在栅极金属层50与半导体基板10之间设置有层间绝缘膜，但在图1中将其省略。
在俯视半导体基板10时，栅极金属层50可以以包围有源部120的方式设置。栅极金属层50与设置于有源部120外的栅极焊盘116电连接。栅极焊盘116可以配置于栅极金属层50与有源部120之间。在栅极金属层50与有源部120之间，可以设置有电连接于发射电极的发射极焊盘118等焊盘。
栅极金属层50可以由铝或铝-硅合金形成。栅极金属层50电连接于晶体管部70，并向晶体管部70供给栅极电压。
栅极流道48与栅极金属层50电连接，并延伸到有源部120的上方。至少一个栅极流道48可以以在X轴方向上横穿有源部120的方式设置。栅极流道48向晶体管部70供给栅极电压。栅极流道48可以由掺杂有杂质的多晶硅等半导体材料形成，也可以由金属形成。栅极流道48设置于半导体基板10的上方或半导体基板10的内部，半导体基板10与栅极流道48之间通过绝缘膜而被绝缘。
本示例的半导体装置100具备感温部110、感温布线112和感温焊盘114。感温部110设置于有源部120的上方。在俯视半导体基板10时，感温部110可以设置于有源部120的中央。感温部110感测有源部120的温度。感温部110可以是由单晶硅或多晶硅形成的pn型感温二极管。
在俯视半导体基板10时，感温布线112设置于有源部120的上方。感温布线112连接于感温部110。感温布线112在半导体基板10的上表面延伸到有源部120与外周端140之间的区域，并与感温焊盘114连接。感温布线112可以包括：与pn型感温二极管的p型层电连接的阳极的布线112-1以及与pn型感温二极管的n型层电连接的阴极的布线112-2。感温焊盘114可以包括阳极焊盘114-1和阴极焊盘114-2。
图2是示出设置于半导体基板10的内部的寿命控制部的配置例的图。在图2中，对图1中所示的俯视图标注阴影线来表示设置有寿命控制部的区域。在图2中，省略了图1所示的符号的一部分。
寿命控制部是通过将杂质注入到半导体基板的内部等从而有目的地形成有寿命控制体的区域。寿命控制体可以是载流子的复合中心，也可以是结晶缺陷，还可以是空穴、复合空穴、它们与构成半导体基板10的元素的复合缺陷、错位、氦、氖等稀有气体元素、铂等金属元素等。寿命控制部能够通过将氦等注入到半导体基板10而形成。
寿命控制部包括设置于边缘终端结构部90的端部寿命控制部。在图2中，示出了上侧端部寿命控制部150作为端部寿命控制部的一个示例。上侧端部寿命控制部150在边缘终端结构部90中设置于半导体基板10的内部。另外，上侧端部寿命控制部150在Z轴方向上配置于半导体基板10的中央与半导体基板10的上表面之间。
上侧端部寿命控制部150在X轴方向上连续地设置于与至少两个以上的二极管部80(例如二极管部80A、80B)对置的范围131内。由此，在关断半导体装置100时(即，关断晶体管部70时)，能够减少从边缘终端结构部90抽出到晶体管部70的发射区的载流子。因此，提高半导体装置100的关断耐量。
在图2的示例中，上侧端部寿命控制部150在与半导体基板10的上表面平行的面中以包围有源部120的方式设置为环状。由此，能够进一步减少从边缘终端结构部90抽出到晶体管部70的发射区的载流子。上侧端部寿命控制部150可以在半导体基板10的上表面与有源部120分离地配置。
寿命控制部还可以具备设置于有源部120的有源部寿命控制部。在图2中，示出了上侧有源部寿命控制部152作为有源部寿命控制部的一个示例。上侧有源部寿命控制部152在有源部120中设置于半导体基板10的内部。另外，上侧有源部寿命控制部152在Z轴方向上配置于半导体基板10的中央与半导体基板10的上表面之间。
本示例的上侧有源部寿命控制部152的至少一部分设置于二极管部80。上侧有源部寿命控制部152可以与整个二极管部80重叠。在图2的示例中，上侧有源部寿命控制部152在X轴方向上的宽度大于二极管部80在X轴方向上的宽度。
另外，在与半导体基板10的上表面平行的面内，上侧有源部寿命控制部152在与第一方向垂直的第二方向(在本示例中为Y轴方向)上与上侧端部寿命控制部150相连。应予说明，寿命控制部相连(或连接)可以指大致相同浓度的寿命控制体连续地设置的状态，也可以指浓度比未设置有寿命控制体的区域(例如，半导体基板10的深度方向上的中心区域)的浓度高的寿命控制体连续地设置的状态。大致相同浓度是指例如2倍以内的浓度。在本示例中，第二方向是Y轴方向。上侧有源部寿命控制部152可以以在Y轴方向上横穿有源部120的方式设置。在该情况下，上侧有源部寿命控制部152以将上侧端部寿命控制部150中的在Y轴方向上对置的上侧端部寿命控制部150-1与150-2连接的方式设置。
在半导体基板10的上表面，上侧有源部寿命控制部152未设置于晶体管部70的至少一部分区域。由此，能够减少因上侧有源部寿命控制部152造成的晶体管部70中的漏电流。
应予说明，在X轴方向上，上侧有源部寿命控制部152与上侧端部寿命控制部150可以不相连。即，在上侧有源部寿命控制部152与上侧端部寿命控制部150之间存在未设置上侧的寿命控制部的区域。该区域可以是在X轴方向上在有源部120的端部设置的晶体管部70的上方的区域。即，上侧端部寿命控制部150和上侧有源部寿命控制部152以与有源部120的X轴方向端部的晶体管部70的至少一部分不重叠的方式配置。由此，能够减少晶体管部70中的漏电流。
图3是将图1中的区域130的附近放大而得的图。本示例的半导体装置100具备设置于半导体基板10的内部并且在半导体基板10的上表面露出的保护环92、栅极沟槽部40、虚设沟槽部30、P+型的阱区11、N+型的发射区12、P-型的基区14和P+型的接触区15。在本说明书中，有时将栅极沟槽部40或虚设沟槽部30简称为沟槽部。另外，本示例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52和栅极金属层50。发射电极52与栅极金属层50彼此分离地设置。
在栅极金属层50的外侧(Y轴方向正侧)配置有边缘终端结构部90。边缘终端结构部90如上所述可以具有一个以上的保护环92。保护环92是设置于半导体基板10的内部的P型区域。保护环92在栅极金属层50的外侧以包围有源部120的方式设置为环状。
在发射电极52和栅极金属层50与半导体基板10的上表面之间设置有层间绝缘膜，但在图3中省略图示。在本示例的层间绝缘膜，接触孔56、接触孔49和接触孔54以贯穿该层间绝缘膜的方式设置。
发射电极52通过接触孔54而与半导体基板10的上表面中的发射区12、接触区15和基区14接触。另外，发射电极52通过接触孔56而与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有连接部25，该连接部25由掺杂有杂质的多晶硅等具有导电性的材料形成。在连接部25与半导体基板10的上表面之间，设置有氧化膜等绝缘膜。
栅极金属层50通过接触孔49而与栅极流道48接触。应予说明，在图1中，省略了区域130中的栅极流道48。在有源部120的端部，栅极金属层50与栅极沟槽部40也可以不介由栅极流道48地连接。
栅极流道48由掺杂有杂质的多晶硅等形成。栅极流道48在半导体基板10的上表面与栅极沟槽部40内的栅极导电部连接。栅极流道48不与虚设沟槽部30内的虚设导电部连接。本示例的栅极流道48从接触孔49的下方设置到栅极沟槽部40的前端部41为止。
在栅极流道48与半导体基板10的上表面之间设置有氧化膜等绝缘膜。在栅极沟槽部40的前端部41，栅极导电部在半导体基板10的上表面露出。在栅极导电部的上方的绝缘膜，设置有连接栅极导电部和栅极流道48的接触孔。应予说明，在图3中在俯视时，存在发射电极52与栅极流道48重叠的部位，但发射电极52与栅极流道48以隔着未图示的绝缘膜的方式彼此电绝缘。
发射电极52和栅极金属层50由含有金属的材料形成。例如，各电极的至少一部分的区域由铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的势垒金属，也可以在接触孔内具有由钨等形成的插塞。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30在半导体基板10的上表面沿着预定的排列方向(在本示例中为X轴方向)以预定的间隔排列。在本示例的晶体管部70中，一个以上的栅极沟槽部40和一个以上的虚设沟槽部30沿着排列方向交替地设置。
本示例的栅极沟槽部40可以具有沿着垂直于排列方向的长度方向(在本示例中为Y轴方向)直线状地延伸的两个直线部39、以及连接两个直线部39的前端部41。前端部41的至少一部分优选在半导体基板10的上表面设置为曲线状。在栅极沟槽部40的两个直线部39，由于前端部41将沿着长度方向的直线形状的端即端部彼此连接，从而能够缓和直线部39的端部处的电场集中。在本说明书中，将栅极沟槽部40的各个直线部39作为一个栅极沟槽部40进行处理。
至少一个虚设沟槽部30设置于栅极沟槽部40的各个直线部39之间。这些虚设沟槽部30可以与栅极沟槽部40同样地具有直线部29和前端部31。在另一示例中，虚设沟槽部30也可以具有直线部29且不具有前端部31。在图3所示的示例中，在晶体管部70中，虚设沟槽部30的两个直线部29配置于栅极沟槽部40的两个的直线部39之间。
在二极管部80中，多个虚设沟槽部30在半导体基板10的上表面沿着X轴方向配置。二极管部80中的虚设沟槽部30在XY面上的形状可以与设置于晶体管部70的虚设沟槽部30相同。
虚设沟槽部30的前端部31具有与栅极沟槽部40的前端部41相同的形状，虚设沟槽部30的直线部29具有与栅极沟槽部40的直线部39相同的形状。设置于二极管部80的虚设沟槽部30与设置于晶体管部70的直线形状的虚设沟槽部30在Y轴方向上的长度可以相等。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。阱区11与接触孔54的长度方向上的端中的设置有栅极金属层50一侧的端在XY面内分离地设置。阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40的栅极金属层50侧的一部分的区域和虚设沟槽部30的栅极金属层50侧的一部分的区域设置于阱区11。栅极沟槽部40的前端部41的Z轴方向上的底部、以及虚设沟槽部30的前端部31的Z轴方向上的底部可以被阱区11覆盖。
在晶体管部70和二极管部80中，分别设置有被各沟槽部夹在中间的一个以上的台面部60。台面部60是指在半导体基板10的被沟槽部夹在中间的区域中，位于比沟槽部的最深的底部靠近上表面侧的区域。
在被各沟槽部夹在中间的台面部60设置有基区14。基区14是掺杂浓度比阱区11的掺杂浓度低的第二导电型(P-型)。
在台面部60的基区14的上表面，设置有掺杂浓度比基区14的掺杂浓度高的第二导电型的接触区15。本示例的接触区15为P+型。在半导体基板10的上表面，阱区11可以在栅极金属层50的方向上与接触区15中的配置在Y轴方向上最端部的接触区15分离地设置。在半导体基板10的上表面，基区14在阱区11与接触区15之间露出。
在晶体管部70中，掺杂浓度比设置于半导体基板10的内部的漂移区的掺杂浓度高的第一导电型的发射区12选择性地设置于台面部60-1的上表面。本示例的发射区12为N+型。在半导体基板10的深度方向(-Z轴方向)上与发射区12接触的基区14中的、与栅极沟槽部40接触的部分作为沟道部而发挥功能。如果将导通电压施加到栅极沟槽部40，则在Z轴方向上设置于发射区12与漂移区之间的基区14中，在与栅极沟槽部40接触的部分形成作为电子的反转层的沟道。通过使沟道形成于基区14，从而使载流子在发射区12与漂移区之间流通。
在本示例中，在各台面部60的Y轴方向上的两端部，配置有基区14-e。在本示例中，在各个台面部60的上表面，在台面部60的中央侧与基区14-e接触的区域为接触区15。另外，在与接触区15相反一侧与基区14-e接触的区域为阱区11。
在本示例的晶体管部70的台面部60-1，接触区15和发射区12沿着Y轴方向交替地配置于被夹在Y轴方向两端的基区14-e之间的区域。接触区15和发射区12中的每一个都在X轴方向上从夹着台面部60-1的一个沟槽部起设置到夹着台面部60-1的另一个沟槽部为止。
在晶体管部70的台面部60中的设置于晶体管部70与二极管部80的边界的一个以上的台面部60-2，设置有面积大于台面部60-1的接触区15的面积的接触区15。在台面部60-2可以不设置发射区12。在本示例的台面部60-2，接触区15设置于被夹在基区14-e之间的整个区域。
在本示例的晶体管部70的各台面部60-1，接触孔54设置于接触区15和发射区12中的各区域的上方。台面部60-2中的接触孔54设置于接触区15的上方。在各台面部60，接触孔54未设置在与基区14-e和阱区11对应的区域。晶体管部70的各台面部60中的接触孔54可以在Y轴方向上具有相同的长度。
在二极管部80，N+型的阴极区82设置于与半导体基板10的下表面接触的区域。在图3中，用虚线示出了设置有阴极区82的区域。在与半导体基板10的下表面接触的区域，P+型的集电区可以设置于未设置有阴极区82的区域。
晶体管部70可以是在Z轴方向上与集电区重叠的区域中的、设置有台面部60和与该台面部60接触的沟槽部的区域，其中，该台面部60设置有接触区15和发射区12。但是，在晶体管部70与二极管部80的边界中的台面部60-2，可以设置有接触区15来代替发射区12。
在二极管部80的台面部60-3的上表面配置有基区14。但是，也可以在与基区14-e接触的区域不设置接触区15。在接触区15的上方，接触孔54封端。应予说明，在图3示例中，二极管部80具有五个台面部60-3和夹着台面部60-3的六个虚设沟槽部30，但二极管部80中的台面部60-3和虚设沟槽部30数量不限于此。在二极管部80，可以设置更多的台面部60-3和虚设沟槽部30。
如图2所示，在X轴方向上，在比二极管部80广阔的范围内，可以设置有上侧有源部寿命控制部152。在图3中，用箭头示出了设置有上侧有源部寿命控制部152的范围。上侧有源部寿命控制部152也设置于晶体管部70的区域中的、在X轴方向上与二极管部80接触的一部分的区域。
上侧有源部寿命控制部152在X轴方向上设置于晶体管部70的长度L1为例如100μm以上且150μm以下。在另一示例中，L1可以为半导体基板10的Z轴方向上的厚度的1倍以上且1.5倍以下。L1可以为晶体管部70的X轴方向上的长度的1/5以下，也可以为晶体管部70的X轴方向上的长度的1/10以下。
另外，半导体装置100也可以具有下侧有源部寿命控制部162。关于下侧有源部寿命控制部162在后面描述。在图3中，用箭头示出了X轴方向上的设置有下侧有源部寿命控制部162的范围。下侧有源部寿命控制部162设置于晶体管部70的至少一部分的区域，并且不设置于二极管部80的至少一部分的区域。本示例的下侧有源部寿命控制部162设置于包括晶体管部70与二极管部80的X轴方向上的边界、以及晶体管部70的一部分和二极管部80的一部分在内的范围内。
晶体管部70中的上侧有源部寿命控制部152的端部与晶体管部70中的下侧有源部寿命控制部162的端部在X轴方向上的距离L2为例如50μm以上且100μm以下。在另一示例中，距离L2也可以为半导体基板10的Z轴方向上的厚度的0.5倍以上且1.0倍以下。
图4是示出图2中的A-A截面的一个示例的图。A-A截面是包含二极管部80、晶体管部70和边缘终端结构部90的与XZ面平行的截面。
本示例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电极24。层间绝缘膜38以覆盖半导体基板10的上表面的至少一部分的方式设置。在层间绝缘膜38设置有接触孔54等贯穿孔。通过接触孔54使半导体基板10的上表面露出。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或氮化膜等。
发射电极52在晶体管部70和二极管部80设置于半导体基板10和层间绝缘膜38的上表面。发射电极52还设置于接触孔54的内部，并与通过接触孔54而露出的半导体基板10的上表面21接触。
集电极24设置于半导体基板10的下表面23。集电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电极24由金属等导电材料形成。在本说明书中，将连接发射电极52和集电极24的方向称为深度方向(Z轴方向)。将从集电极24朝向发射电极52的方向设为Z轴方向的正向。
如上所述，在边缘终端结构部90设置有上侧端部寿命控制部150。另外，在整个二极管部80和晶体管部70的一部分的区域，设置有上侧有源部寿命控制部152。上侧端部寿命控制部150和上侧有源部寿命控制部152在与半导体基板10的上表面21垂直的深度方向上配置于比半导体基板10的中央靠近上侧的位置。上侧端部寿命控制部150和上侧有源部寿命控制部152可以设置于距离半导体基板10的上表面21为半导体基板10的厚度的1/4以内的深度。从上表面21观察时，上侧端部寿命控制部150和上侧有源部寿命控制部152可以设置于比沟槽部的底部深的位置，也可以设置于比阱区11的底部深的位置。上侧端部寿命控制部150和上侧有源部寿命控制部152可以设置于相同的深度位置，也可以设置于不同的深度位置。
本示例的上侧端部寿命控制部150在X轴方向上仅设置于边缘终端结构部90的一部分的区域，但也可以设置于整个边缘终端结构部90。另外，在有源部120(在本示例中为晶体管部70)的一部分也可以设置有上侧端部寿命控制部150。
通过设置上侧端部寿命控制部150，能够抑制载流子从边缘终端结构部90流到有源部120。另外，通过设置上侧有源部寿命控制部152，从而使二极管部80等的沟槽部底部附近处的载流子的寿命降低。由此，改善二极管部80的反向恢复特性。另外，通过在晶体管部70与二极管部80的边界部也设置上侧有源部寿命控制部152，能够抑制载流子集中于边界部附近而改善关断破坏、反向恢复破坏、短路破坏等的破坏耐量。
在边缘终端结构部90设置有多个保护环92、多个场板94和沟道截止部174。保护环92的上表面被层间绝缘膜38覆盖。场板94由金属或多晶硅等导电材料形成于层间绝缘膜38上。场板94通过设置于层间绝缘膜38的贯穿孔而与保护环92连接。
沟道截止部174以在半导体基板10的外周端140处的上表面21和侧面露出的方式设置。沟道截止部174是掺杂浓度比漂移区18的掺杂浓度高的N型的区域。
在有源部120(在本示例中为晶体管部70)与边缘终端结构部90之间，设置有阱区11和栅极金属层50。阱区11可以在半导体基板10的上表面21露出。阱区11的上表面被层间绝缘膜38覆盖，在层间绝缘膜38上配置有栅极金属层50。在层间绝缘膜38上，也可以设置有栅极流道48。阱区11优选在X轴方向上设置于比栅极金属层50宽的范围内。
在二极管部80和晶体管部70中的半导体基板10的上表面侧，设置有P-型的基区14。在半导体基板10的内部，N-型的漂移区18配置于基区14的下方。各个沟槽部以从半导体基板10的上表面贯穿基区14而到达漂移区18的方式设置。
在该截面中，在晶体管部70的各台面部60-1，从半导体基板10的上表面侧依次配置有N+型的发射区12、P-型的基区14和N+型的蓄积区16。蓄积区16蓄积有比漂移区18的施主浓度高的施主浓度。在蓄积区16的下方设置有漂移区18。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。即，蓄积区16可以在X轴方向上被沟槽部夹在中间。通过在漂移区18与基区14之间设置浓度比漂移区18的浓度高的蓄积区16，能够提高载流子注入促进效应(IE效应，Injection-Enhancement effect)而降低晶体管部70中的导通电压。
应予说明，在穿过晶体管部70的接触区15的XZ截面中，在晶体管部70的各台面部60-1设置有接触区15来代替发射区12。另外，在台面部60-2设置有接触区15来代替发射区12。接触区15可以作为抑制闩锁效应的闩锁抑制层而发挥功能。
在该截面中，在二极管部80的各台面部60-3，从半导体基板10的上表面侧依次配置有P-型的基区14和N+型的蓄积区16。在蓄积区16的下方设置有漂移区18。在二极管部80也可以不设置蓄积区16。
在晶体管部70，P+型的集电区22设置于与半导体基板10的下表面23接触的区域。在二极管部80，N+型的阴极区82设置于与半导体基板10的下表面23接触的区域。
在本示例的半导体基板10，N+型的缓冲区20设置于漂移区18与集电区22之间以及漂移区18与阴极区82之间。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在半导体基板10的上表面21侧，设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21贯穿基区14而到达漂移区18。在设置有发射区12、接触区15和蓄积区16中的至少任一个的区域，各沟槽部也贯穿这些区域而到达漂移区18。沟槽部贯穿掺杂区域并不限于以在形成掺杂区域之后形成沟槽部的顺序来制造。在形成沟槽部之后，在沟槽部之间形成掺杂区域的情况也包含于沟槽部贯穿掺杂区域的情况中。
栅极沟槽部40具有设置于半导体基板10的上表面侧的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过使栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42靠近内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包括隔着栅极绝缘膜42而与基区14对置的区域。该截面中的栅极沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖。如果将预定的电压施加于栅极导电部44，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层构成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置于虚设沟槽的内部，并且，设置于比虚设绝缘膜32靠近内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相等的长度。该截面中的虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30的底部和栅极沟槽部40的底部可以是向下侧凸起的曲面状(在截面中为曲线状)。
图5是示出图2中的B-B截面的一个示例的图。B-B截面是包括晶体管部70和边缘终端结构部90的与YZ面平行的截面。边缘终端结构部90、栅极金属层50和阱区11的结构与图4所示的A-A截面大致相同。
晶体管部70在半导体基板10的上表面沿着Y轴方向交替地具有接触区15和发射区12。接触区15和发射区12介由接触孔54而与发射电极52连接。在Y轴方向上最接近阱区11的接触区15与阱区11之间，设置有基区14。该基区14的上表面被层间绝缘膜38覆盖。基区14还设置于接触区15和发射区12的下方。在基区14与漂移区18之间，设置有蓄积区16。
如上所述，在边缘终端结构部90，设置有上侧端部寿命控制部150。应予说明，在该截面中的晶体管部70，未设置上侧有源部寿命控制部152。
本示例的上侧端部寿命控制部150在Y轴方向上仅设置于边缘终端结构部90的一部分的区域，但也可以设置于整个边缘终端结构部90。另外，在有源部120(在本示例中为晶体管部70)的一部分也可以设置有上侧端部寿命控制部150。
通过设置上侧端部寿命控制部150，能够抑制载流子从边缘终端结构部90流到有源部120。另外，通过在晶体管部70不设置上侧有源部寿命控制部152，从而能够抑制因上侧有源部寿命控制部152导致的晶体管部70中的漏电流。
图6是示出图2中的C-C截面的一个示例的图。C-C截面是包括二极管部80和边缘终端结构部90的与YZ面平行的截面。边缘终端结构部90、栅极金属层50和阱区11的结构与图4所示的A-A截面大致相同。
二极管部80在半导体基板10的上表面沿着Y轴方向具有基区14。在接触孔54的Y轴方向上的端部的下方，也可以设置有接触区15。接触区15与阱区11之间的基区14被层间绝缘膜38覆盖。在基区14与漂移区18之间，设置有蓄积区16。
如上所述，在边缘终端结构部90，设置有上侧端部寿命控制部150。另外，在二极管部80，设置有上侧有源部寿命控制部152。
在俯视半导体基板10时，上侧有源部寿命控制部152与上侧端部寿命控制部150相连地设置。在图6的示例中，上侧有源部寿命控制部152与上侧端部寿命控制部150设置在相同的深度位置。在另一示例中，上侧有源部寿命控制部152与上侧端部寿命控制部150也可以设置在不同的深度位置。在该情况下，上侧端部寿命控制部150的端部可以与上侧有源部寿命控制部152的端部重叠。例如，上侧有源部寿命控制部152可以以比上侧端部寿命控制部150远离上表面21的方式设置。由此，能够抑制由上侧有源部寿命控制部152引起的漏电流。另外，上侧端部寿命控制部150也可以以比上侧有源部寿命控制部152远离上表面21的方式设置。由此，能够更加抑制载流子从边缘终端结构部90的下表面23侧流到有源部120的上表面21侧。
图7是示出设置于半导体基板10的内部的寿命控制部的配置例的图。在图7中，在图1所示的俯视图中标注阴影线来表示设置有寿命控制部的区域。在图7中，省略了图1所示的符号的一部分。
在图7中，示出了下侧端部寿命控制部160作为端部寿命控制部的一个示例。下侧端部寿命控制部160在边缘终端结构部90设置于半导体基板10的内部。另外，下侧端部寿命控制部160在Z轴方向上配置于半导体基板10的中央与半导体基板10的下表面之间。
下侧端部寿命控制部160在X轴方向上连续地设置于与至少两个以上的二极管部80对置的范围内。由此，在关断半导体装置100时(即，关断晶体管部70时)，能够减少从边缘终端结构部90抽出到晶体管部70的发射区的载流子。因此，提高半导体装置100的关断耐量。
在图7的示例中，下侧端部寿命控制部160在与半导体基板10的上表面平行的面中以包围有源部120的方式设置为环状。由此，能够进一步减少从边缘终端结构部90抽出到晶体管部70的发射区的载流子。下侧端部寿命控制部160可以在半导体基板10的上表面与有源部120分离地配置。下侧端部寿命控制部160可以以不与阴极区82的整个面重叠而与阴极区82的一部分重叠的方式配置。由此，能够降低对二极管部80的特性的影响，并且抑制载流子从边缘终端结构部90向有源部120移动。
在图7中，示出了下侧有源部寿命控制部162作为有源部寿命控制部的一个示例。半导体装置100除了具有图1至图6中所说明的上侧的寿命控制部以外可以还具有图7所示的下侧的寿命控制部，也可以不具有上侧的寿命控制部而具有下侧的寿命控制部。下侧有源部寿命控制部162在有源部120设置于半导体基板10的内部。另外，下侧有源部寿命控制部162在Z轴方向上配置于半导体基板10的中央与半导体基板10的上表面之间。
本示例的下侧有源部寿命控制部162的至少一部分以与二极管部80和晶体管部70重叠的方式配置。但是，二极管部80的一部分和晶体管部70的一部分不与下侧有源部寿命控制部162重叠。更具体地说，在各个二极管部80，在其与晶体管部70的X轴方向上的边界附近设置有下侧有源部寿命控制部162。即，相对于各个二极管部80，在X轴方向的两个端部中的每个端部都设置有下侧有源部寿命控制部162。但是，下侧有源部寿命控制部162与二极管部80的X轴方向上的中央的区域不重叠。
另外，下侧有源部寿命控制部162在与半导体基板10的上表面平行的面内，在第二方向上与下侧端部寿命控制部160相连。下侧有源部寿命控制部162可以以在Y轴方向上横穿有源部120的方式设置。在该情况下，下侧有源部寿命控制部162设置为连接下侧端部寿命控制部160中的在Y轴方向上对置的下侧端部寿命控制部160-1和160-2。
在半导体基板10的上表面，下侧有源部寿命控制部162未设置于晶体管部70的至少一部分的区域。在X轴方向上，下侧有源部寿命控制部162与下侧端部寿命控制部160可以不相连。即，在下侧有源部寿命控制部162与下侧端部寿命控制部160之间，存在未设置下侧的寿命控制部的区域。该区域可以是在X轴方向上设置于有源部120的端部的晶体管部70的上方的区域。即，下侧端部寿命控制部160和下侧有源部寿命控制部162以与有源部120的端部的晶体管部70的至少一部分不重叠的方式配置。
图8A是示出图7中的A-A截面的一个示例的图。本示例的半导体装置100具备上侧的寿命控制部和下侧的寿命控制部。A-A截面是包括二极管部80、晶体管部70和边缘终端结构部90的与XZ面平行的截面。上侧的寿命控制部的结构与图4相同。
如上所述，在边缘终端结构部90，设置有下侧端部寿命控制部160。另外，在二极管部80的一部分和晶体管部70的一部分的区域，设置有下侧有源部寿命控制部162。下侧端部寿命控制部160和下侧有源部寿命控制部162在与半导体基板10的上表面21垂直的深度方向上，配置于比半导体基板10的中央靠近下侧的位置。下侧端部寿命控制部160和下侧有源部寿命控制部162可以设置于距离半导体基板10的下表面23为半导体基板10的厚度的1/4以内的深度。下侧端部寿命控制部160和下侧有源部寿命控制部162可以设置于相同的深度位置，也可以设置于不同的深度位置。
本示例的下侧端部寿命控制部160在X轴方向上仅设置于边缘终端结构部90的一部分的区域，但也可以设置于整个边缘终端结构部90。另外，在有源部120(在本示例中为晶体管部70)的一部分，也可以设置有下侧端部寿命控制部160。
通过设置下侧端部寿命控制部160，能够高效地抑制载流子从边缘终端结构部90流到有源部120。另外，通过设置下侧有源部寿命控制部162，能够改善因上侧有源部寿命控制部152引起的漏电流特性。通过设置下侧有源部寿命控制部162，从而使在漂移区18产生的少数载流子的空穴以短寿命与多数载流子的电子抵消。因此，能够改善晶体管部70的漏电流特性。另外，能够使晶体管部70的导通电压与关断损耗的权衡良好。
上侧端部寿命控制部150的X轴方向上的端部位置X150与下侧端部寿命控制部160的X轴方向上的端部位置X160可以相同。在另一示例中，端部位置X150可以配置于比端部位置X160靠近有源部120侧的位置。即，与下侧端部寿命控制部160相比，上侧端部寿命控制部150可以在X轴方向上向有源部120侧设置在更广阔的范围内。
在另一示例中，端部位置X150也可以配置于比端部位置X160靠近半导体基板10的外周端140侧的位置。由此，能够抑制从边缘终端结构部90的下表面23侧流到有源部120的上表面21侧的载流子，并且能够将可能成为漏电流的起因的上侧端部寿命控制部150以远离晶体管部70的方式配置。
将上侧有源部寿命控制部152的晶体管部70中的X轴方向上的端部位置(X轴正侧的端部位置)设为XT152。另外，将下侧有源部寿命控制部162的晶体管部70中的X轴方向上的端部位置(X轴正侧的端部位置)设为XT162。
端部位置XT162可以配置于比端部位置XT152靠近二极管部80侧(X轴负侧)的位置。即，下侧有源部寿命控制部162设置于晶体管部70的长度比上侧有源部寿命控制部152设置于晶体管部70的长度短。由此，能够抑制在二极管部80动作时，空穴从晶体管部70的发射区12向二极管部80的阴极区82注入。因此，能够改善二极管部80的反向恢复特性。
图8B是示出图8A的E-E截面中的上侧端部寿命控制部150和下侧端部寿命控制部160的寿命控制体浓度分布的一个示例的图。上侧有源部寿命控制部152可以具有与上侧端部寿命控制部150相同的寿命控制体浓度分布。下侧有源部寿命控制部162可以具有与下侧端部寿命控制部160相同的寿命控制体浓度分布。
上侧端部寿命控制部150是从上表面侧照射氦离子而得的示例。下侧端部寿命控制部160是从下表面侧照射氦离子而得的示例。在本说明书的各图中，用×标记来表示控制体区域的寿命控制体浓度的峰位置。在从上表面侧照射氦离子等的情况下，浓度比峰浓度低的寿命控制体(寿命控制体的浓度分布中的尾部)可以分布于比峰位置靠近上表面侧的位置。
在从下表面侧照射氦离子的情况下，浓度比峰浓度低的寿命控制体可以分布于比峰位置靠近下表面侧的位置。下侧端部寿命控制部160的寿命控制体浓度的峰浓度可以比上侧端部寿命控制部150的寿命控制体浓度的峰浓度高，也可以比上侧端部寿命控制部150的寿命控制体浓度的峰浓度低。下侧端部寿命控制部160的寿命控制体浓度可以高达上侧端部寿命控制部150的寿命控制体浓度的2倍以上且5倍以下的范围内。
上侧端部寿命控制部150的寿命控制体浓度分布的宽度w1可以比下侧端部寿命控制部160的寿命控制体浓度分布的宽度w2大。宽度w1可以是峰浓度P1的半峰全宽(FWHM)，宽度w2可以是峰浓度P2的半峰全宽(FWHM)。或者，宽度w1可以是峰浓度P1的10％的值处的全宽度(F10％WHM)，宽度w2可以是峰浓度P2的10％的值处的全宽度(F10％WHM)。或者，宽度w1可以是峰浓度P1的1％的值处的全宽度(F1％WHM)，宽度w2可以是峰浓度P2的1％的值处的全宽度(F1％WHM)。
在宽度w1大于宽度w2的情况下，从上表面21至峰浓度P1的深度位置Dp1为止的距离可以比从下表面23至峰浓度P2的深度位置Dp2为止的距离大。反之，在宽度w1比宽度w2小的情况下，从上表面21至峰浓度P1的深度位置Dp1为止的距离可以比从下表面23至峰浓度P2的深度位置Dp2为止的距离小。在将峰浓度的位置设置得深的情况下，如果在半导体基板10的深度方向上，以大的宽度形成寿命控制区，则能够使复合中心的浓度分布平缓。由此，能够防止因施加电压增大而导致漏电流急剧增大。
应予说明，图8B的纵轴所示的寿命控制体的浓度分布可以是氦浓度，也可以是通过照射氦而形成的结晶缺陷密度。结晶缺陷可以是晶格间氦、空穴、复合空穴等。通过这些结晶缺陷，从而形成载流子的复合中心。介由形成的复合中心的能级(俘获能级)，促进载流子的复合。寿命控制体浓度对应于俘获能级密度。
在本示例中，通过使下侧的寿命控制部的寿命控制体浓度大于上侧的寿命控制部的寿命控制体浓度，从而能够维持有助于漏电流的上侧的寿命控制体浓度，并且能够提高整个寿命控制体浓度。由此，能够维持晶体管部70的漏电流特性，并且能够调整晶体管部70的导通电压与关断损耗的权衡。
图9是示出图7中的B-B截面的一个示例的图。如上所述，在边缘终端结构部90，设置有下侧端部寿命控制部160。另外，在该截面中的晶体管部70，未设置下侧有源部寿命控制部162。
本示例的下侧端部寿命控制部160在Y轴方向上仅设置于边缘终端结构部90的一部分的区域，但也可以设置于整个边缘终端结构部90。另外，在有源部120(在本示例中为晶体管部70)的一部分也可以设置有下侧端部寿命控制部160。通过设置下侧端部寿命控制部160，能够有效地抑制载流子从边缘终端结构部90流到有源部120。
上侧端部寿命控制部150的Y轴方向上的端部位置Y150与下侧端部寿命控制部160的Y轴方向上的端部位置Y160可以相同。在另一示例中，端部位置Y150也可以配置在比端部位置Y160靠近有源部120侧的位置。即，与下侧端部寿命控制部160相比，上侧端部寿命控制部150可以在Y轴方向上向有源部120侧设置于更广阔的范围内。
在另一示例中，端部位置Y150也可以配置于比端部位置Y160靠近半导体基板10的外周端140侧的位置。由此，能够抑制从边缘终端结构部90的下表面23侧流到有源部120的上表面21侧的载流子，并且能够将可能成为漏电流起因的上侧端部寿命控制部150以远离晶体管部70的方式配置。
图10是示出图7中的C-C截面的一个示例的图。如上所述，在边缘终端结构部90设置有下侧端部寿命控制部160。另外，在二极管部80设置有下侧有源部寿命控制部162。
在俯视半导体基板10时，下侧有源部寿命控制部162与下侧端部寿命控制部160相连地设置。在图10的示例中，下侧有源部寿命控制部162与下侧端部寿命控制部160设置于相同的深度位置。在另一示例中，下侧有源部寿命控制部162与下侧端部寿命控制部160也可以设置于不同的深度位置。在该情况下，下侧端部寿命控制部160的端部可以与下侧有源部寿命控制部162的端部重叠。例如，下侧端部寿命控制部160可以设置于比下侧有源部寿命控制部162接近下表面23的位置。由此，易于减少从边缘终端结构部90的下表面23侧流到有源部120的上表面21侧的载流子。
图11是图7中的区域132的放大图。区域132包括二极管部80、以及在X轴方向上配置于二极管部80的两侧的晶体管部70。
如上所述，上侧有源部寿命控制部152在X轴方向上设置于比二极管部80广阔的范围内。下侧有源部寿命控制部162以与二极管部80的X轴方向上的各端部81、二极管部80的与端部81接触的一部分、以及晶体管部70的与端部81接触的一部分重叠的方式设置。但是，上侧有源部寿命控制部152与晶体管部70重叠的X轴方向上的长度比下侧有源部寿命控制部162与晶体管部70重叠的X轴方向上的长度大。另外，下侧有源部寿命控制部162可以以俯视时与阴极区82和集电区22之间的pn结重叠的方式设置。
图12是示出图11中的D-D截面的图。D-D截面是包含晶体管部70和二极管部80的XZ面。如上所述，上侧有源部寿命控制部152在X轴方向上设置于整个二极管部80、以及晶体管部70的一部分的区域。将上侧有源部寿命控制部152的X轴方向上的端部位置设为XT152。
另外，下侧有源部寿命控制部162在X轴方向上设置于二极管部80的端部81的两侧处的一部分的区域、以及晶体管部70的一部分的区域。将下侧有源部寿命控制部162的晶体管部70中的X轴方向上的端部位置设为XT162，并将下侧有源部寿命控制部162的二极管部80中的X轴方向上的端部位置设为XD162。
端部位置XT152与端部位置XT162的X轴方向上的距离L2如上所述可以为50μm以上且100μm以下。作为一个示例，端部81与端部位置XD162的X轴方向上的距离L3为10μm以上且20μm以下。
图13是示出上侧端部寿命控制部150的另一示例的图。在俯视半导体基板10时，本示例的上侧端部寿命控制部150以与整个边缘终端结构部90重叠的方式设置。上侧端部寿命控制部150可以与栅极金属层50的至少一部分重叠，也可以与整个栅极金属层50重叠，还可以与有源部120的一部分重叠。本示例的上侧端部寿命控制部150可以应用于图1至图12中所说明的各方式的半导体装置100。
图14是示出上侧有源部寿命控制部152的另一示例的图。在俯视半导体基板10时，本示例的上侧有源部寿命控制部152设置于栅极流道48、感温部110和感温布线112中的至少一部分的区域的下方。上侧有源部寿命控制部152可以设置于栅极流道48、感温部110和感温布线112中的全部区域的下方。另外，上侧有源部寿命控制部152也可以以与设置于半导体基板10的内部的整个阱区11重叠的方式设置。根据如此构成，也能够抑制载流子从阱区11等的下方移动到晶体管部70和二极管部80。本示例的上侧有源部寿命控制部152可以应用于图1至图13中所说明的各方式的半导体装置100。
图15是示出下侧端部寿命控制部160和下侧有源部寿命控制部162的另一示例的图。在俯视半导体基板10时，本示例的下侧端部寿命控制部160以与整个边缘终端结构部90重叠的方式设置。下侧端部寿命控制部160可以与栅极金属层50的至少一部分重叠，也可以与整个栅极金属层50重叠，还可以与有源部120的一部分重叠。
如图15所示，下侧端部寿命控制部160的Y轴方向上的端部可以与阴极区82的Y轴方向上的端部对置地配置。即，下侧端部寿命控制部160的Y轴方向上的端部在Y轴方向上的位置与阴极区82的Y轴方向上的端部在Y轴方向上的位置可以相同。由此，能够降低对二极管部80的特性的影响，并且能够高效地抑制载流子从边缘终端结构部90向有源部120移动。本示例的下侧端部寿命控制部160可以应用于图1至图14中所说明的各方式的半导体装置100。
另外，在俯视半导体基板10时，本示例的下侧有源部寿命控制部162以与栅极流道48、感温部110和感温布线112中的至少一部分的区域重叠的方式设置。下侧有源部寿命控制部162可以以与栅极流道48、感温部110和感温布线112中的全部区域重叠的方式设置。另外，下侧有源部寿命控制部162也可以以与设置于半导体基板10的内部的整个阱区11重叠的方式设置。根据如此的构成，也能够抑制载流子从阱区11等的下方移动到晶体管部70和二极管部80。本示例的下侧有源部寿命控制部162可以应用于图1至图14中所说明的各方式的半导体装置100。
图16是示出下侧端部寿命控制部160的另一示例的图。本示例的下侧端部寿命控制部160以与配置于有源部120的X轴方向上的端部的整个晶体管部70重叠的方式配置。由此，能够进一步抑制载流子从边缘终端结构部90沿Y轴方向移动而到达二极管部80。本示例的下侧端部寿命控制部160可以应用于从图1至图15中说明的各方式的半导体装置100。
图17是示出B-B截面的另一示例的图。如上所述，上侧端部寿命控制部150可以设置于比边缘终端结构部90广阔的范围内。本示例的上侧端部寿命控制部150设置于与整个边缘终端结构部90和在栅极金属层50的下方设置的阱区11的一部分重叠的范围内。上侧端部寿命控制部150也可以设置于与整个阱区11重叠的范围内。
下侧端部寿命控制部160也可以设置于比边缘终端结构部90广阔的范围内。本示例的下侧端部寿命控制部160设置于与整个边缘终端结构部90、在栅极金属层50的下方设置的整个阱区11、以及晶体管部70的一部分重叠的范围内。下侧端部寿命控制部160也可以设置到与接触孔54重叠的位置为止。
在图17中，用虚线示出了阴极区82的端部81的Y轴上的位置。如上所述，下侧端部寿命控制部160的端部位置Y160可以与端部81对置地配置。在本说明书中，在各轴向上从漂移区18朝向控制体区域而测定寿命控制体的浓度分布的情况下，寿命控制部的端部是寿命控制体的浓度开始变得比漂移区18中的寿命控制体的浓度高的点。但是，在该点不明确的情况下，也可以将寿命控制体的浓度为寿命控制部中的峰浓度的半值(或1/10)的位置设为端部。
图18是示出A-A截面的另一示例的图。如上所述，上侧端部寿命控制部150可以设置于比边缘终端结构部90广阔的范围内。本示例的上侧端部寿命控制部150设置于与整个边缘终端结构部90、以及在栅极金属层50的下方设置的阱区11的一部分重叠的范围内。上侧端部寿命控制部150也可以设置于与整个阱区11重叠的范围内。
下侧端部寿命控制部160也可以设置于比边缘终端结构部90广阔的范围内。本示例的下侧端部寿命控制部160设置于与整个边缘终端结构部90、在栅极金属层50的下方设置的整个阱区11、以及晶体管部70的一部分重叠的范围内。
另外，任一寿命控制部可以在半导体基板10的深度方向上的寿命控制体的浓度分布中具有多个峰。在图18的示例中，下侧有源部寿命控制部162具有多个峰。更接近下表面23的下侧有源部寿命控制部162可以在晶体管部70中沿X轴方向设置得更长。通过这样的结构，能够使从晶体管部70的集电区22移动到二极管部80的上表面21侧的载流子高效地复合。
图19A是示出上侧寿命控制部的另一配置例的图。本示例的半导体装置100与图1至图18中所说明的各示例的不同之处在于，端部寿命控制部不具有上侧端部寿命控制部150。其他结构与图1至图18中所说明的任一方式的半导体装置100均相同。端部寿命控制部具有下侧端部寿命控制部160。
本示例的各个上侧有源部寿命控制部152被设置为在Y轴方向上延伸到边缘终端结构部90为止。上侧有源部寿命控制部152也可以不设置到边缘终端结构部90。在该情况下，上侧有源部寿命控制部152也以与整个阴极区82重叠的方式设置。上侧有源部寿命控制部152的Y轴方向上的端部可以设置于有源部120，也可以设置于栅极金属层50的下方，还可以设置于阱区11的下方。
图19B是示出图19A中的B-B截面的图。本示例的半导体装置100与图17所示的B-B截面的不同之处在于，不具有上侧端部寿命控制部150。其他结构与图17的示例相同。在边缘终端结构部90不具有上侧端部寿命控制部150的情况下，从有源部扩展到边缘终端结构部90的耗尽层不含有寿命控制部的寿命控制体。由此，能够抑制漏电流的产生。而且，通过在边缘终端结构部90具有下侧端部寿命控制部160，从而能够抑制空穴从边缘终端结构部90的集电区22集中于接触孔54的端部。
图19C是示出图19A中的A-A截面的图。本示例的半导体装置100与图18所示的A-A截面不同之处在于，不具有上侧端部寿命控制部150。其他结构与图18的示例相同。
图20是示出半导体装置100的上表面结构的另一示例的图。在本示例的半导体装置100中，沿X轴方向排列的晶体管部70中的设置于X轴方向上的端部的晶体管部70-e在X轴方向上的宽度W1与其他晶体管部70的宽度W2不同。如图20所示，晶体管部70-e的宽度W1可以比其他晶体管部70的宽度W2宽。宽度W1可以是宽度W2的1.1倍以上，也可以是宽度W2的1.2倍以上，还可以是宽度W2的1.5倍以上。
图21是示出半导体装置100的上表面结构的图。图21中的上表面结构与图1所示的半导体装置100相同。如图21所示，晶体管部70-e的宽度W1可以比其他晶体管部70的宽度W2小。宽度W1可以是宽度W2的2/3以下，也可以是宽度W2的一半以下，还可以是宽度W2的1/3以下。
图22是放大图20所示的区域134而得的俯视图。区域134的结构可以应用于图1至图21中所说明的各方式的半导体装置100。在图22中，省略了寿命控制部。
区域134包括有源部120的X轴方向上的端部。在有源部120的X轴方向的端部设置有晶体管部70。在本示例中，在X轴方向上的晶体管部70与栅极金属层50之间，设置有第一终端区182和第二终端区184。半导体装置100也可以仅具备第一终端区182和第二终端区184中的一者。在第一终端区182和第二终端区184，集电区22设置于半导体基板10的下表面23。
图23是示出图22中的F-F截面的一个示例的图。F-F截面是包含栅极金属层50、第一终端区182、第二终端区184和晶体管部70的XZ截面。在图23中，省略了寿命控制部。
第二终端区184在X轴方向上与晶体管部70接触。第二终端区184设置有沿X轴方向排列的多个虚设沟槽部30。如图22所示，在第二终端区184，可以设置有俯视接触区15时的面积比晶体管部70的台面部60的俯视接触区15时的面积大的台面部60。由此，在第二终端区184易于抽出空穴。因此，能够抑制在边缘终端结构部90等的外周端140侧的结构与晶体管部70之间流通的电流。
第二终端区184的至少一部分的台面部60可以不设置蓄积区16。在图22和图23的示例中，在第二终端区184，在晶体管部70侧的一部分的台面部60设置有蓄积区16，并且在栅极金属层50侧的一部分的台面部60未设置蓄积区16。
第二终端区184的至少一部分的虚设沟槽部30还可以设置于阱区11的内部。在图22和图23的示例中，在第二终端区184，栅极金属层50侧的一部分的虚设沟槽部30设置于阱区11的内部。即，在有源部120，沿X轴方向排列的沟槽部中的配置于最外侧的沟槽部设置于阱区11的内部。由此，能够保护比较易于集中电场的沟槽部。
第一终端区182在X轴方向上设置于第二终端区184与栅极金属层50之间。在第一终端区182未设置沟槽部。在第一终端区182的上表面可以露出接触区15。第一终端区182可以具有沿Y轴方向延伸的多个接触孔54。接触孔54将发射电极52与接触区15连接。在俯视时，第一终端区182可以与阱区11重叠地设置。第一终端区182中的接触孔54的Y轴方向上的长度可以与晶体管部70中的接触孔54的Y轴方向上的长度相等，也可以比晶体管部70中的接触孔54的Y轴方向上的长度长。
通过设置第一终端区182，在第二终端区184的外侧也能够抽出空穴。因此，能够抑制在边缘终端结构部90等的外周端140侧的结构与晶体管部70之间流通的电流。
图24是示出图21中的G-G截面的一个示例的图。G-G截面是包括边缘终端结构部90、栅极金属层50、第一终端区182、第二终端区184、多个晶体管部70和多个二极管部80的XZ截面。在G-G截面中省略了下侧寿命控制部。本示例的半导体装置100也可以具有图1至图23中所说明的任一下侧寿命控制部。另外，在图24中，用箭头的粗细示意性地示出了从半导体基板10的下表面流到上表面的电流的大小。
在本示例中，晶体管部70-e的宽度W1比其他晶体管部70的宽度W2小。因此，晶体管部70-e中流通的电流变得比在其他晶体管部70中流通的电流小。因此，能够缓和从晶体管部70-e流到有源部120与阱区11之间的边界153的电流。边界153是阱区11的X轴方向上的端部中的最接近晶体管部70-e的端部。
电场易于集中于有源部120与阱区11之间的边界153。因此，如果电流大多流通于有源部120与阱区11之间的边界153，则电场和电流这两者易于集中于边界153而易于使其损坏。在本示例中，由于能够缓和流到有源部120与阱区11之间的边界153的电流，因此能够抑制边界153处的损坏。
图25是示出图20中的G-G截面的一个示例的图。在本示例中，晶体管部70-e的宽度W1比其他晶体管部70的宽度W2大。在该情况下，半导体装置100可以具有上侧边界寿命控制部151。上侧边界寿命控制部151和有源部120与阱区11之间的边界153重叠地配置。该阱区11为配置于栅极金属层50的下方的阱区11。上侧边界寿命控制部151可以以从边界153沿X轴方向延伸到与第二终端区184重叠的位置为止的方式设置，也可以以从边界153沿X轴方向延伸到与晶体管部70-e重叠的位置为止的方式设置。
另外，上侧边界寿命控制部151可以以从边界153沿X轴方向延伸到与第一终端区182重叠的位置为止的方式设置，也可以以从边界153沿X轴方向延伸到与栅极金属层50重叠的位置为止的方式设置，还可以以从边界153沿X轴方向延伸到与边缘终端结构部90重叠的位置为止的方式设置。上侧边界寿命控制部151可以与上侧端部寿命控制部150连接。即，上侧边界寿命控制部151也可以延伸到上侧端部寿命控制部150的位置为止。
根据本示例，由于晶体管部70-e的宽度W1大，因此在晶体管部70-e流通有比较大的电流。另一方面，通过在边界153的下方设置上侧边界寿命控制部151，能够缓和流到边界153的电流。因此能够抑制边界153处的损坏。
以上，利用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式记载的范围。对于本领域技术人员而言明了的是，可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知该进行了如此变更或改良而得到的方式也能够包括在本发明的技术范围内。

Claims (18)

1.一种半导体装置，其特征在于，所述半导体装置具备：
半导体基板；
有源部，其设置于所述半导体基板；以及
边缘终端结构部，其在所述半导体基板的上表面设置于所述有源部与所述半导体基板的外周端之间，
所述有源部具有：
晶体管部；以及
二极管部，其在所述半导体基板的上表面，与所述晶体管部交替地配置于预定的第一方向上，
所述半导体装置还具备端部寿命控制部，所述端部寿命控制部在与所述第一方向垂直的第二方向上与所述有源部对置的所述边缘终端结构部，设置于所述半导体基板的内部，并且连续地设置于与在所述第一方向上排列的至少两个以上的所述二极管部对置的范围内，
所述端部寿命控制部在与所述半导体基板的上表面平行的面中以包围所述有源部的方式设置为环状。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备有源部寿命控制部，所述有源部寿命控制部在所述二极管部设置于所述半导体基板的内部，
在与所述半导体基板的上表面平行的面中，所述端部寿命控制部与所述有源部寿命控制部在所述第二方向上相连。
3.根据权利要求2所述的半导体装置，其特征在于，所述端部寿命控制部具有上侧端部寿命控制部，所述上侧端部寿命控制部在与所述半导体基板的上表面垂直的深度方向上，配置于比所述半导体基板的中央靠近上侧的位置。
4.根据权利要求3所述的半导体装置，其特征在于，所述有源部寿命控制部具有上侧有源部寿命控制部，所述上侧有源部寿命控制部在与所述半导体基板的上表面垂直的深度方向上，配置于比所述半导体基板的中央靠近上侧的位置，
在所述第一方向上，所述上侧有源部寿命控制部与所述上侧端部寿命控制部不相连。
5.根据权利要求3所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述上侧端部寿命控制部以与在所述第一方向的端部设置的所述晶体管部的至少一部分不重叠的方式配置。
6.根据权利要求4所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述上侧端部寿命控制部以与在所述第一方向的端部设置的所述晶体管部的至少一部分不重叠的方式配置。
7.根据权利要求4～6中任一项所述的半导体装置，其特征在于，所述端部寿命控制部具有下侧端部寿命控制部，所述下侧端部寿命控制部在与所述半导体基板的上表面垂直的深度方向上，配置于比所述半导体基板的中央靠近下侧的位置。
8.根据权利要求7所述的半导体装置，其特征在于，所述有源部寿命控制部具有下侧有源部寿命控制部，所述下侧有源部寿命控制部在与所述半导体基板的上表面垂直的深度方向上，配置于比所述半导体基板的中央靠近下侧的位置，
在所述第二方向上，所述下侧有源部寿命控制部与所述下侧端部寿命控制部相连。
9.根据权利要求7所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述下侧端部寿命控制部以与在所述第一方向的端部设置的所述晶体管部的至少一部分不重叠的方式配置。
10.根据权利要求8所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述下侧端部寿命控制部以与在所述第一方向的端部设置的所述晶体管部的至少一部分不重叠的方式配置。
11.根据权利要求7所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述下侧端部寿命控制部以与在所述第一方向的端部设置的整个所述晶体管部重叠的方式配置。
12.根据权利要求8所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部配置有所述晶体管部，
所述下侧端部寿命控制部以与在所述第一方向的端部设置的整个所述晶体管部重叠的方式配置。
13.根据权利要求7所述的半导体装置，其特征在于，所述二极管部具有阴极区，所述阴极区在所述半导体基板的内部以与所述半导体基板的下表面接触的方式设置，
在与所述半导体基板的上表面平行的面中，所述下侧端部寿命控制部配置于与所述阴极区不重叠的区域。
14.根据权利要求13所述的半导体装置，其特征在于，所述下侧端部寿命控制部的所述第二方向上的端部与所述阴极区的所述第二方向上的端部对置地配置。
15.根据权利要求2～6中任一项所述的半导体装置，其特征在于，所述半导体装置还具备栅极流道，所述栅极流道设置于所述半导体基板的所述有源部中的上表面的上方，
所述有源部寿命控制部还配置在所述栅极流道的下方。
16.根据权利要求5或6所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部设置的所述晶体管部的所述第一方向上的宽度比其他所述晶体管部的所述第一方向上的宽度大。
17.根据权利要求5或6所述的半导体装置，其特征在于，在所述有源部的所述第一方向上的端部设置的所述晶体管部的所述第一方向上的宽度比其他所述晶体管部的所述第一方向上的宽度小。
18.根据权利要求1或2所述的半导体装置，其特征在于，所述端部寿命控制部在与所述半导体基板的上表面垂直的深度方向上，具有配置于比所述半导体基板的中央靠近下侧的位置的下侧端部寿命控制部，并且，不具有配置于比所述半导体基板的中央靠近上侧的位置的上侧端部寿命控制部。
CN201880028773.7A 2017-11-16 2018-11-15 半导体装置 Active CN110574146B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017221353 2017-11-16
JP2017-221353 2017-11-16
PCT/JP2018/042289 WO2019098271A1 (ja) 2017-11-16 2018-11-15 半導体装置

Publications (2)

Publication Number Publication Date
CN110574146A CN110574146A (zh) 2019-12-13
CN110574146B true CN110574146B (zh) 2024-02-13

Family

ID=66539557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028773.7A Active CN110574146B (zh) 2017-11-16 2018-11-15 半导体装置

Country Status (4)

Country Link
US (1) US11195908B2 (zh)
JP (1) JP6784337B2 (zh)
CN (1) CN110574146B (zh)
WO (1) WO2019098271A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7383917B2 (ja) * 2019-07-11 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021010000A1 (ja) * 2019-07-12 2021-01-21 富士電機株式会社 半導体装置
JP7404703B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置
JP2023176899A (ja) * 2022-06-01 2023-12-13 株式会社 日立パワーデバイス 半導体装置
WO2024057654A1 (ja) * 2022-09-14 2024-03-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149909A (ja) * 2012-01-23 2013-08-01 Denso Corp 半導体装置およびその製造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置
JP2017135339A (ja) * 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351745B2 (ja) 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5637175B2 (ja) 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6018163B2 (ja) 2014-12-02 2016-11-02 トヨタ自動車株式会社 半導体装置
JP6443267B2 (ja) 2015-08-28 2018-12-26 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149909A (ja) * 2012-01-23 2013-08-01 Denso Corp 半導体装置およびその製造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置
JP2017135339A (ja) * 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2019098271A1 (ja) 2020-04-02
US11195908B2 (en) 2021-12-07
US20200058735A1 (en) 2020-02-20
WO2019098271A1 (ja) 2019-05-23
JP6784337B2 (ja) 2020-11-11
CN110574146A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110574146B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
CN109891595B (zh) 半导体装置
CN110462838B (zh) 半导体装置
CN107210299B (zh) 半导体装置
KR20120123192A (ko) 반도체장치
US20150187877A1 (en) Power semiconductor device
WO2019116696A1 (ja) 半導体装置
US20230071170A1 (en) Semiconductor device
US20190006494A1 (en) Semiconductor device
CN110310990B (zh) 半导体装置
CN109564943B (zh) 半导体装置
US11183601B2 (en) Semiconductor device with carrier lifetime control
CN111129135B (zh) 半导体装置
CN111247639B (zh) 半导体装置
US10886389B2 (en) Semiconductor device
JP6992476B2 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
US20240162223A1 (en) Semiconductor device
US20150144992A1 (en) Power semiconductor device
KR20160111306A (ko) 반도체 장치
CN115398645A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant