KR20120123192A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20120123192A
KR20120123192A KR1020120034266A KR20120034266A KR20120123192A KR 20120123192 A KR20120123192 A KR 20120123192A KR 1020120034266 A KR1020120034266 A KR 1020120034266A KR 20120034266 A KR20120034266 A KR 20120034266A KR 20120123192 A KR20120123192 A KR 20120123192A
Authority
KR
South Korea
Prior art keywords
region
main surface
gate
field effect
effect transistor
Prior art date
Application number
KR1020120034266A
Other languages
English (en)
Other versions
KR101440397B1 (ko
Inventor
다이스케 오야
카쓰미 나카무라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20120123192A publication Critical patent/KR20120123192A/ko
Application granted granted Critical
Publication of KR101440397B1 publication Critical patent/KR101440397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Abstract

안정화 플레이트부(33)는, 제1 및 제2 절연 게이트형 전계효과 트랜지스터부(32)에 끼워지는 제1주면(1A)의 영역에 형성되어 있다. 안정화 플레이트부(33)는, 제1 절연 게이트형 전계효과 트랜지스터부(32)의 가장 가까이에 배치된 제1 안정화 플레이트(5b)와, 제2 절연 게이트형 전계효과 트랜지스터부(33)의 가장 가까이에 배치된 제2 안정화 플레이트(5b)를 포함하고 있다. 에미터 전극(11)은, 제1 및 제2 절연 게이트형 전계효과 트랜지스터부(32)의 각각의 에미터 영역(3)과 전기적으로 접속되고, 또한 제1 및 제2 안정화 플레이트(5b)의 각각과 전기적으로 접속되고, 또한 제1 및 제2 안정화 플레이트(5b)에 끼워지는 제1주면(1A)의 전체면 위에 있어서 절연층(4b)을 개재해서 배치되어 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로서, 특히, 반도체 기판의 서로 대향하는 주면 사이에서 주전류를 흘려보내기 위한 적어도 2개의 절연 게이트형 전계효과 트랜지스터부를 갖는 반도체장치에 관한 것이다.
수백 V를 초과하는 전압을 제어하는 고내압 반도체장치의 분야에서는, 그것이 취급하는 전류도 크기 때문에, 발열, 즉 손실을 억제한 소자특성이 요구된다. 또한, 그들의 전압·전류를 제어하는 게이트의 구동방식으로서는, 구동회로가 작고, 따라서 손실이 작은 전압 구동 소자가 바람직하다.
현재, 상기와 같은 이유로, 이 분야에서는 전압구동이 가능하고, 손실이 적은 소자로서, 절연 게이트 바이폴러 트랜지스터, 즉 IGBT(Insulated Gate Bipolar Transistor)가 주류로 되어 있다. 이 IGBT의 구조는, MOS(Metal Oxide Semiconductor) 트랜지스터의 드레인의 불순물 농도를 낮게 하여 내압을 유지시키는 동시에, 드레인 저항을 낮게 하기 위해 드레인측을 다이오드로 한 것으로 간주할 수 있는 구조이다.
이와 같은 IGBT에 있어서는 다이오드가 바이폴러 동작을 하기 때문에, 본 명세서에 있어서는, IGBT의 MOS 트랜지스터의 소스를 에미터로 부르고, 드레인측을 콜렉터측으로 부른다.
전압 구동 소자인 IGBT에서는 일반적으로, 콜렉터와 에미터 사이에 수백 V의 전압이 인가되고, 그 전압이 ±수V∼수십V의 게이트 전압에 의해 제어된다. IGBT는 인버터 내부의 스위칭소자로서 사용되는 일이 많다. IGBT가 온 상태에 있는 경우에는 콜렉터·에미터 사이에 대전류가 흘러, 콜렉터·에미터 사이의 전압은 낮아진다. IGBT가 오프 상태에 있는 경우에는, 콜렉터·에미터 사이에 거의 전류는 흐르지 않고 콜렉터·에미터 사이의 전압은 높아진다.
통상은, 상기한 것과 같이 IGBT의 동작이 행해지기 때문에, IGBT에 있어서의 손실은, 온 상태에서의 전류·전압적인 정상손실과, 온 상태와 오프 상태가 바뀌는 과도시의 스위칭 손실로 나뉜다. 오프 상태에서의 리크 전류·전압 곱은 매우 작기 때문에 무시할 수 있다.
한편, 예를 들면, 부하가 단락한 경우 등 이상한 상태에 있어서도, 소자의 파괴를 방지하는 것도 중요하다. 이와 같은 경우에는, 콜렉터·에미터 사이에 수백V의 전원전압이 인가된 채, 게이트가 온되어, 대전류가 흐르게 된다.
MOS 트랜지스터와 다이오드를 직렬로 접속한 구조를 갖는 IGBT에서는, MOS 트랜지스터의 포화 전류로 최대전류가 제한된다. 이 때문에, 상기와 같은 단락시에도 전류제한이 작용하여, 일정한 시간내이면 발열에 의한 소자의 파괴를 막을 수 있다.
최근의 IGBT에서는, 손실을 더욱 더 작게 하기 위해, 소자의 표면에 홈을 형성하고 그 안에 게이트 전극을 매립한 트렌치 게이트를 채용한 트렌치 게이트형 IGBT가 주류가 되고 있다(예를 들면, 일본국 특개평 9-331063호 공보, 일본국 특개평 8-167711호 공보, 일본국 특개평 11-330466호 공보, 일본국 특개 2010-10556호 공보, 일본국 특개 2002-16252호 공보, 일본국 특개 2001-244325호 공보를 참조). 트렌치 게이트형 IGBT는, MOS 트랜지스터 부분의 미세화를 행한 소자이기 때문에, 게이트 용량이 커지고 있다. 또한 단락시에 포화 전류가 매우 커지기 때문에, 발열이 크고 짧은 시간에 파괴해 버리는 경향이 있다.
더구나, 최근, 예를 들면, 문헌(Proceedings of 1998 International Symposium on Power Semiconductor Devices & ICs, p.89)에 기재된 것과 같이, IGBT의 귀환 용량에 기인하여, 단락시에 게이트 전압, 게이트 전류, 콜렉터/에미터 전압, 및 콜렉터 전류에 발진이 생겨, 오동작을 일으키는 현상이 알려져 있다. 이와 같은 귀환 용량에 기인한 발진현상은, 트렌치 게이트형 IGBT와 같은, 게이트 용량이 큰 소자에서는 심각한 문제가 되고 있다.
이들 문제에 대하여는, 게이트 전극에 전기적 접속을 행하지 않는 트렌치인 더미 트렌치를 사용함으로써 게이트 용량을 억제하는 구조가 제안되어 있다. 또한, 국제공개 제02/058160호에는, 단락시의 발진을 억제하는 것을 가능하게 하는 구조가 제안되어 있다.
상기한 종래 예에서는, 트렌치 게이트형 IGBT 등의 고내압 반도체장치에 있어서, 단락시의 발진 억제를 목적으로 하여 더미 트렌치(이하, 안정화 플레이트 또는 안정화 플레이트용 홈이라고도 한다)의 비율을 늘려 가면, 온 전압(Vce(sat)) 및 정상손실이 증가해 버리기 때문에, 충분하게 더미 트렌치를 늘릴 수 없다고 하는 문제가 있다.
본 발명은, 상기와 같은 과제를 감안해서 이루어진 것으로서, 그 목적은, 단락시의 발진 억제를 목적으로 하여 안정화 플레이트용 홈의 비율을 늘려도, 온 전압을 작게 할 수 있고, 또한 단락 내량의 향상이 용이한 반도체장치를 제공하는 것이다.
본 발명의 반도체장치는, 반도체 기판과, 제1 및 제2 절연 게이트형 전계효과 트랜지스터부와, 안정화 플레이트부와, 에미터 전극을 구비하고 있다. 반도체 기판은, 서로 대향하는 제1주면 및 제2주면을 갖고 있다. 제1 및 제2 절연 게이트형 전계효과 트랜지스터부는, 각각이 제1주면측에 절연 게이트 구조를 갖고, 또한 제1주면에 형성된 제1도전형의 에미터 영역을 갖고, 또한 제1주면과 제2주면 사이에서 주전류를 흘려보내기 위한 것이다. 안정화 플레이트부는, 제1 및 제2 절연 게이트형 전계효과 트랜지스터부에 끼워지는 제1주면의 영역에 형성되어 있다. 에미터 전극은, 제1주면 위에 설치되어 있다. 안정화 플레이트부는, 제1 절연 게이트형 전계효과 트랜지스터부의 가장 가까이에 배치된 제1 안정화 플레이트와, 제2 절연 게이트형 전계효과 트랜지스터부의 가장 가까이에 배치된 제2 안정화 플레이트를 포함하고 있다. 에미터 전극은, 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각의 에미터 영역과 전기적으로 접속되고, 또한 제1 및 제2 안정화 플레이트의 각각과 전기적으로 접속되고, 또한 제1 및 제2 안정화 플레이트에 끼워지는 제1주면의 전체면 위에 있어서 절연층을 개재해서 배치되어 있다.
본 발명에 따르면, 에미터 전극은, 제1 및 제2 안정화 플레이트에 끼워지는 제1주면의 전체면 위에 있어서 절연층을 개재해서 배치되어 있다. 즉 에미터 전극은, 제1 및 제2 안정화 플레이트에 끼워지는 제1주면에는 콘택홀을 통해 접속되어 있지 않다. 이 때문에, 온 상태에 있어서 전류는 안정화 플레이트부에는 거의 흐르지 않고, 절연 게이트형 전계효과 트랜지스터부에 집중해서 흐르게 되어, 온 전압이 낮아진다.
또한, 본 발명의 반도체장치에 있어서의 안정화 플레이트와 에미터 전극의 접속 구조에 의해, 트랜지스터부의 미세화가 가능해 진다. 이 때문에, 트랜지스터부에 전류가 더욱 집중해서 흘러 온 전압을 더욱 더 낮게 할 수 있다. 반도체장치의 미세화가 가능해지기 때문에, 안정화 플레이트용 홈의 비율을 용이하게 증가할 수 있다. 이 때문에, 온 전압을 더욱 저감하는 것이 가능해지는 동시에, 실효적인 게이트 폭을 저감하는 것도 용이하게 되어 포화 전류를 감소시켜 단락 내량을 향상시킬 수 있다. 또한, 본 발명의 반도체장치에 있어서 안정화 플레이트와 에미터 전극의 접속 구조에 따르면, 반도체장치를 미세화해도 안정화 플레이트를 에미터 전위로 할 수 있기 때문에, 게이트 용량을 작게 할 수 있어 단락시의 발진 억제가 가능해진다.
이상에서, 온 전압을 작게 할 수 있고, 단락 내량의 향상이 더욱 더 용이한 반도체장치를 얻는 것이 가능해진다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면과 관련되어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은, 본 발명의 실시형태 1에 있어서의 반도체장치의 칩 상태의 구성을 모식적으로 나타낸 개략적인 평면도이다.
도 2는, 도 1의 영역 S를 확대해서 나타낸, 본 발명의 실시형태 1에 있어서의 반도체장치의 구성을 개략적으로 나타낸 부분 평면도이다.
도 3은, 도 2 중의 III-III선에 따른 화살표 방향에서 본 단면도이다.
도 4는, 도 2 중의 IV-IV선에 따른 화살표 방향에서 본 단면도이다.
도 5는, 도 2중의 V-V선에 따른 화살표 방향에서 본 단면도이다.
도 6은, 도 2 중의 VI-VI선에 따른 화살표 방향에서 본 단면도이다.
도 7은, 비교예에 있어서의 반도체장치의 구성을 개략적으로 나타낸 부분 평면도이다.
도 8은, 도 7 중의 VIII-VIII선에 따른 화살표 방향에서 본 단면도이다.
도 9는, 포화 전류와 온 전압의 관계를 도시한 도면이다.
도 10은, 온 전압 저감 효과의 메사 폭 의존성을 도시한 도면이다.
도 11은, 안정화 플레이트용 홈 비율과 온 전압의 관계를 도시한 도면이다.
도 12a는 본 발명의 실시형태 1에 있어서의 반도체장치의 디바이스 내의 전류밀도를 나타낸 도면이고, 도 12b는 본 발명의 실시형태 1에 있어서의 반도체장치의 디바이스 내의 전류경로를 도시한 도면이다.
도 13a는 비교예에 있어서의 반도체장치의 디바이스 내의 전류밀도를 나타낸 도면이고, 도 13b는 비교예에 있어서의 반도체장치의 디바이스 내의 전류경로를 도시한 도면이다.
도 14는, 각 디바이스 구조에 있어서의 캐리어 농도분포를 도시한 도면이다.
도 15는, 도 14 중의 에미터 영역측의 확대도이다.
도 16은, 안정화 플레이트용 홈 비율과 포화 전류의 관계를 도시한 도면이다.
도 17은, 온 전압 Vce(sat)과 스위칭 손실 Eoff의 관계를 도시한 도면이다.
도 18은, P/N 정션으로부터의 트렌치 깊이와 내압의 관계를 도시한 도면이다.
도 19는, 깊이 방향의 전계강도 분포를 도시한 도면이다.
도 20은, P/N 정션으로부터의 트렌치 깊이와 온 전압과의 관계를 도시한 도면이다.
도 21은, 에미터 전극과 더미 트렌치 내의 도전층(5b1)과의 전기적 접속을 위한 콘택홀을 p+ 불순물 확산 영역(6)의 사이에 끼워지는 영역에 배치한 구성의 본 발명의 일 실시형태에 있어서의 반도체장치의 일 변형예를 개략적으로 나타낸 부분 평면도이다.
도 22는, 도 21 중의 XXII-XXII선에 따른 화살표 방향에서 본 단면도이다.
도 23은, 에미터 전극과 더미 트렌치 내의 도전층(5b1)과의 전기적 접속을 위한 콘택홀을 p+ 불순물 확산 영역(6)의 사이에 끼워지는 영역에 배치한 구성의 본 발명의 일 실시형태에 있어서의 반도체장치의 다른 변형예를 개략적으로 나타낸 부분 평면도이다.
도 24는, 도 23 중의 XXIV-XXIV선에 따른 화살표 방향에서 본 단면도이다.
도 25는, 다른 실시형태에 있어서의 반도체장치의 구성을 나타낸 개략적인 평면도이다.
도 26은, 또 다른 실시형태에 있어서의 반도체장치의 구성을 나타낸 개략적인 평면도이다.
도 27은, 또 다른 실시형태에 있어서의 반도체장치의 구성을 나타낸 개략적인 평면도이다.
도 28은, 플래너 게이트 구조의 IGBT의 단면도이다.
본 발명에 근거한 실시형태에 있어서의 반도체장치에 대해, 이하, 도면을 참조하면서 설명한다. 이때, 이하에서 설명하는 실시형태에 있어서, 개수, 양 등을 언급하는 경우, 특별히 기재가 있는 경우를 제외하고, 본 발명의 범위는 반드시 그 개수, 양 등에 한정되지 않는다. 또한, 동일한 부품, 상당 부품에 대해서는, 동일한 참조번호를 붙이고, 중복하는 설명은 반복하지 않는 경우가 있다.
(실시형태 1)
우선 본 실시형태의 반도체장치의 구성에 대해 도 1∼도 6을 사용하여 설명한다.
우선 도 1을 참조하여, 반도체 칩(100)의 평면에서 볼 때, IGBT 형성 영역(40)은 반도체 칩(100)의 중앙부에 형성되어 있고, 그 IGBT 형성 영역(40)의 주위를 둘러싸도록 엣지 터미네이션 영역(41)이 배치되어 있다. IGBT 형성 영역(40)에는, 복수의 에미터 전극(11)이 형성되어 있다.
주로 도 2 및 도 3을 참조하여, 이 반도체장치는, 예를 들면, 40㎛∼700㎛의 두께를 갖는 반도체 기판(1)에 형성된 트렌치 게이트형 IGBT이다. 반도체 기판(1)은 서로 대향하는 제1주면(윗면)(1A) 및 제2주면(밑면)(1B)을 갖고 있다. 반도체 기판(1)인 실리콘 기판은, 예를 들면, 약 1×1012∼1×1016cm-3의 불순물 농도의 n- 영역(n- 드리프트 영역)(1c)(제1영역)을 갖고 있다.
이 n- 영역(1c)의 제1주면(1A) 측의 반도체 기판(1) 내부에는, 예를 들면, 농도가 약 1×1016∼1×1018cm-3이고 제1주면(1A)으로부터의 깊이가 약 3㎛인 p형 반도체로 이루어진 p형 보디 영역(2)이 형성되어 있다. n- 영역(1c)과 p형 보디 영역(2) 사이에는, n- 영역(1c)보다도 불순물 농도가 높고 또한 p형 보디 영역(2)보다도 불순물 농도가 낮은 n형 불순물 확산 영역(14)(제2영역)이 형성되어 있다. p형 보디 영역(2) 내부의 제1주면(1A)에는, 예를 들면, 농도가 1×1019 cm-3 이상이고, 제1주면(1A)으로부터의 깊이가 약 0.5㎛인 n형 반도체로 이루어진 n형 에미터 영역(3)이 형성되어 있다.
주로 도 2 및 도 4를 참조하여, n형 에미터 영역(3)과 인접하도록 제1주면(1A)에는, p형 보디 영역(2)에의 저저항 콘택을 취하기 위한 p+ 불순물 확산 영역(p+ 보디 콘택 영역)(6)이, 예를 들면, 1×1020cm-3 정도의 농도로 형성되어 있다.
주로 도 3 및 도 4를 참조하여, 반도체 기판(1)의 제1주면(1A)에는, p형 보디 영역(2)과 n형 불순물 확산 영역(14)을 꿰뚫고 나가 n- 영역(1c)에 이르는 게이트용 홈(1a)이 형성되어 있다. 이 게이트용 홈(1a)은, 제1주면(1A)으로부터 예를 들면 3㎛∼10㎛의 깊이를 갖고 있다.
게이트용 홈(1a)의 내표면에는, 예를 들면, 30nm∼200nm의 두께의 실리콘 산화막으로 이루어진 게이트 절연막(4a)이 형성되어 있다. 게이트용 홈(1a)의 내부를 매립하도록 저저항 재료(예를 들면, 인이 고농도로 도입된 다결정 실리콘)로 이루어진 게이트 전극(5a)이 형성되어 있다.
이와 같이 게이트용 홈(1a)과 게이트 절연막(4a)과 게이트 전극(5a)으로부터, 반도체 기판(1)의 제1주면(1A) 측에 절연 게이트 구조가 구성되어 있다. 또한, n- 영역(1c)과 n형 에미터 영역(3)과 게이트용 홈(1a)으로부터, n- 영역(1c)을 드레인으로 하고, n형 에미터 영역(3)을 소스로 하는 절연 게이트형 전계효과 트랜지스터부(여기에서는, MOS 트랜지스터부)(32)가 구성되어 있다. 이 MOS 트랜지스터부(32)는, 반도체 기판(1)의 제1주면(1A)과 제2주면(1B) 사이에서 주전류를 흘려보내는 것이다.
제1주면(1A)에는 MOS 트랜지스터부(32)가 복수개 배치되어 있고, 2개의 MOS 트랜지스터부(32)에 끼워지는 제1주면(1A)의 영역에, 안정화 플레이트부(33)가 형성되어 있다. 이 안정화 플레이트부(33)는, 예를 들면, 2개의 더미 트렌치를 갖고 있다. 이 2개의 더미 트렌치의 각각은, 안정화 플레이트용 홈(1b)과, 안정화 플레이트용 절연막(4b)과, 안정화 플레이트(5b)를 갖고 있다. 이때 안정화 플레이트부(33)에 형성되는 더미 트렌치의 개수는 2개에 한정되는 것은 아니고, 3개 이상이어도 된다.
안정화 플레이트용 홈(1b)은, 제1주면(1A)으로부터 p형 보디 영역(2)과 n형 불순물 확산 영역(14)을 꿰뚫고 나가 n- 영역(1c)에 이르도록 형성되어 있고, 반도체 기판(1)의 제1주면(1A)으로부터 예를 들면, 3㎛∼10㎛의 깊이를 갖고 있다. 안정화 플레이트용 홈(1b)끼리의 사이, 및 인접하는 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이의 피치(Wpitch)는, 예를 들면, 0.5㎛∼6.0㎛이다.
안정화 플레이트용 홈(1b)끼리의 사이의 피치는, 내압 향상을 위해 인접하는 게이트용 홈(1a)와 안정화 플레이트용 홈(1b) 사이의 피치와 동일한 것이 바람직하다. 또한 더미 트렌치의 개수가 3개 이상 있을 때에는, 안정화 플레이트용 홈(1b)끼리의 사이의 피치가 서로 동일한 것이 바람직하다. 즉 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)을 포함하는 복수의 홈의 각 피치가 서로 동일한 것이 바람직하다.
이 안정화 플레이트용 홈(1b)의 내표면을 따르도록, 게이트용 홈(1a)과 마찬가지로, 예를 들면, 30nm∼200nm의 두께의 실리콘 산화막으로 이루어진 안정화 플레이트용 절연막(4b)이 형성되어 있다. 안정화 플레이트용 홈(1b)의 내부를 매립하도록 게이트용 홈(1a)과 마찬가지로, 예를 들면, 인이 고농도로 도입된 다결정 실리콘으로 이루어지고, 안정화 플레이트(5b)로 되는 도전층이 형성되어 있다.
주로 도 2 및 도 5를 참조하여, 2개의 더미 트렌치의 각각의 안정화 플레이트(5b)끼리는, 도전층(5b1)에 의해 서로 전기적으로 접속되어 있다. 이 도전층(5b1)은, 반도체 기판(1)의 제1주면(1A) 위에 안정화 플레이트용 절연막(4b)과 동일한 층으로 이루어진 절연층을 개재해서 형성되어 있고, 반도체 기판(1)과는 전기적으로 절연되어 있다.
도전층(5b1)은, 예를 들면, 인이 고농도로 도입된 다결정 실리콘으로 이루어져 있고, 안정화 플레이트(5b)와 동일한 층으로 구성되어 있다. 도전층(5b1)은, 도 2에 나타낸 것과 같이, 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)의 평면에서 볼 때의 길이 방향의 단부에 배치되어 있고, 또한 평면에서 볼 때 그것의 길이 방향에 있어서 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)보다도 단부측에 배치되어 있다. 즉 도전층(5b1)은, 한쪽(예를 들면, 도 2 중 좌측)의 MOS 트랜지스터부(32)의 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 형성 영역과 다른 쪽(예를 들면, 도 2 중 우측)의 MOS 트랜지스터부(32)의 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 형성 영역에 끼워지는 영역 Rs(도 2 중에 있어서 일점쇄선으로 둘러싸인 영역)보다도 게이트 전극(5a)의 길이 방향의 단부측에 위치하는 것이 바람직하다.
주로 도 3∼도 5를 참조하여, 반도체 기판(1)의 제1주면(1A) 위에는, 절연층(22A), 층간 절연막(9), 및 절연층(22B)이 순서대로 형성되어 있다. 절연층(22A)은, 게이트 전극(5a) 또는 안정화 플레이트(5b)에 대해, 예를 들면, 열산화 또는 CVD(Chemical Vapor Deposition) 산화를 행함으로써 형성된다. 절연층(22B)은 층간 절연막(9) 위에 선택적으로 형성되어 있다. 층간 절연막(9)은, 실리케이트, 즉 예를 들면, 붕소나 인이 도핑되어 있는 실리콘 산화막을 사용해 CVD(Chemical Vapor Deposition) 등에 의해 형성되어 있다. 층간 절연막(9)에는 콘택홀 9a와 콘택홀 9b가 형성되어 있다.
콘택홀 9a는, 도 5에 나타낸 것과 같이 도전층(5b1)에 이르도록 형성되어 있다. 콘택홀 9a의 저부에 위치하는 도전층(5b1)의 표면에는 실리사이드층(21b)이 형성되어 있다. 또한 콘택홀 9b는, 도 3 및 도 4에 나타낸 것과 같이, 제1주면(1A)에 위치하는 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)에 이르도록 형성되어 있다. 콘택홀 9a의 저부에 위치하는 n형 에미터 영역(3), p+ 불순물 확산 영역(6) 및 p형 보디 영역(2)의 표면에는 실리사이드층(21a)이 형성되어 있다.
주로 도 2를 참조하여, 콘택홀 9a는 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)의 평면에서 볼 때의 길이 방향의 단부측(즉 상기 영역 Rs보다도 게이트 전극(5a)의 길이 방향의 단부측)에 배치되어 있다. 콘택홀 9b는 평면에서 볼 때 2개의 안정화 플레이트용 홈(1b)에 끼워지는 영역 R(도 2 중에 있어서 2점 쇄선으로 둘러싸인 영역)에는 배치되어 잇지 않고, 안정화 플레이트용 홈(1b)과 게이트용 홈(1a)에 끼워지는 영역에 배치되어 있다.
이상에 의해 2개의 안정화 플레이트용 홈(1b)에 끼워지는 영역 R의 전체는 절연층(4b)에 의해 덮여 있고, 이 영역 R에는 반도체 기판(1)의 제1주면(1A)(p형 보디 영역(2))에 이르는 콘택홀은 형성되어 있지 않다. 안정화 플레이트부(33)가 3개 이상의 더미 트렌치를 포함하는 경우에는, 3개 이상의 안정화 플레이트용 홈(1b) 중 한쪽(도 2 중 예를 들면 좌측)의 MOS 트랜지스터부(32)에 가장 가까운 안정화 플레이트용 홈(1b)과 다른쪽(도 2 중 예를 들면, 우측)의 MOS 트랜지스터부(32)에 가장 가까운 안정화 플레이트용 홈(1b)에 끼워지는 반도체 기판(1)의 제1주면(1A)의 영역이 상기 영역 R에 대응한다.
주로 도 3∼도 5를 참조하여, 층간 절연막(9) 위에는 콘택홀 9a, 9b의 측부 및 저부와, 층간 절연막(9)의 윗면과, 절연층(22B)의 윗면을 따르도록 배리어메탈층(10)이 형성되어 있다. 배리어메탈층(10)의 반도체 기판(1)과 접하는 부분에는, 콘택 저항을 낮게 하기 위해 상기한 실리사이드층(21a)이 형성되어 있다. 반도체 기판(1)의 제1주면(1A) 위에는 에미터 전극(11)이 형성되어 있다. 이 에미터 전극(11)은, 배리어메탈층(10) 위에서 배리어메탈층(10)과 접하도록 형성되어 있다.
이에 따라, 에미터 전위 E를 주는 에미터 전극(11)은 콘택홀 9a를 통해 2개의 안정화 플레이트(5b)의 각각에 전기적으로 접속되고 있어, 또한 콘택홀 9b를 통해 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 각각에 전기적으로 접속되어 있다. 즉 에미터 전극(11)은, 2개의 안정화 플레이트용 홈(1b)에 끼워지는 영역 R에는 콘택홀 등을 통해 접속되어 있지는 않고, 그 영역 R의 전체면 위에 있어서 적어도 안정화 플레이트용 절연막(4b)을 개재해서 배치되어 있다.
주로 도 6을 참조하여, 게이트용 홈(1a)의 평면에서 볼 때의 길이 방향의 양측에 있어서의 반도체 기판(1)의 제1주면(1A)에는 p형 웰(39)이 형성되어 있다. 게이트 전극(5a)은, 이 p형 웰(39)이 형성된 반도체 기판(1)의 제1주면(1A) 위에 게이트 절연막(4a)을 개재해서 연장되어 있다. 층간 절연막(9)에는 콘택홀 9c가 형성되어 있다. 이 콘택홀 9c는, 게이트 전극(5a)의 p형 웰(39) 위에 연장된 부분에 이르고 있다.
콘택홀 9c의 저부에 있어서의 게이트 전극(5a)의 표면에는, 실리사이드층(21b)이 형성되어 있다. 배리어메탈층(10)은 콘택홀 9c의 측부 및 저부를 따르도록 형성되어 있고, 이 배리어메탈층(10) 위에는 게이트 전위 G를 주는 제어 전극(11g)이 형성되어 있다. 이 제어 전극(11g)은, 에미터 전극(11)과 동일한 층으로부터 패터닝에 의해 분리해서 형성된 층이다. 이에 따라 게이트 전극(5a)은, 그것의 길이 방향의 단부에 있어서, 콘택홀 9c를 통해 게이트 전위 G를 주는 제어 전극(11g)에 전기적으로 접속되어 있다.
주로 도 3∼도 6을 참조하여, n- 영역(1c)의 제2주면(1B)측에는 n형 버퍼 영역(7)과, p형 콜렉터 영역(8)이 순서대로 형성되어 있다. 이 p형 콜렉터 영역(8)에는, 콜렉터 전위 C를 주는 콜렉터 전극(12)이 전기적으로 접속되어 있다. 이 콜렉터 전극(12)의 재질은, 예를 들면, 알루미늄 화합물이다.
다음에, 본 실시형태의 반도체장치에 있어서의 메사 폭(WMOS), 트렌치 피치(Wpitch), 및 트렌치 폭(Wtrench)에 대해 도 2∼도 5를 사용하여 설명한다.
에미터 전극(11)은, 도 2에 나타낸 평면에서 볼 때 상기 영역 Rs보다도 게이트 전극(5a)의 길이 방향의 단부측에서 도전층(5b1)에 전기적으로 접속되어 있다. 안정화 플레이트(5b)는 저저항 재료로서 형성되어 있기 때문에, 안정화 플레이트(5b)의 전체가 에미터 전위로 된다. 안정화 플레이트(5b)를 에미터 전위로 하는 것은, 게이트 용량을 작게 해서 IGBT의 단락시에 있어서의 발진을 억제하고, 디바이스 파괴를 방지하기 위해서이다. 상기 영역 RS보다도 게이트 전극(5a)의 길이 방향의 단부측에서 에미터 전극(11)을 안정화 플레이트(5b)에 전기적으로 접속하는 것은 이하의 이유에 따른다. 즉, 메사 폭(WMOS) 및/또는 트렌치 피치(Wpitch)를 작게 해서 온 전압을 저감할 때에, 도전층(5b1)이 상기 영역 Rs에 배치되어 있으면, 도 22, 도 24를 사용해서 후술하는 것과 같이, 에미터 전극(11)을 n형 에미터 영역(3) 또는 p형 불순물 확산 영역(6)에 접속하기 위한 영역이 좁아져, 에미터 전극(11)과 n형 에미터 영역(3) 또는 p형 불순물 확산 영역(6)과의 확실한 전기적인 접속이 곤란해질 우려가 있기 때문이다.
본 실시형태에 있어서, 메사 폭(WMOS)은, 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 사이, 및 안정화 플레이트용 홈(1b)끼리의 사이의 거리를 나타내고 있다. 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이의 메사 폭, 및 안정화 플레이트용 홈(1b)끼리의 사이의 메사 폭은 동일한 폭이 되도록 설치되어 있다. 또한, 트렌치 피치(Wpitch)는, 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 배치 피치, 및 안정화 플레이트용 홈(1b)끼리의 배치 피치를 나타내고 있다. 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 트렌치 피치, 및 안정화 플레이트용 홈(1b)끼리의 트렌치 피치는 동일한 거리가 되도록 설치되어 있다. 또한, 트렌치 전극 폭(Wtrench)은, 게이트 전극(5a) 및 안정화 플레이트(5b)의 각각의 폭을 나타내고 있다. 게이트 전극(5a)의 트렌치 전극 폭 및 안정화 플레이트(5b)의 트렌치 전극 폭은 동일한 폭이 되도록 설치되어 있다.
본 실시형태에 있어서의 트렌치 게이트형 IGBT에 있어서는, 메사 폭(WMOS), 트렌치 피치(Wpitch), 및 트렌치 폭(Wtrench)의 관계가, WMOS=Wpitch-Wtrench>0(식 1)의 관계를 만족하도록 형성되어 있다.
다음에, 본 실시형태의 반도체장치의 작용 효과에 대해 종래 예와 대비해서 설명한다.
도 7 및 도 8에, 종래의 트렌치 게이트형 IGBT의 구조를 나타낸다. 도 7의 영역 X2은, 종래의 트렌치 게이트형 IGBT에 있어서 층간 절연막(9)에 형성된 콘택홀 9d의 평면 형상을 나타내고 있다. 이 콘택홀 9d를 통해, 에미터 전극(11)은 n형 에미터 영역(3), p+ 불순물 확산 영역(6), p형 보디 영역(2) 및 안정화 플레이트(5b)와 전기적으로 접속되어 있다. 즉 안정화 플레이트(5b)에 끼워지는 반도체 기판(1)의 제1주면(1A)에 있는 p형 보디 영역(2) 및 p+ 불순물 확산 영역(6)에도 에미터 전극(11)은 전기적으로 접속되어 있다.
또한 2개의 안정화 플레이트(5b)에 끼워지는 반도체 기판(1)의 제1주면(1A)에도 p+ 불순물 확산 영역(6)이 형성되어 있다. 또한 n형 에미터 영역(3)은, 게이트 전극(5a)의 길이 방향을 따라 게이트 전극(5a)과 p+ 불순물 확산 영역(6) 사이에 형성되어 있다.
또한, 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)은, 윗면으로부터 보면, 각각 도 1 또는 도 4에 나타낸 게이트 전극(5a) 및 안정화 플레이트(5b)와 동일한 패턴으로 되어 있다.
이때, 이 이외의 종래 예의 구성은 본 실시형태의 구성과 거의 동일하기 때문에, 동일한 요소에 대해서는 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.
종래 구조에서는 에미터 전극(11)이 안정화 플레이트(5b)에 끼워지는 반도체 기판(1)의 제1주면에 있는 p형 보디 영역(2) 및 p+ 불순물 확산 영역(6)에도 전기적으로 접속되어 있다. 이 때문에, 트렌치 MOS 트랜지스터부의 온 상태의 캐리어 농도가 저하하고, 온 저항이 높아지는 것을 후술하는 실시예에 있어서의 검토에 의해 알 수 있었다.
이에 대해, 본 실시형태에 있어서의 구조는, 도 2에 나타낸 것과 같이, 에미터 전극(11)은 평면에서 볼 때 안정화 플레이트(5b)에 끼워지는 영역 R의 p형 보디 영역(2)에는 전기적으로 접속되어 있지는 않다. 에미터 전극(11)은, 안정화 플레이트(5b)와 게이트 전극(5a)에 끼워지는 영역에 콘택홀 9b를 통해 전기적으로 접속되고, 영역 Rs의 외측에 있는 도전층(5b1)에 전기적으로 접속되어 있는 것 뿐이다. 즉 도 3∼도 5에 나타낸 것과 같이, 에미터 전극(11)은 안정화 플레이트부(33)에서는 반도체 기판(1)의 제1주면(1A)에는 전기적으로 접속되어 있지 않고, MOS 트랜지스터부(32)에서 반도체 기판(1)의 제1주면(1A)에 전기적으로 접속되어 있다. 이 때문에, 온 상태에 있어서 전류는 안정화 플레이트부(33)에는 거의 흐르지 않고, MOS 트랜지스터부(32)에 집중해서 흐르게 되어, 종래 예보다도 온 전압이 낮아지는 것을 후술하는 실시예에 있어서의 검토에 의해 알 수 있었다.
또한, 상기한 온 전압의 저감 효과는, 본 실시형태의 구성에서는 단위 셀에 차지하는 안정화 플레이트부(33)의 안정화 플레이트용 홈(1b)의 비율이 증가함에 따라 강화되기 때문에, 온 전압을 더욱 더 저감할 수 있는 것도 후술하는 실시예에 있어서의 검토에 의해 알 수 있었다. 본 실시형태의 구성은, 안정화 플레이트용 홈(5b)에 끼워지는 영역 R에 1p+ 불순물 확산 영역(6)을 설치하고 있지 않은 것과, 도전층(5b1)의 배치의 연구에 의해, 단위 셀에 차지하는 안정화 플레이트용 홈(1b)의 비율을 증가시키기 쉬운 구조이다. 더구나 이 안정화 플레이트용 홈(1b)의 비율을 증가시킴으로써 실효적인 게이트 폭 W(도 2에 있어서의 W1+…+Wn)를 저감하는 것도 용이해진다. 이 때문에, 포화 전류를 감소시키는 것도 용이해지고, 단락 내량을 향상시키는 것이 용이해진다. 이하, 그것을 설명한다.
MOS 트랜지스터의 포화 영역에 있어서의 드레인 전류 ID(포화 전류)을 표시하는 하기의 식 2로부터 알 수 있는 것과 같이, 실효적인 게이트 폭 W가 작아지면 MOS 트랜지스터의 드레인 전류 ID가 감소한다. 본 실시형태에서는, 게이트 배선을 행하지 않는 안정화 플레이트용 홈(1b)의 개수의 비율을 증가시킴으로써 MOS 트랜지스터부(32)의 유효 셀 사이즈에 차지하는 실효적인 게이트 폭 W(도 2에 있어서의 W1+…+Wb)가 작아지고 있다. 이에 따라, IGBT의 단락전류가 억제되어 단락 내량이 향상되고 있다. 더구나 후술하는 것과 같이, 안정화 플레이트용 홈(1b)의 개수의 비율을 증가시킴으로써, 온 전압을 한층 더 저감할 수도 있으므로, 단락 내량을 향상 혹은 유지하고 또한 온 전압을 작게 할 수 있다.
Figure pat00001
상기한 식 2에 있어서, ID는 포화 영역에 있어서의 드레인 전류(포화 전류)를 의미하고, W는 실효적인 게이트 폭을 의미하고, μ은 이동도를 의미하고, COX는 단위면적당의 게이트 절연막 용량을 의미하고, VG은 게이트 전압을 의미하고, Vth는 임계전압을 의미한다. L은 채널길이를 의미하고, 본 실시형태의 반도체장치에 있어서는, n형 에미터 영역(3)의 하단으로부터 p형 보디 영역(2)과 n형 불순물 확산 영역(14)의 경계면까지의 게이트용 홈(1a)을 따르는 거리에 해당한다.
부하가 단락했을 때에 디바이스를 흐르는 전류는, 디바이스의 포화 전류에 의해 결정된다. 포화 전류가 작으면 단락시에 흐르는 전류도 작아지고, 디바이스에 걸리는 에너지 부하도 작아진다. 따라서, 포화 전류를 억제함으로써 단락 내량을 향상하는 것이 가능해진다.
또한 본 실시형태에 있어서의 구조에서는, 에미터 전극(11)은 안정화 플레이트(5b)에 끼워진 영역에서는 p형 보디 영역(2)에 접속되어 있지 않기 때문에, MOS 트랜지스터부(32)에 전류를 집중시킬 수 있다. 또한, 안정화 플레이트용 홈(1b)의 개수를 용이하게 증가할 수 있기 때문에, 온 전압을 저감하는 효과도 얻어진다(도 9에 나타낸 정상손실 영역에 있어서, 동일한 콜렉터 전류 Jc에 대한 온 전압 Vce가 감소하고 있다). 즉, 본 구조를 사용함으로써, 단락 내량을 유지한 후에, 정상손실을 저감하는 것이 가능하다.
또한 MOS 트랜지스터부(32)의 미세화가 용이하기 때문에, MOS 트랜지스터부(32)를 미세화함으로써 실효적인 게이트 폭을 저감할 수 있고, 포화 전류를 감소시켜 단락 내량을 향상시키는 것이 용이해지기 때문에, 반도체장치의 수율을 향상시킬 수 있다.
더구나 전술한 종래 예에 있어서는, p형 보디 영역(2)과 에미터 전극(11) 사이의 콘택 저항을 낮추기 위해, 인접하는 안정화 플레이트(5b)의 사이에 p+ 불순물 확산 영역(6)이 설치되어 있다. 그러나, 이 p+ 불순물 확산 영역(6)이 설치된 개소는, IGBT가 턴오프 할 때에 홀이 빠지는 패스가 되어, IGBT의 턴오프 차단 능력, 즉 턴오프 가능한 전류밀도나 전압이 저하한다.
이에 대해 본 실시형태의 구성에서는, 상기한 것과 같이 에미터 전극(11)은 안정화 플레이트(5b)에 끼워진 p형 보디 영역(2)에 콘택홀을 통해 접속되어 있지 않다. 이 때문에, 온 전압의 저감 이외에, IGBT가 턴오프 할 때에 안정화 플레이트(5b)에 끼워진 영역에 홀이 빠지는 패스가 생기는 일도 없어, 턴오프 가능한 전류밀도나 전압의 저하를 방지할 수 있다.
또한 본 실시형태에 있어서의 구조는, 도 2에 나타낸 것과 같이, 에미터 전극(11)은 평면에서 볼 때 안정화 플레이트(5b)에 끼워지는 영역 R에서는 p형 보디 영역(2)에는 전기적으로 접속되어 있지 않다. 이 때문에, 도 23, 도 24에 나타낸 구성과 같이 에미터 전극(11)과 n형 에미터 영역(3) 또는 p+ 불순물 확산 영역(6)의 접속을 고려해서 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이의 메사 폭을 크게 할 필요는 없다. 따라서 본 실시형태에서는, 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이의 메사 폭을 작게 할 수 있는 동시에, 이 메사 폭의 설계의 자유도가 향상된다. 또한 메사 폭을 작게 할 수 있기 때문에, 온 전압을 더욱 더 저감할 수도 있다.
또한, 상기한 트렌치 피치가 각 부에 있어서 다르면, 각 트렌치 1a, 1b 부근의 전계의 분포가 불균일하게 되어 전계집중이 생겨, 내압이 저하한다. 이 때문에 본 실시형태에 있어서는 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 트렌치 피치, 및 안정화 플레이트용 홈(1b)끼리의 트렌치 피치는 동일하게 되도록 설치되어 있다. 이에 따라, 트렌치 주위의 전계집중을 막고, 내압을 향상시키는 것이 가능해진다. 즉 상기에 있어서 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이의 메사 폭을 작게 할 수 있기 때문에, 그것에 맞추어 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 트렌치 피치를 작게 할 수 있다. 더구나 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 트렌치 피치의 축소에 맞추어 안정화 플레이트용 홈(1b)끼리의 트렌치 피치도 작게 함으로써 전계집중에 의한 내압저하를 막으면서, 디바이스의 소형화를 꾀할 수도 있다.
(실시예)
상기 구성을 갖는 트렌치 게이트형 IGBT의 구체적인 일례에 대해, 이하에서 설명한다.
트렌치 게이트형 IGBT의 시뮬레이션 파라미터는, 하기의 표 1에 나타낸 것과 같다. 또한, 본 데이터에서 사용하고 있는 더미 트렌치 비율에 대해서는, 표 2에 나타낸 것과 같다. 더미 트렌치 비율은, 1셀(단위 유닛 셀부(34)) 근처의 더미 트렌치(안정화 플레이트용 홈)의 개수를, 1셀(단위 유닛 셀부(34)) 근처의 전체 트렌치 개수(게이트용 홈 개수+더미 트렌치 개수)로 나눈 값, 즉, 안정화 플레이트 개수/전체 트렌치 개수로 정의한다.
영역 불순물 농도
n- 영역(1c) 1.313×1013cm-3
p형 보디 영역(2) 9.45×1017cm-3
n형 에미터 영역(3) 20×1019cm-3
트렌치 산화막(게이트 절연막(4a), 에미터용 절연막(4b)) 0.12㎛
p+ 불순물 확산 영역(6) 5.71×1019cm-3
n형 버퍼 영역(7) 30×1016cm-3
p형 콜렉터 영역(8) 1×1018cm-3
불순물 확산 영역(14) 6.5×1016cm-3
더미 트렌치 비율 안정화 플레이트 개수/
전체 트렌치 개수
0.5 1/2
0.67 2/3
0.75 3/4
0.8 4/5
0.875 7/8
0.9 9/10
0.92 11/12
0.93 13/14
이때, 본 실시형태에 있어서는, 게이트용 홈(1a)의 개수 및 안정화 플레이트용 홈(1b)의 개수의 절대값이 아니고, 이들의 비율이 중요하다. 즉, 게이트용 홈(1a)과 안정화 플레이트용 홈(1b)의 개수가 몇개라도, 디바이스의 특성은 더미 트렌치 비율에 크게 의존한다.
(i) 메사 폭(WMOS)
트렌치 전극의 사이(게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이, 안정화 플레이트용 홈(1b)과 안정화 플레이트용 홈(1b) 사이)의 메사 폭(WMOS)을 좁게 함으로써 온 전압과 정상손실의 저감 효과를 얻을 수 있다. 그 관계를 도 10에 나타낸다.
도 10은, 횡축에 메사 폭(WMOS)[㎛], 종축에 온 전압(Vce(sat))[V]를 나타내고 있다. 도 10에 있어서 트렌치 폭(Wtrench)은 일정으로 하고 있다. 참고를 위해, 도 28에 나타낸 종래의 플래너 게이트 구조 IGBT의 데이터를, 같은 파라미터(유닛 셀 치수)로서 도 10 중에 플롯한다. 도 28을 참조하여, 플래너 게이트 구조에서는, 게이트 전극(5a)는 반도체 기판(1)의 제1주면(1A) 위에 위치하고 있고, n형 에미터 영역(3)과 n형 불순물 확산 영역(14)에 끼워지는 p형 보디 영역(2) 위에 게이트 절연막(4a)을 개재해서 형성되어 있다. 에미터 전극(11)은 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)에 전기적으로 접속되어 있다. 이때 이 이외의 플래너 게이트 구조 IGBT의 구성은 도 2에 나타낸 트렌치 게이트 구조의 MOS 트랜지스터부(32)의 구성과 거의 동일하기 때문에, 동일한 요소에 대해서는 동일한 부호를 붙이고, 그것의 설명을 반복하지 않는다.
이때, 도 10에 나타낸 데이터는, 대표 예로서 298K(25℃)에서의 데이터를 나타내고 있지만, 그 밖의 온도라도 같은 경향을 나타낸다. 또한, 1셀당의 트렌치 전극의 게이트 전극과 안정화 플레이트의 비율은, 게이트 전극을 1개, 안정화 플레이트를 7개로 한 더미 트렌치 비율 0.875에서 시뮬레이션을 행한 결과이다.
본 실시형태에 있어서의 구조에서는, 에미터 전극(11)이 안정화 플레이트부(33)의 p형 보디 영역(2)에 콘택홀을 통해 접속되어 있지 않아, MOS 트랜지스터부(32)의 캐리어 농도를 높일 수 있기 때문에, 도 7, 도 8에 나타낸 종래 예보다 온 전압을 저감할 수 있다. 본 실시형태에 있어서의 구조를 사용하면, 메사 폭(WMOS)을 보다 좁게 할 수 있고, MOS 트랜지스터부(32)의 캐리어 밀도를 한층 더 높일 수 있기 때문에, 종래 예보다도 한층 더 온 전압을 저감할 수 있는 것을 알 수 있다.
또한, 메사 폭(WMOS)과 온 전압 저감 효과의 관계에 대해서는, 종래의 트렌치 구조(도 7, 도 8을 참조)에서도 같은 경향을 나타낸다. 단, 전술한 것과 같이 종래 구조에서는 에미터 전극(11)과 p형 보디 영역(2)의 콘택을 안정화 플레이트(5b)의 영역 전체면에서 취하고 있기 때문에, 트렌치 MOS 트랜지스터부의 온 상태의 캐리어 농도가 저하하고, 온 저항이 높아진다.
이에 대해, 본 실시형태에 있어서의 구조는, 에미터 전극(11)이 안정화 플레이트부(33)의 p형 보디 영역(2)에 콘택홀을 통해 접속되어 있지 않다. 이 때문에, 트렌치 MOS 트랜지스터부(32)에 있어서의 온 상태의 캐리어 농도가 증대하여 높은 온 전압 저감 효과를 얻을 수 있다.
(ii) 더미 트렌치 비율
본 실시형태에 있어서의 구조에 있어서, 게이트 전극(5a)에 대해 안정화 플레이트(5b)의 비율을 증가해 감(더미 트렌치 비율을 증가시킴)으로써, 온 전압의 저감, 나아가서는 정상손실을 저감하는 효과를 얻을 수 있다. 이 관계를 도 11에 나타낸다. 횡축은 더미 트렌치 비율, 종축은 온 전압(Vce(sat))을 나타내고 있다. 디바이스에 있어서의 에너지손실은, (디바이스를 흐르는 전류)×(디바이스에 걸리는 전압)로 나타내기 때문에, 온 압이 감소할수록 정상손실이 작아진다.
이 온 전압이 저감하는 원리를, 도 12a, 도 12b, 도 13a, 도 13b 및 도 14에 나타낸다. 도 12a, 도 13a는 IGBT가 온 상태인 경우에 있어서의 디바이스 내의 전류밀도를 나타내고, 도 12b, 도 13b은, IGBT가 온 상태인 경우에 있어서의 안정화 플레이트에 끼워진 영역에 있어서의 전류경로를 나타내고, 도 14는 온 상태에 있어서의 디바이스 내의 캐리어 농도를 나타내고 있다. 이때, 도 12a, 도 12b는, 본 실시형태의 구조의 경우를 나타내고, 도 13a, 도 13b는, 도 7 및 도 8에 나타낸 종래의 트렌치 전극 구조의 경우를 나타내고 있고, 각각 도 3 및 도 8에 나타낸 단면에 대응한다.
도 12a 및 도 13a의 각각에 있어서, 좌측 단(X=0㎛)은 게이트용 홈(1a)이며, 소정의 피치로 안정화 플레이트용 홈(1b)이 나열되어 있다(X>0). 또한, 도 12b, 도 13b는 도 12a, 도 13a 중의 Z로 둘러싸인 영역의 확대도이며, 도 12b, 도 13b 중의 화살표의 방향은 전류가 흐르는 방향을 나타내고, 화살표의 길이는 전류밀도의 크기를 나타내고 있다.
도 12a, 도 12b에 나타낸 본 실시형태의 구조(도 2)의 온 상태에서는, 안정화 플레이트부(33)의 옆에 있는 트렌치 MOS 트랜지스터부(32)의 게이트 전극에 전압 바이어스(본 구조는 n채널 MOS 트랜지스터이기 때문에 게이트에 정 바이어스)가 인가되고, 채널부(p형 보디 영역(2)에 있어서 게이트용 홈(1a)과 접하는 부분)를 통해 전자가 n- 영역(1c)에 주입된다. 그때, 콜렉터측은 순 바이어스되어 있기 때문에 동시에 콜렉터측에서 홀이 n- 영역(1c)에 주입된다.
여기에서 본 실시형태의 구조에서는, 안정화 플레이트부(33), 즉 인접하는 안정화 플레이트용 홈(1b)의 사이에 있어서, 에미터 전극(11)은 p형 보디 영역(2)에 접속되어 있지 않고, MOS 트랜지스터부(32), 즉 게이트용 홈(1a)과 안정화 플레이트용 홈(1b) 사이에 있어서, 콘택홀 9b를 통해 p형 보디 영역(2)과 접속되어 있다. 따라서, 본 구조에 있어서는, 홀이 에미터측에 흐르는 패스는 트렌치 MOS 트랜지스터부(32) 뿐으로 되기 때문에, 안정화 플레이트부(33)에는 거의 전류는 흐르지 않고, 트렌치 MOS 트랜지스터부(32)에 집중해서 전류가 흘러 들어 온다.
트렌치 MOS 트랜지스터부(32)에 전류가 집중하기 때문에, 트렌치 MOS 트랜지스터부(32)의 온 상태의 캐리어 농도가 증대하여 온 전압이 낮아진다. 그 효과는 도 11에 나타낸 것과 같이, 단위 셀에 차지하는 더미 트렌치의 비율이 증가함에 따라 강화되어(즉 트렌치 MOS 트랜지스터부(32)의 온 상태의 캐리어 농도가 보다 증대하여), 온 전압이 보다 낮아져 정상손실이 저감된다.
이에 대해, 도 13a, 도 13b에 나타낸 것과 같이, 종래의 트렌치 전극 구조에서는, 에미터 전극(11)은 안정화 플레이트(5b) 사이의 p형 보디 영역(2)에도 접속되어 있기 때문에, 안정화 플레이트(5b)의 사이에도 전류가 흘러, 트렌치 MOS 트랜지스터부(32)에의 전류집중은 일어나기 어려워진다.
즉 종래의 구조에서는, 안정화 플레이트부(33)에 홀이 빠지는 접속 부분이 있기 때문에, 더미 트렌치 사이에도 홀의 패스가 형성된다. 그 결과, 도 12b 및 도 13b에 나타낸 것과 같은 전류집중의 정도의 차이가 발생한다. 그 영향에 의해 도 14에 나타낸 것과 같이, 본 실시형태와 종래 예에서 트렌치 MOS 트랜지스터부(32)의 에미터측 캐리어 농도 분포가 변화하여, 온 전압 Vce(sat)의 차이가 생긴다.
도 14는, 도 2∼도 6에 나타낸 본 실시형태와 도 7, 도 8에 나타낸 종래 예의 반도체장치에 있어서, 트렌치 MOS 트랜지스터부(32)의 IGBT가 온 상태일 때의 캐리어 농도 분포를 비교한 그래프이다. 도 14에 나타낸 캐리어 밀도 분포는, 도 3, 도 8의 A-A'선부, 및 도 2b의 B-B'선부에 대응한다.
도 14 및 도 15에, 이 디바이스 구조와 전류집중의 관계를 나타낸다. 도 14 및 도 15는, 횡축에 에미터 영역으로부터 콜렉터 영역까지의 거리, 종축에 캐리어 농도를 나타낸다. 도 15는, 도 14 중의 에미터측의 확대도이다. 또한, 본 데이터는 도 3, 도 8의 A-A'선부 및 도 2b의 B-B'선부에 대응하고, 채널이 형성되는 개소를 포함하는 것이다.
이때 도 14는 각 반도체장치의 더미 트렌치 비율이 같은 경우(플래너 게이트 구조를 제외한다)를 비교한 것이다. 도 2∼도 6에 나타낸 본 실시형태의 구조에서는, 전류경로가 게이트용 홈(1a)에 인접하는 트렌치 MOS 트랜지스터부(32) 뿐이 되고, 그 결과 온 상태에 있어서의 에미터측의 캐리어 농도가 도 14에 나타낸 것과 같이, 증대한다. 반대로 도 7, 도 8에 나타낸 종래 예의 구조와 같이 안정화 플레이트부의 p형 보디 영역(2)에 에미터 전극(11)이 접속되면, 인접하는 안정화 플레이트용 홈(1b)의 사이에 있어서의 p형 보디 영역(2) 및 p+ 불순물 확산 영역(6)에도 전류 패스가 발생한다. 이에 따라, 트렌치 MOS 트랜지스터부 이외에도 전류 패스가 형성되기 때문에, 트렌치 MOS 트랜지스터부의 온 상태의 캐리어 농도가 저하한다. 따라서, 종래의 반도체장치는 본 실시형태보다 온 전압이 높아진다.
도 14 및 도 15를 참조하여, 본 실시형태에 있어서의 트렌치 전극 구조에서는, 콜렉터 영역측에서 주입된 홀이 n- 영역(n- 드리프트 영역) 1c 내에서 그것의 밀도를 저하하지 않고 에미터측에 도달하고 있다. 더구나, 안정화 플레이트(5b)를 늘리는 것에 의해 에미터측에서 캐리어의 집중이 발생하고, n- 영역(n- 드리프트 영역) 1c 내의 에미터측의 캐리어 농도가 상승한다. 이에 대해, 종래의 트렌치 전극 구조 및 플래너 게이트 구조의 양쪽에서는, 에미터측으로 진행됨에 따라 캐리어 농도가 저하하고 있다.
즉, 본 실시형태에 있어서의 트렌치 전극 구조에서는, n- 드리프트 영역으로부터 에미터측에 걸친 캐리어 농도 증대 효과에 의해, 더미 트렌치 비율이 증가함에 따라 온 전압 저감 효과를 얻을 수 있다. 단, 더미 트렌치 비율이 0.92를 초과하면 캐리어 집중 효과가 포화한다(도 11 참조).
본 실시형태끼리를 비교하면, 더미 트렌치 비율이 0.875는 0.67과 비교해서 캐리어 농도가 크다. IGBT가 온 상태에서는, 안정화 플레이트부(33)의 바로 아래를 홀이 트렌치 MOS 트랜지스터부(32)를 향해 이동한다. 그 이동 거리가 커지는 쪽이, 안정화 플레이트부(33)의 바로 아래의 홀 농도가 높아진다. 그 결과, 유일한 홀의 패스인 트렌치 MOS 트랜지스터부(32)에서의 캐리어 농도는, 안정화 플레이트부(33)의 거리가 커질수록(더미 트렌치 비율이 증가할수록) 캐리어가 집중하기 때문에 높은 농도로 된다. 캐리어 농도가 높아지면, 해당 개소의 캐리어 농도가 증대하여 저항이 내려가기 때문에, 온 전압이 낮아진다.
도 14와 도 15에 나타낸 것과 같이, 에미터 영역을 제외하고 홀의 밀도와 전자의 밀도는 거의 동일하다. 또한, 도 15에 나타낸 것과 같이 에미터 영역에서는, 전자밀도쪽이 홀 밀도보다 높아진다.
이때, 종래의 트렌치 게이트 구조나 플래너 게이트 구조에서, 에미터에 가까이 감에 따라 캐리어 농도가 떨어지는 것은, 전자의 공급 능력(주입 능력)이 저하하고 있기 때문이다.
이상에서, 안정화 플레이트(5b)에 의한 온 전압 저감 효과를 얻을 수 있는 더미 트렌치 비율은, 안정화 플레이트의 최소 개수시의 0.5로부터 캐리어 집중 효과가 포화하는 0.92까지의 범위(즉 0.5 이상 0.92 이하의 범위)가 바람직하다.
또한, 도 16을 참조하여, 더미 트렌치 비율과 포화 전류의 관계를 도시한 도면으로부터도 알 수 있는 것과 같이, 안정화 플레이트(5b)를 증가함으로써, 게이트 폭이 작어져, 포화 전류를 억제할 수 있다.
본 실시형태의 트렌치 게이트 구조에서의 유닛 셀 단위는, 트렌치 MOS 트랜지스터부(32)와 안정화 플레이트부(33)가 일체로 된 영역(도 3, 4에 나타낸 단위 유닛 셀부(34))이다. 또한, 더미 트렌치 비율이 증가하면 단위 유닛 셀부(34)에 차지하는 토털 게이트 폭 W가 작아진다.
본 실시형태의 구조에 의해, 포화 전류를 억제함으로써 단락 내량을 유지하고 또한 온 전압을 작게 할 수 있는 IGBT를 실현할 수 있다. 그러나, 본 실시형태의 구조에서는, 더미 트렌치 비율을 임의로 설정할 수 있기 때문에, 포화 전류 억제와 저온 전압화의 양립이 가능해진다(도 11, 도 16을 참조).
도 17에, 온 전압(Vce(sat))과 스위칭 손실(Eoff)과의 관계를 나타낸다. 온 전압이 낮을수록 정상손실은 작아진다고 하는 관계가 있다. 본 실시형태에 대해 나타낸 데이터 점은 p형 콜렉터 영역(8)의 불순물 농도(콜렉터 농도)를 1×1016∼5×1020로 가른 것이며, 콜렉터 농도가 높을수록 온 전압은 낮아진다.
온 전압과 스위칭 손실이 트레이드오프의 관계에 있는 이유를 설명한다. IGBT에서는, 온 전압과 스위칭 손실의 2개의 디바이스 특성이 디바이스 구조 이외에 공통인 제어 파라미터를 사용해서 제어된다. 본 실시형태에서는, 예를 들면, 해당 파라미터는 콜렉터 농도이다.
온 전압을 낮게 해서 정상손실을 작게 하는 경우, 콜렉터측의 캐리어 농도를 상승시키기 위해 콜렉터 농도가 고농도화된다. 그러면, IGBT가 온 상태시에 n- 영역(1c) 중에 고농도의 홀이 콜렉터측에서 주입되고, IGBT가 턴오프 할 때에 주입된 홀을 토해 내기 위한 시간이 필요하게 되어, 스위칭 손실이 증가한다. 스위칭 손실을 작게 하는 경우에는 반대로 콜렉터 농도를 낮게 하지만, 온 전압은 높아진다. 이상으로부터, 온 전압과 스위칭 손실은 트레이드오프의 관계에 있다.
그러나, 본 실시형태에 있어서는, 콜렉터측의 캐리어 농도가 동일해도, 종래의 구조의 반도체장치와 비교해서 온 전압(Vce(sat))을 저감할 수 있기 때문에, 도 17에 나타낸 트레이드 커브를 저온 전압측으로 이동시켜, 트레이드오프 특성의 개선이 가능해진다.
따라서, 본 실시형태의 트렌치 전극 구조에 따르면, 정상손실 저감을 가능하게 한 것에 의해, 토털 손실(스위칭 손실+정상손실)도 저감할 수 있다.
이때, 도 11∼도 17에 나타낸 데이터는, 시뮬레이션에서 반도체 기판(1)의 두께 tsub=470㎛, 메사 폭(WMOS)=1.2㎛, 트렌치 폭(Wtrench)=1.2㎛의 조건하에서의 것이다. 또한, 대표예로서 298K(25℃)의 데이터를 나타내고 있지만, 그 밖의 온도에서도 같은 경향을 나타낸다.
또한, 지금까지 서술해 온 더미 트렌치 비율과의 관계에 대해, n형 에미터 영역(3)의 유무(도 3과 도 4에 있어서 상위한 부분)에 상관없이 동일한 효과를 얻을 수 있다.
(iii) 트렌치 깊이(D)
도 18에, 트렌치 깊이(D: p형 보디 영역(2)과 n형 불순물 확산 영역(14)에 의해 형성되는 에미터측의 P/N 정션으로부터의 깊이; 도 3 참조)와 내압의 관계를 나타내고, 도 19에 다양한 트렌치 깊이(D)에 대해, 반도체 기판의 제1주면으로부터의 깊이와 전계강도의 관계를 나타낸다. 도 18로부터, 본 실시형태에 있어서의 트렌치 전극 구조에 있어서, 트렌치 깊이(D)를 에미터측의 P/N 정션 사이에서 생기는 전계집중을 완화할 수 있는 길이 이상으로 설계함으로써 충분한 내압을 얻을 수 있다. 도 19에 나타낸 것과 같이, 에미터측의 P/N 정션의 전계집중을 완화할 수 있는 트렌치 깊이(D)는, P/N 정션으로부터 1.5㎛ 이상의 것이다.
트렌치 깊이를 크게 하면 전계집중이 완화하는 메커니즘을 설명한다. IGBT가 내압을 유지할 때는 게이트 및 안정화 플레이트의 트렌치부는 소스 전위와 같은 0V로 된다. 그 결과, 이들 트렌치부는 필드 플레이트와 같이 전하를 유기해서 등전위선을 콜렉터측으로 밀어, 에미터측의 P/N 정션에 있어서의 전계를 완화시키는 효과가 얻어진다.
내압이 향상되는 트렌치 깊이는, 트렌치나 메사의 폭, 더미 트렌치 율, 불순물 농도에 거의 의존하지 않는다. 한편, 내압이 향상되는 트렌치 깊이는 트렌치 MOS 트랜지스터부(32)의 각 불순물 깊이, 즉 p형 보디 영역(2)과 n형 불순물 확산 영역(14)에 의해 형성되는 P/N 정션의 위치 관계에 의존한다.
또한, 1.5㎛보다 더 트렌치를 깊게 함으로써, 도 20에서 도시한 것과 같이 온 전압(Vce(sat)) 저감 효과를 얻을 수 있다. 예를 들면, 5.5㎛ 이상으로 하면, Vce(sat)을 1.5V 이하로 할 수 있다.
이때, 도 18∼도 20에 나타낸 데이터는, 더미 트렌치 비율 0.875, 반도체 기판(1)의 두께 tsub=470㎛, 메사 폭(WMOS)=1.2㎛, 트렌치 폭(Wtrench)=1.2㎛에서 평가를 행하였다. 또한, 대표로서 298K(25℃)의 데이터를 나타내고 있지만, 그 밖의 온도에서도 동일한 경향을 나타낸다.
(iv) 트렌치 전극의 선단 형상
다시, 도 3을 참조하여, 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)의 각각의 선단의 단면 형상을 라운드 형상(예를 들면, 반원 형상)으로 함으로써, 내압향상을 꾀할 수 있다. 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)의 선단 형상이 모난 형태의 것에서는, 그것의 모난 부분에서 전계집중이 발생하여, 내압이 저하한다. 그 때문에, 게이트용 홈(1a) 및 안정화 플레이트용 홈(1b)의 선단의 단면형상은 둥근 형상인 것이 바람직하다.
(다른 실시형태)
이때 도 2에 나타낸 것과 같이, 2개의 안정화 플레이트(5b)끼리를 연결하는 도전층(5b1)의 평면에서 볼 때의 배치 위치는, 영역 Rs보다도 게이트 전극(5a)의 길이 방향의 단부측에 위치하는 것이 바람직하지만, 도 21 및 도 23에 나타낸 것과 같이, 영역 Rs 내부이어도 된다.
도 21에 나타낸 것과 같이, 도전층(5b1)은, 게이트 전극(5a)의 길이 방향으로 늘어선 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6) 중 길이 방향의 가장 단부에 위치하는 최단부의 p+ 불순물 확산 영역(6)끼리에 끼워지는 영역 내에 배치되고, 또한 도전층(5b1)의 일부가 평면적으로 볼 때 최단부의 p+ 불순물 확산 영역(6)의 일부와 겹쳐 있어도 된다. 이 구성에 있어서의 도전층(5b1)이 형성된 부분의 단면 구성은 도 22에 나타낸 구성이 된다.
도 23에 나타낸 것과 같이, 도전층(5b1)은, 게이트 전극(5a)의 길이 방향으로 늘어선 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6) 중 최단부의 p+ 불순물 확산 영역(6) 이외의 n형 에미터 영역(3)끼리 또는 p+ 불순물 확산 영역(6)끼리에 끼워지는 영역 내에 배치되어 있어도 된다. 도 23의 구성에서는, 도전층(5b1)은 최단부의 p+ 불순물 확산 영역(6) 이외의 p+ 불순물 확산 영역(6)끼리에 끼워지는 영역 내에 배치되어 있다. 이 구성에 있어서의 도전층(5b1)이 형성된 부분의 단면 구성은 도 24에 나타낸 구성이 된다.
도 22 및 도 24에서 알 수 있는 것과 같이, 도전층(5b1)이 상기 영역 Rs 내에 있는 경우에는, 도전층(5b1)에 의해 에미터 전극(11)을 반도체 기판(1)의 제1주면(1A)에 접속하기 위한 영역의 폭이 작아진다. 이에 대해 도 2∼도 6에 나타낸 구성에서는, 도전층(5b1)이 상기 영역 Rs 바깥에 있기 때문에, 이 도전층(5b1)에 의해 에미터 전극(11)이 p+ 불순물 확산 영역(6) 및 n형 에미터 영역(3)과 접촉하는 부분의 면적이 작아지는 일은 없다.
또한 본 실시형태에 있어서의 반도체장치의 평면에서 볼 때의 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 패턴 구조는, 도 2에 나타낸 패턴 뿐만 아니라, 도 7의 종래 구조에 나타낸 것과 같은 패턴 구조이어도 된다. 즉 도 7의 종래 구조에 있어서의 콘택홀 9d 대신에 도 2에 나타낸 콘택홀 9a, 9b가 사용되면, 도 7의 종래 구조에 나타낸 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 패턴 구조를 사용할 수 있어도 된다. 이 도 7의 종래 구조에 나타낸 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 패턴 구조에 도 2에 나타낸 콘택홀 9a, 9b을 적용한 구성을 도 25에 나타낸다. 이 도 25의 구성에 있어서도, 도 2∼도 6에 나타낸 구성과 동일한 효과를 얻을 수 있다.
또한, 도 2에 나타낸 패턴 구조에 있어서, 안정화 플레이트(5b)와 안정화 플레이트(5b) 사이에, 도 26에 나타낸 것과 같은 p+ 불순물 확산 영역(6)이 있어도, 도 2∼도 6에 나타낸 구성과 동일한 효과를 얻을 수 있다. 또한, 도 27에 나타낸 것과 같이, 평면에서 볼 때 n형 에미터 영역(3) 및 p+ 불순물 확산 영역(6)의 각각이 게이트 전극(5a)의 길이 방향을 따라 나란하게 진행하도록 연장되는 스트라이프 형상의 패턴 구조이어도, 동일한 효과를 얻을 수 있다.
이때 상기에 있어서는 MOS 트랜지스터부를 예로 들어 설명했지만, 게이트 절연막의 재질은 실리콘 산화막에 한정되는 것은 아니다. 이 때문에, 본 발명은 MIS 트랜지스터부 전반에 적용할 수 있다.
본 발명을 상세하게 설명하고 나타내 왔지만, 이것은 단지 예시를 위한 것으로, 한정적으로 해석되어서는 안되며, 발명의 범위는 첨부의 특허청구범위에 의해 해석되는 것이 분명하게 이해될 것이다.

Claims (12)

  1. 서로에 대향하는 제1주면 및 제2주면을 갖는 반도체 기판과,
    각각이 상기 제1주면측에 절연 게이트 구조를 갖고, 또한 상기 제1주면에 형성된 제1도전형의 에미터 영역을 갖고, 또한 상기 제1주면과 상기 제2주면 사이에서 주전류를 흘려보내기 위한 제1 및 제2 절연 게이트형 전계효과 트랜지스터부와,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부에 끼워지는 상기 제1주면의 영역에 형성된 안정화 플레이트부와,
    상기 제1주면 위에 설치된 에미터 전극을 구비하고,
    상기 안정화 플레이트부는, 상기 제1 절연 게이트형 전계효과 트랜지스터부의 가장 가까이에 배치된 제1 안정화 플레이트와, 상기 제2 절연 게이트형 전계효과 트랜지스터부의 가장 가까이에 배치된 제2 안정화 플레이트를 포함하고,
    상기 에미터 전극은, 상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각의 상기 에미터 영역과 전기적으로 접속되고, 또한 상기 제1 및 제2 안정화 플레이트의 각각과 전기적으로 접속되고, 또한 상기 제1 및 제2 안정화 플레이트에 끼워지는 상기 제1주면의 전체면 위에 있어서 절연층을 개재해서 배치되어 있는, 반도체장치.
  2. 제 1항에 있어서,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각은, 상기 반도체 기판의 제1주면에 형성된 제2도전형의 보디 콘택 영역과, 게이트 전극을 포함하고,
    상기 제1 절연 게이트형 전계효과 트랜지스터부의 상기 에미터 영역 및 보디 콘택 영역의 형성 영역과 상기 제2 절연 게이트형 전계효과 트랜지스터부의 상기 에미터 영역 및 보디 콘택 영역의 형성 영역에 끼워지는 영역보다도 상기 게이트 전극의 평면에서 볼 때의 길이 방향의 단부측에 위치하는 단부 영역에 있어서 상기 에미터 전극은 상기 제1 및 제2 안정화 플레이트의 각각과 전기적으로 접속되어 있는, 반도체장치.
  3. 제 2항에 있어서,
    상기 제1 및 제2 안정화 플레이트를 연결하도록 상기 제1주면 위에 상기 절연층을 개재해서 연장되는 도전층을 더 구비하고,
    상기 도전층은, 상기 단부 영역에 위치하고 있는, 반도체장치.
  4. 제 2항에 있어서,
    상기 반도체 기판의 내부에 형성된 제1도전형 영역과, 상기 제1도전형 영역의 상기 제1주면측에 형성되고, 또한 상기 보디 콘택 영역보다도 낮은 제2도전형의 불순물 농도를 갖는 제2도전형의 보디 영역을 더 구비하고,
    상기 제1 및 제2 안정화 플레이트의 각각은, 상기 반도체 기판의 상기 제1주면으로부터 상기 보디 영역을 꿰뚫고 나가 상기 제1도전형 영역에 이르도록 형성된 안정화 플레이트용 홈의 내부를 매립하도록 형성되어 있고,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각의 상기 게이트 전극은, 상기 반도체 기판의 상기 제1주면으로부터 상기 보디 영역을 꿰뚫고 나가 상기 제1도전형 영역에 이르도록 형성된 게이트용 홈의 내부를 매립하도록 형성되어 있는, 반도체장치.
  5. 제 4항에 있어서,
    상기 안정화 플레이트용 홈의 수량을, 상기 게이트용 홈의 수량과 상기 안정화 플레이트용 홈의 수량의 합계 수량으로 나눈 값을 더미 트렌치 비율로 한 경우,
    상기 더미 트렌치 비율은, 0.5 이상 0.92 이하인, 반도체장치.
  6. 제 4항에 있어서,
    상기 게이트용 홈의 깊이, 및 상기 안정화 플레이트용 홈의 깊이는, 상기 제1도전형 영역과 상기 보디 영역의 접합부로부터 상기 제2주면측으로 1.5㎛ 이상인, 반도체장치.
  7. 제 4항에 있어서,
    상기 게이트용 홈의 선단 형상, 및 상기 안정화 플레이트용 홈의 선단 형상이 라운드 형상인, 반도체장치.
  8. 제 4항에 있어서,
    상기 안정화 플레이트용 홈과 상기 게이트용 홈을 포함하는 복수의 트렌치의 각 피치가 서로 같은, 반도체장치.
  9. 제 4항에 있어서,
    상기 제1도전형 영역은, 제1도전형의 제1영역과, 상기 제1영역보다도 상기 제1주면측에 형성되고 또한 상기 제1영역보다도 높은 제1도전형의 불순물 농도를 갖는 제1도전형의 제2영역을 포함하고,
    상기 안정화 플레이트용 홈 및 상기 게이트용 홈의 양쪽은, 상기 제2영역을 꿰뚫고 나가 상기 제1영역에 이르도록 형성되어 있는, 반도체장치.
  10. 제 4항에 있어서,
    상기 제1 안정화 플레이트와 상기 제2 안정화 플레이트 사이의 상기 제1주면에 형성되고, 또한 상기 보디 영역보다도 높은 제2도전형의 불순물 농도를 갖는 제2도전형 영역을 더 구비한, 반도체장치.
  11. 제 1항에 있어서,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각은, 상기 반도체 기판의 제1주면에 형성된 게이트 전극과, 복수의 제2도전형의 보디 콘택 영역을 포함하고,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각에 있어서 상기 게이트 전극의 평면에서 볼 때의 길이 방향을 따라 상기 복수의 보디 콘택 영역이 늘어서 있고,
    상기 제1 절연 게이트형 전계효과 트랜지스터부의 상기 게이트 전극의 평면에서 볼 때의 길이 방향의 최단부에 배치된 상기 보디 콘택 영역과, 상기 제2 절연 게이트형 전계효과 트랜지스터부의 상기 게이트 전극의 평면에서 볼 때의 길이 방향의 최단부에 배치된 상기 보디 콘택 영역 사이에 끼워지는 영역을 적어도 포함하는 영역에 있어서 상기 에미터 전극은 상기 제1 및 제2 안정화 플레이트의 각각과 전기적으로 접속되어 있는, 반도체장치.
  12. 제 1항에 있어서,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각은, 상기 반도체 기판의 제1주면에 형성된 게이트 전극과, 복수의 제2도전형의 보디 콘택 영역을 포함하고,
    상기 제1 및 제2 절연 게이트형 전계효과 트랜지스터부의 각각에 있어서 상기 게이트 전극의 평면에서 볼 때의 길이 방향을 따라 상기 복수의 보디 콘택 영역이 늘어서 있고,
    상기 제1 절연 게이트형 전계효과 트랜지스터부의 상기 게이트 전극의 평면에서 볼 때의 길이 방향을 따라 늘어선 상기 복수의 보디 콘택 영역 중 최단부에 배치된 상기 보디 콘택 영역 이외의 상기 보디 콘택 영역과, 상기 제2 절연 게이트형 전계효과 트랜지스터부의 상기 게이트 전극의 평면에서 볼 때의 길이 방향을 따라 늘어선 상기 복수의 보디 콘택 영역 중 최단부에 배치된 상기 보디 콘택 영역 이외의 상기 보디 콘택 영역 사이에 끼워지는 영역에 있어서 상기 에미터 전극은 상기 제1 및 제2 안정화 플레이트의 각각과 전기적으로 접속되어 있는, 반도체장치.
KR1020120034266A 2011-04-19 2012-04-03 반도체장치 KR101440397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-093121 2011-04-19
JP2011093121A JP5634318B2 (ja) 2011-04-19 2011-04-19 半導体装置

Publications (2)

Publication Number Publication Date
KR20120123192A true KR20120123192A (ko) 2012-11-08
KR101440397B1 KR101440397B1 (ko) 2014-09-15

Family

ID=46967530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034266A KR101440397B1 (ko) 2011-04-19 2012-04-03 반도체장치

Country Status (5)

Country Link
US (1) US8698195B2 (ko)
JP (1) JP5634318B2 (ko)
KR (1) KR101440397B1 (ko)
CN (1) CN102751329B (ko)
DE (1) DE102012204420B4 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP5884557B2 (ja) * 2012-03-02 2016-03-15 トヨタ自動車株式会社 半導体装置
JP5932623B2 (ja) * 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
CN104078497B (zh) * 2013-03-28 2019-03-15 南京励盛半导体科技有限公司 一种功率场效应晶体管器件的结构
GB201313126D0 (en) * 2013-07-23 2013-09-04 Eco Semiconductors Ltd MOS-Bipolar Device
CN105917469A (zh) * 2014-01-14 2016-08-31 三菱电机株式会社 电力用半导体装置
JP6194812B2 (ja) * 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016039170A (ja) * 2014-08-05 2016-03-22 株式会社東芝 半導体装置
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
JP6495751B2 (ja) * 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN107210322B (zh) * 2015-07-07 2020-11-06 富士电机株式会社 半导体装置
US10332990B2 (en) 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
JP6668798B2 (ja) * 2015-07-15 2020-03-18 富士電機株式会社 半導体装置
DE112016000210T5 (de) * 2015-07-16 2017-09-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
CN108140439B (zh) * 2015-09-30 2022-06-07 皇家飞利浦有限公司 借助于电-机械换能器箔对用于差分相衬成像的光栅的聚焦
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
DE112017000063T5 (de) 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2017187477A1 (ja) * 2016-04-25 2017-11-02 三菱電機株式会社 半導体装置
JP6574744B2 (ja) * 2016-09-16 2019-09-11 株式会社東芝 半導体装置
JP6673502B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP7325931B2 (ja) * 2017-05-16 2023-08-15 富士電機株式会社 半導体装置
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN109473475A (zh) * 2018-12-26 2019-03-15 江苏中科君芯科技有限公司 能提高加工良率的igbt器件
JP7272004B2 (ja) * 2019-02-25 2023-05-12 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11545543B2 (en) * 2020-10-27 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Trench pattern for trench capacitor yield improvement
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2024046362A (ja) * 2022-09-22 2024-04-03 株式会社 日立パワーデバイス 半導体装置
CN117352554B (zh) * 2023-12-04 2024-02-27 赛晶亚太半导体科技(北京)有限公司 一种具有栅极沟槽的半导体功率器件
CN117476756A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具备沟槽发射极的碳化硅igbt及制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP3400348B2 (ja) 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
JP2001102579A (ja) * 1999-09-30 2001-04-13 Toshiba Corp トレンチゲート付き半導体装置
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4904612B2 (ja) * 2000-05-22 2012-03-28 富士電機株式会社 Ｉｇｂｔ
JP2002016252A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
EP1353385B1 (en) 2001-01-19 2014-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP1271654B1 (en) * 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
JP5223235B2 (ja) * 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
US9466711B2 (en) * 2008-01-29 2016-10-11 Fuji Electric Co., Ltd. Semiconductor device
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5422930B2 (ja) 2008-06-30 2014-02-19 株式会社デンソー 半導体装置
JP5239621B2 (ja) * 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP5470826B2 (ja) 2008-12-08 2014-04-16 株式会社デンソー 半導体装置
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置

Also Published As

Publication number Publication date
CN102751329A (zh) 2012-10-24
US8698195B2 (en) 2014-04-15
KR101440397B1 (ko) 2014-09-15
JP2012227335A (ja) 2012-11-15
CN102751329B (zh) 2015-04-08
JP5634318B2 (ja) 2014-12-03
US20120267680A1 (en) 2012-10-25
DE102012204420A1 (de) 2012-10-25
DE102012204420B4 (de) 2020-01-30

Similar Documents

Publication Publication Date Title
KR20120123192A (ko) 반도체장치
US8604544B2 (en) Semiconductor device
US9159722B2 (en) Semiconductor device
US10714603B2 (en) Semiconductor device
JP4967236B2 (ja) 半導体素子
CN107210299B (zh) 半导体装置
JP3924975B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
US9054154B2 (en) Semiconductor device
JP2019169597A (ja) 半導体装置
US20150206960A1 (en) Semiconductor device
CN110462838B (zh) 半导体装置
US20190252533A1 (en) Semiconductor device
CN110574146B (zh) 半导体装置
JP2021192447A (ja) 半導体装置
JP5652409B2 (ja) 半導体素子
CN111512448B (zh) 半导体装置
CN109686789B (zh) 半导体装置
JP2021150544A (ja) 半導体装置及び半導体回路
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
JP6992476B2 (ja) 半導体装置
US7741655B2 (en) Semiconductor device
WO2015107614A1 (ja) 電力用半導体装置
CN111668212A (zh) 半导体装置
US9318589B2 (en) Insulated gate bipolar transistor
JP7407757B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 6