JP7325931B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7325931B2
JP7325931B2 JP2018005958A JP2018005958A JP7325931B2 JP 7325931 B2 JP7325931 B2 JP 7325931B2 JP 2018005958 A JP2018005958 A JP 2018005958A JP 2018005958 A JP2018005958 A JP 2018005958A JP 7325931 B2 JP7325931 B2 JP 7325931B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
contact
extending
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018005958A
Other languages
English (en)
Other versions
JP2018195798A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to US15/959,295 priority Critical patent/US10600867B2/en
Publication of JP2018195798A publication Critical patent/JP2018195798A/ja
Priority to JP2022023895A priority patent/JP2022059082A/ja
Priority to JP2022023896A priority patent/JP7435645B2/ja
Application granted granted Critical
Publication of JP7325931B2 publication Critical patent/JP7325931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ(IGBT)等の半導体装置が知られている(例えば、特許文献1参照)。
特許文献1 特開2007-311627号公報
半導体装置においては、飽和電流等の特性を改善することが好ましい。
本発明の第1の態様においては、第1導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部を備えてよい。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において延伸方向に延伸して設けられたダミートレンチ部を備えてよい。半導体装置は、半導体基板の内部においてゲートトレンチ部とダミートレンチ部とに挟まれたメサ部を備えてよい。半導体装置は、メサ部の内部において半導体基板の上面とドリフト領域との間に設けられ、メサ部の上面においてゲートトレンチ部と隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域を備えてよい。半導体装置は、メサ部の内部において半導体基板の上面とドリフト領域との間に設けられ、メサ部の上面においてダミートレンチ部と隣接して設けられた第2導電型のコンタクト領域を備えてよい。エミッタ領域およびコンタクト領域の少なくとも一方が、半導体基板の上面において延伸方向に延伸するストライプ形状に設けられていてよい。
半導体装置は、半導体基板の内部において半導体基板の上面とドリフト領域との間に設けられ、コンタクト領域よりもドーピング濃度の低い第2導電型のベース領域を備えてよい。エミッタ領域およびコンタクト領域は、半導体基板とベース領域との間に設けられてよい。コンタクト領域は、エミッタ領域よりも半導体基板の上面から見て深い位置まで設けられていてよい。
半導体基板の上面において、コンタクト領域およびエミッタ領域の延伸方向と垂直な方向における幅が等しくてよい。延伸方向と垂直な半導体基板の断面において、コンタクト領域およびエミッタ領域の断面境界線の、半導体基板の上面に対する傾きが、70度以上、110度以下であってよい。
半導体基板の上面と垂直な深さ方向において、コンタクト領域のドーピング濃度分布は複数のピークを有してよい。半導体基板の上面と垂直な深さ方向において、エミッタ領域のドーピング濃度分布は複数のピークを有してよい。コンタクト領域のドーピング濃度分布のそれぞれのピーク位置において、最も濃度が高いドーパントは同一の種類であってよい。
エミッタ領域のドーピング濃度分布のいずれか2つのピーク位置において、最も濃度が高いドーパントが異なる種類であってよい。コンタクト領域のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域のドーピング濃度分布におけるそれぞれのピーク位置とが異なってよい。コンタクト領域のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域のドーピング濃度分布におけるそれぞれのピーク位置とが、深さ方向において交互に配置されていてよい。
半導体装置は、メサ部において、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い蓄積領域を備えてよい。半導体装置は、半導体基板の上面と垂直な深さ方向において異なる位置に設けられた、第1の蓄積領域と、第2の蓄積領域とを備えてよい。
メサ部には、エミッタ領域およびコンタクト領域のそれぞれに接触し、且つ、半導体基板の上面からエミッタ領域の底部よりも浅い位置までトレンチコンタクト部が設けられていてよい。コンタクト領域においてトレンチコンタクト部と接触する領域には、コンタクト領域よりもドーピング濃度の高い第2導電型の高濃度領域が設けられていてよい。
半導体装置は、半導体基板の上面の上方に設けられた層間絶縁膜を備えてよい。層間絶縁膜には、延伸方向とは垂直な方向における幅が、メサ部の幅よりも大きいコンタクトホールが設けられていてよい。
本発明の第2の態様においては、第1導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられた複数のトレンチ部を備えてよい。半導体装置は、半導体基板の内部において2つのトレンチ部に挟まれたメサ部を備えてよい。半導体装置は、メサ部において半導体基板の上面とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域を備えてよい。半導体装置は、メサ部において半導体基板の上面とドリフト領域との間に設けられた第2導電型のコンタクト領域を備えてよい。延伸方向と平行で、且つ、半導体基板の上面と垂直な断面において、コンタクト領域およびエミッタ領域の断面境界線の半導体基板の上面に対する傾きが、70度以上、110度以下であってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。 トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の一例を示す上面図である。 図1におけるa-a断面の一例を示す図である。 ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。 ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。 図5に示したb-b断面におけるエミッタ領域12のドーピング濃度分布と、c-c断面におけるコンタクト領域15のドーピング濃度分布の一例を示す図である。 ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。 トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の他の例を示す上面図である。 トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の他の例を示す上面図である。 蓄積領域16を一つだけ有する例における、メサ部60近傍の電子電流および変位電流が流れる経路の一例を示す図である。 第1の蓄積領域16-1および第2の蓄積領域16-2を備える半導体装置100におけるターンオン時の電子電流および変位電流を示す図である。 半導体装置100のa-a断面の他の例を示す図である。 半導体装置100の上面の他の例を示す図である。 図13におけるa-a断面の一例を示す図である。 本発明の一つの実施形態に係る半導体装置200の一例を示す上面図である。 図15におけるd-d断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をXY面とし、半導体基板の上面と垂直な深さ方向をZ軸とする。
各実施例においては、第1導電型をN型、第2導電型をP型とした例を示しているが、第1導電型をP型、第2導電型をN型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
図1は、本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。本例の半導体装置100は、トランジスタ部70およびダイオード部80を備える半導体チップである。トランジスタ部70は、IGBT等のトランジスタを含む。ダイオード部80は、半導体基板の上面においてトランジスタ部70と隣接して設けられ、FWD(Free Wheel Diode)等のダイオードを含む。図1においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図1においては半導体装置100における半導体基板の活性領域を示すが、半導体装置100は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置100をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置100は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部40、ダミートレンチ部30、ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15を備える。また、本例の半導体装置100は、半導体基板の上面の上方に設けられたエミッタ電極52およびゲート電極50を備える。エミッタ電極52およびゲート電極50は互いに分離して設けられる。
エミッタ電極52およびゲート電極50と、半導体基板の上面との間には層間絶縁膜が設けられるが、図1では省略している。本例の層間絶縁膜には、コンタクトホール56、コンタクトホール49およびコンタクトホール54が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極52は、コンタクトホール54を通って、半導体基板の上面におけるエミッタ領域12、コンタクト領域15およびベース領域14と接触する。また、エミッタ電極52は、コンタクトホール56を通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部25が設けられてよい。接続部25と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。
ゲート電極50は、コンタクトホール49を通って、ゲート配線48と接触する。ゲート配線48は、不純物がドープされたポリシリコン等で形成される。ゲート配線48は、半導体基板の上面において、ゲートトレンチ部40内のゲート導電部と接続される。ゲート配線48は、ダミートレンチ部30内のダミー導電部とは接続されない。本例のゲート配線48は、コンタクトホール49の下方から、ゲートトレンチ部40の先端部まで設けられる。ゲート配線48と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部40の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲート配線48と接触する。
エミッタ電極52およびゲート電極50は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、トランジスタ部70の領域において所定の配列方向(本例ではY軸方向)に沿って所定の間隔で配列される。トランジスタ部70においては、配列方向に沿って1つ以上のゲートトレンチ部40と、1つ以上のダミートレンチ部30とが交互に設けられてよい。
本例のゲートトレンチ部40は、半導体基板の上面に平行であって配列方向と垂直な延伸方向(本例ではX軸方向)に沿って延伸する2つの延伸部分39と、2つの延伸部分39を接続する接続部分41を有してよい。接続部分41の少なくとも一部は曲線状に形成されることが好ましい。ゲートトレンチ部40の2つの延伸部分39の端部を接続することで、延伸部分39の端部における電界集中を緩和できる。ゲート配線48は、ゲートトレンチ部40の接続部分41において、ゲート導電部と接続してよい。
本例のダミートレンチ部30は、ゲートトレンチ部40のそれぞれの延伸部分39の間に設けられる。ダミートレンチ部30は、ゲートトレンチ部40と同様に半導体基板10の上面においてU字形状を有してよい。つまり、本例のダミートレンチ部30は、延伸方向に沿って延伸する2つの延伸部分29と、2つの延伸部分29を接続する接続部分31を有する。他の例においては、ダミートレンチ部30は、接続部分31を有さずに延伸方向に延伸する直線形状を有してもよい。
なお、ダイオード部80においては、複数のダミートレンチ部30が連続して配列されている。また、トランジスタ部70においてダイオード部80と隣接する領域においても、複数のダミートレンチ部30が連続して配列されてよい。なお本例では、それぞれのトレンチ部の直線状の延伸部分(31、29)を、1つのトレンチ部としている。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。ウェル領域11は第2導電型であり、ゲート電極50が設けられる側の活性領域の端部から、所定の範囲で設けられる。ウェル領域11の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30の、ゲート電極50側の一部の領域はウェル領域11に設けられる。ダミートレンチ部30の延伸方向の端の底は、ウェル領域11に覆われていてよい。
各トレンチ部に挟まれたメサ部60には、ベース領域14が設けられる。ベース領域14は、ウェル領域11よりもドーピング濃度の低い第2導電型である。本例のベース領域14はP-型である。メサ部60とは、隣り合う2つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本例では、各メサ部60のX軸方向における両端部には、ベース領域14-eが配置されている(図1においては、X軸方向の一方の端部のみを示している)。
メサ部60の上面には、ベース領域14よりもドーピング濃度の高い第2導電型のコンタクト領域15が選択的に設けられる。本例のコンタクト領域15はP+型である。また、トランジスタ部70のメサ部60の上面には、半導体基板よりもドーピング濃度が高い第1導電型のエミッタ領域12が選択的に設けられる。本例のエミッタ領域12はN+型である。
エミッタ領域12は、メサ部60の上面においてゲートトレンチ部40と隣接して設けられる。エミッタ領域12は、メサ部60の上面においてダミートレンチ部30と隣接して設けられてよく、離れて設けられてもよい。図1の例におけるエミッタ領域12は、ダミートレンチ部30と隣接していない。
トランジスタ部70のコンタクト領域15は、メサ部60の上面においてダミートレンチ部30と隣接して設けられる。コンタクト領域15は、メサ部60の上面においてゲートトレンチ部40と隣接して設けられてよく、離れて設けられてもよい。図1の例におけるコンタクト領域15は、コンタクト領域15のX軸方向の端部においてゲートトレンチ部40と隣接している。エミッタ領域12およびコンタクト領域15のそれぞれは、コンタクトホール54により露出する部分を有する。
トランジスタ部70におけるエミッタ領域12およびコンタクト領域15の少なくとも一方は、半導体基板の上面においてトレンチ部の延伸方向(X軸方向)に延伸するストライプ形状に設けられている。ストライプ形状とは、トレンチ部の延伸方向(X軸方向)における長さが、トレンチ部の配列方向(Y軸方向)における幅よりも長いことを指す。長さおよび幅は、X軸方向およびY軸方向における最大の長さおよび最大の幅を指してよい。ストライプ形状とは、当該長さが、当該幅の2倍以上の形状を指してよく、4倍以上の形状を指してよく、10倍以上の形状を指してもよい。
図1の例では、トランジスタ部70の各メサ部60において、ストライプ状のエミッタ領域12およびコンタクト領域15が一つずつ設けられている。他の例では、エミッタ領域12およびコンタクト領域15の少なくとも一方が、X軸方向において離散的に設けられてもよい。つまり、エミッタ領域12およびコンタクト領域15の少なくとも一方が、X軸方向において離れて複数設けられてもよい。
本例のダイオード部80のメサ部60には、エミッタ領域12が設けられていない。ダイオード部80のメサ部60には、コンタクト領域15またはベース領域14が、メサ部60を挟む一方のダミートレンチ部30から、他方のダミートレンチ部30に渡って設けられている。つまり、半導体基板の上面において、ダイオード部80のメサ部60のY軸方向の幅と、ダイオード部80のメサ部60に設けられたコンタクト領域15またはベース領域14のY軸方向の幅は等しい。
一例として、トランジスタ部70に隣接するダイオード部80のメサ部60には、ベース領域14-eに挟まれた領域全体にコンタクト領域15が設けられている。同様に、ダイオード部80に隣接するトランジスタ部70のメサ部60には、ベース領域14-eに挟まれた領域全体にコンタクト領域15が設けられてよい。トランジスタ部70に隣接しないダイオード部80のメサ部60には、トランジスタ部70に隣接するメサ部60のコンタクト領域15よりも半導体基板の上面に露出する面積の小さいコンタクト領域15が設けられてよい。一例としてトランジスタ部70に隣接しないダイオード部80のメサ部60には、ベース領域14-eに挟まれた領域のX軸方向の両端部にコンタクト領域15-eが設けられ、コンタクト領域15-eに挟まれる領域全体にベース領域14が設けられている。
トランジスタ部70において、コンタクトホール54は、コンタクト領域15およびエミッタ領域12の各領域の上方に設けられる。ダイオード部80において、コンタクトホール54は、コンタクト領域15およびベース領域14の上方に設けられる。いずれのコンタクトホール54も、メサ部60のX軸方向両端に配置されたベース領域14-eおよびウェル領域11の上方には配置されていない。
半導体装置100は、半導体基板の内部において、ベース領域14の下方に選択的に設けられた第1導電型の蓄積領域16を有する。図1においては、蓄積領域16が設けられる範囲を鎖線で示している。また、ダイオード部80は、半導体基板の下面側の領域において、第1導電型のカソード領域82を有する。図1においては、カソード領域82が設けられる範囲を鎖線で示している。半導体基板の下面側の領域において、カソード領域82が設けられていない領域には、第2導電型のコレクタ領域が設けられてよい。
図2は、トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の一例を示す上面図である。本例の2つのメサ部60は、ゲートトレンチ部40とダミートレンチ部30とに挟まれたメサ部60である。
図2の例では、エミッタ領域12およびコンタクト領域15の両方がストライプ形状を有している。エミッタ領域12は、ゲートトレンチ部40に沿って配置されている。本例のエミッタ領域12のX軸方向における長さL1は、エミッタ領域12およびコンタクト領域15が設けられる領域(本例では、2つのベース領域14-eに挟まれている領域)の長さL2より短い。本例のエミッタ領域12は、X軸方向における両端が、ベース領域14-eから離れて配置されている。他の例のエミッタ領域12は、X軸方向における両端が、ベース領域14-eに接していてもよい。エミッタ領域12の長さL1は、長さL2の50%より大きくてよく、80%以上であってよく、100%であってもよい。
本例のコンタクト領域15は、ダミートレンチ部30に沿って配置されている。本例のコンタクト領域15のX軸方向における長さはL2である。本例のコンタクト領域15は、X軸方向における両端が、ベース領域14-eに接している。また、エミッタ領域12とベース領域14-eとの間の領域にもコンタクト領域15が設けられている。他の例のコンタクト領域15は、X軸方向における両端が、ベース領域14-eから離れていてもよい。この場合、コンタクト領域15とベース領域14-eとの間には、エミッタ領域12が設けられてよい。コンタクト領域15のX軸方向の長さは、長さL2の50%より大きくてよく、80%以上であってよく、100%であってもよい。
図2においては、コンタクトホール54が配置される位置を、破線で示している。コンタクトホール54のX軸方向の長さL3は、長さL1より長くてよい。長さL3は、長さL2より短くてよい。コンタクトホール54のX軸方向の両端は、コンタクト領域15にあってよい。
また、図2の例では、エミッタ領域12のY軸方向の幅W1が、メサ部60の幅W1+W2の半分である。エミッタ領域12とメサ部60とに挟まれた部分のコンタクト領域15の幅W2は、エミッタ領域12の幅W1と等しくてよい。幅W1が幅W2と等しいとは、幅W1が幅W2の40%以上、60%以下の範囲であってよい。他の例では、エミッタ領域12のY軸方向の幅W1は、メサ部60の幅W1+W2より小さくてもよい。エミッタ領域12のY軸方向の幅W1は、コンタクト領域15のY軸方向の幅W2より小さくてもよい。コンタクトホール54のY軸方向の幅W3は、幅W1より大きくてよい。
図1および図2に示した構造により、ゲートトレンチ部40に隣接するエミッタ領域12の長さを大きくできる。このためチャネル面積を増大させて、半導体装置100の飽和電流を増大させることができる。また、半導体装置100のターンオフ時等において、半導体基板の内部に蓄積された正孔等のキャリアをエミッタ電極52に引き抜く場合において、エミッタ領域12の下方に存在するキャリアは、エミッタ領域12の下面に沿ってベース領域14をコンタクト領域15に向けて移動する。エミッタ領域12の下面に沿って移動する距離が大きくなると、比較的に抵抗の大きいベース領域14を移動する距離が大きくなりラッチアップする場合がある。本例では、当該キャリアの移動距離が、最大でもエミッタ領域12の幅W1程度なので、キャリアを効率よく引き抜くことができる。このため、ラッチアップを抑制できる。
図3は、図1におけるa-a断面の一例を示す図である。a-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、半導体基板10および層間絶縁膜38の上面に設けられる。
コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、金属等の導電材料で形成される。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向を深さ方向(Z軸方向)と称する。
半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10はシリコン基板である。半導体基板10は、第1導電型のドリフト領域18を備える。本例のドリフト領域18はN-型である。ドリフト領域18は、他のドーピング領域が形成されずに残存した領域であってよい。
半導体基板10には、半導体基板10の上面21とドリフト領域18との間に設けられ、コンタクト領域15よりもドーピング濃度の低いP-型のベース領域14が設けられる。ゲートトレンチ部40およびダミートレンチ部30は、半導体基板10の上面21から、ベース領域14を貫通して、半導体基板10の内部(本例ではドリフト領域18)まで設けられる。上述したように、メサ部60は、半導体基板10の内部においてゲートトレンチ部40とダミートレンチ部30とに挟まれた領域である。それぞれのメサ部60には、ベース領域14が設けられてよい。
当該断面において、トランジスタ部70のメサ部60には、エミッタ領域12およびコンタクト領域15が設けられる。エミッタ領域12は、メサ部60の内部において半導体基板10の上面21とドリフト領域18との間に設けられる。本例のエミッタ領域12は、ゲートトレンチ部40と隣接する領域において、ベース領域14と半導体基板10の上面21との間に設けられる。
コンタクト領域15は、メサ部60の内部において半導体基板10の上面21とドリフト領域18との間に設けられる。本例のコンタクト領域15は、ダミートレンチ部30と隣接する領域において、ベース領域14と半導体基板10の上面21との間に設けられる。
なお、トランジスタ部70のメサ部60のうち、ダイオード部80に隣接するメサ部60においては、エミッタ領域12が設けられておらず、コンタクト領域15が2つのダミートレンチ部30の両方に隣接して設けられてよい。当該メサ部60の他の構造は、他のメサ部60と同一である。
当該断面において、ダイオード部80のメサ部60には、ベース領域14が設けられる。本例においてダイオード部80のメサ部60の当該断面には、コンタクト領域15およびエミッタ領域12のいずれも設けられていない。なお、ダイオード部80のメサ部60のうち、トランジスタ部70に隣接するメサ部60においては、ベース領域14と半導体基板10の上面21との間に、コンタクト領域15が設けられてよい。
本例では、それぞれのメサ部60において、ベース領域14とドリフト領域18との間に、ドリフト領域18よりもドーピング濃度の高いN+型の蓄積領域16が設けられる。蓄積領域16は、それぞれのトレンチ部の下端よりも上側に配置されてよい。
また、それぞれのメサ部60には、第1の蓄積領域16-1と、第2の蓄積領域16-2とが設けられてもよい。第1の蓄積領域16-1と第2の蓄積領域16-2とは、半導体基板10の上面と垂直な深さ方向において異なる位置に設けられる。それぞれの蓄積領域16は、深さ方向におけるドーピング濃度分布において異なる位置にピークを有する。本明細書では、第1の蓄積領域16-1および第2の蓄積領域16-2を、単に蓄積領域16と称する場合がある。蓄積領域16は、メサ部60におけるベース領域14の下面全体を覆うように設けられてよい。
蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、オン電圧を低減することができる。また、2つの蓄積領域16を異なる深さ位置に設けることで、それぞれのベース領域14においてゲートトレンチ部40に隣接するチャネル領域を通過した電子電流をメサ部60のY軸方向における中央近傍に流すことができる。このため、ターンオン時においてダミートレンチ部30の下端近傍からゲートトレンチ部40側に流れる変位電流を抑制して、ターンオン時の電力損失を低減できる。変位電流の抑制については後述する。
トランジスタ部70およびダイオード部80の双方において、ドリフト領域18の下側にはN+型のバッファ領域20が設けられる。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、P+型のコレクタ領域22およびN+型のカソード領域82に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部70において、バッファ領域20の下側には、P+型のコレクタ領域22が設けられる。ダイオード部80において、バッファ領域20の下側には、N+型のカソード領域82が設けられる。一例としてダイオード部80は、半導体基板10の下面23に垂直な方向においてカソード領域82と重なる領域である。また、トランジスタ部70は、半導体基板10の下面23に垂直な方向においてコレクタ領域22と重なる領域のうち、エミッタ領域12およびコンタクト領域15を含む所定の単位構成が規則的に配置された領域である。
半導体基板10の上面21には、1つ以上のゲートトレンチ部40、および、1つ以上のダミートレンチ部30が設けられる。各トレンチ部は、半導体基板10の上面21から、ベース領域14を貫通して、ドリフト領域18に到達する。エミッタ領域12、コンタクト領域15および蓄積領域16の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域18に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部40は、半導体基板10の上面21に設けられるゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に設けられる。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ゲート絶縁膜42を挟んで、少なくとも隣接するベース領域14と対向する領域を含む。当該断面におけるゲートトレンチ部40は、半導体基板10の上面において層間絶縁膜38により覆われる。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、半導体基板10の上面側に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。当該断面におけるダミートレンチ部30は、半導体基板10の上面21において層間絶縁膜38により覆われる。なお、ダミートレンチ部30およびゲートトレンチ部40の底部は、下側に凸の曲面状(断面においては曲線状)であってよい。
図4は、ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。当該断面は、半導体基板10の上面21における各トレンチ部、エミッタ領域12およびコンタクト領域15の延伸方向と垂直なYZ面である。当該メサ部60には、ゲートトレンチ部40に隣接するエミッタ領域12と、ダミートレンチ部30に隣接するコンタクト領域15とが設けられている。
コンタクト領域15は、エミッタ領域12よりも半導体基板10の上面21から見て深い位置まで設けられてよい。つまり、上面21からコンタクト領域15の下端までの深さD2は、上面21からエミッタ領域12の下端までの深さD1より大きくてよい。このような構成により、半導体基板10の下面23から見たエミッタ領域12の下面の面積を小さくできる。このため、ターンオフ時等において、正孔等のキャリアがエミッタ領域12の下面に沿って移動する距離を小さくできる。D2は、D1の1.2倍以上であってよく、1.5倍以上であってもよい。また、半導体基板10の下面23から見たエミッタ領域12の下面のY軸方向の幅W3は、コンタクト領域15の下面の幅W4より小さくてよく、75%以下であってよく、50%以下であってもよい。
コンタクト領域15と、エミッタ領域12とは、当該断面において断面境界線93を有する。断面境界線93と、半導体基板10の上面21との傾きθは、70度以上、110度以下であってよい。つまり、断面境界線93は、上面21に対してほぼ垂直であってよい。傾きθは、80度以上、100度以下であってもよい。傾きθは、90度以下であってもよい。これにより、半導体基板10の下面23側から見た、エミッタ領域12の下面の面積と、コンタクト領域15の下面の面積とを、精度よく調整できる。このため、コンタクト領域15の下面の面積を大きくしつつ、コンタクト領域15が、エミッタ領域12の下面を全て覆ってしまうことを防ぐことができる。
断面境界線93の傾きは、YZ面において、半導体基板10の上面21におけるエミッタ領域12の端部91と、所定の深さ位置D3における断面境界線93上の点92とを結ぶ直線の傾きを用いてよい。深さ位置D3は、例えばエミッタ領域12の深さD1の60%以上、90%以下の点であってよい。より具体的には、深さ位置D3は、深さD1の60%であってよく、70%であってよく、80%であってよく、90%であってもよい。
なお、コンタクト領域15をダミートレンチ部30に沿ってZ軸方向に深く設けた場合、コレクタ-エミッタ間容量が増加する。また、エミッタ領域12をゲートトレンチ部40に沿ってX軸方向に沿って長く設けた場合、ゲート-エミッタ間容量が増加する。ゲート-エミッタ間容量を増加することで、トランスコンダクタンス(Gm)を増加させられるので、半導体装置が短絡したときの飽和電流密度を高くすることができる。コンタクト領域15の深さD2、および、エミッタ領域12の長さL1を調整することで、これらの容量を調整して、所定の性能の半導体装置100を提供できる。
図5は、ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。
図6は、図5に示したb-b断面におけるエミッタ領域12のドーピング濃度分布と、c-c断面におけるコンタクト領域15のドーピング濃度分布の一例を示す図である。本例では、半導体基板10の上面21と垂直な深さ方向(Z軸方向)において、コンタクト領域15のドーピング濃度分布は複数のピーク(C1、C2)を有する。また、半導体基板10の上面21と垂直な深さ方向(Z軸方向)において、エミッタ領域12のドーピング濃度分布は複数のピーク(B1、B2)を有する。なお、図6に示すドーピング濃度は、ドナーおよびアクセプタの濃度差(ネットドーピング濃度)に対応している。
ドーピング濃度分布が複数のピークを有することで、より深い位置までそれぞれのドーピング領域を形成できる。つまり、不純物をイオン注入するときの不純物イオンの飛程を変化させて、不純物を複数回半導体基板10に注入することで、深いドーピング領域を容易に形成できる。例えば、注入する不純物の種類、不純物のイオン価数、加速電圧等を変更することで加速エネルギーを制御し、不純物の飛程を調整できる。
コンタクト領域15のドーピング濃度分布のそれぞれのピーク位置(C1、C2)において、最も濃度が高いドーパントは同一の種類であってよい。一例として当該ドーパントはボロン(B)である。
エミッタ領域12のドーピング濃度分布のいずれか2つのピーク位置において、最も濃度が高いドーパントが異なる種類であってよい。例えば、エミッタ領域12のドーピング濃度分布のピークのうち、最も浅いピークB1におけるドーパントはヒ素(As)であり、他のピークB2におけるドーパントはリン(P)である。ヒ素を注入したときのマスクを用いて、リンを注入してよい。
浅い位置にN型領域を形成する場合、ドーパントとしてヒ素を用いることで、N型領域を容易に形成できる。ただし、ヒ素を半導体基板10の深い位置に注入する場合、加速電圧が大きくなりすぎてしまう。これに対してリン等をドーパントとして用いることで、深いエミッタ領域12を容易に形成できる。
また、コンタクト領域15のドーピング濃度分布におけるそれぞれのピーク位置(C1、C2)と、エミッタ領域12のドーピング濃度分布におけるそれぞれのピーク位置(B1、B2)とが異なってよい。より具体的には、コンタクト領域15のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域12のドーピング濃度分布におけるそれぞれのピーク位置とが、深さ方向において交互に配置されていてよい。本例では、ピーク位置B1、C1、B2、C2が、この順番で半導体基板10の上面21側から配置されている。このような構造により、深さ方向における長い範囲に渡って、N型およびP型のドーパントがY軸方向に拡散することを抑制できる。このため、断面境界線93の傾きを容易に制御できる。
図7は、ゲートトレンチ部40およびダミートレンチ部30に挟まれたメサ部60の一例を示す断面図である。当該断面は、YZ面である。図6に示した各ピーク位置B1、B2における、エミッタ領域12のY軸方向における幅をW5、W6とする。幅W6は、幅W5の80%以上、120%以下であってよく、90%以上、110%以下であってもよい。あるいは、幅W6は、幅W5の80%以上、90%以下であってもよい。図6に示したようなドーピング濃度分布を有することで、深さ方向の長い範囲にわたって、Y軸方向における幅が均一なエミッタ領域12を容易に形成できる。
図8は、トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の他の例を示す上面図である。本例では、X軸方向において離散的に、複数のエミッタ領域12が配置されている。それぞれのエミッタ領域12はストライプ形状を有する。それぞれのエミッタ領域12の間には、コンタクト領域15が配置されてよい。他の構造は、図2に示した例と同様である。
このような構造によっても、半導体装置100の飽和電流を増大させることができる。また、半導体装置100のラッチアップを抑制できる。
図9は、トランジスタ部70における2つのメサ部60における、エミッタ領域12およびコンタクト領域15の他の例を示す上面図である。本例では、X軸方向において離散的に、複数のコンタクト領域15が配置されている。それぞれのコンタクト領域15はストライプ形状を有する。それぞれのコンタクト領域15の間には、エミッタ領域12が配置されてよい。他の構造は、図2に示した例と同様である。また、コンタクト領域15とベース領域14-eとの間にも、エミッタ領域12が配置されてよい。
このような構造によっても、半導体装置100の飽和電流を増大させることができる。また、半導体装置100のラッチアップを抑制できる。
図10は、蓄積領域16を一つだけ有する例における、メサ部60近傍の電子電流および変位電流が流れる経路の一例を示す図である。図10においては、ターンオン時の電流経路を示している。ターンオン時には、ゲート導電部44の電圧が、0[V]から徐々に立上る。これにより、ベース領域14のゲートトレンチ部40近傍には負電荷が誘起することでチャネルが形成される。
ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Vgeが、閾値電圧に達する直前から、ほぼ閾値電圧の値でVgeが一定となるミラー期間に入る前までの期間である。Vgeが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域への注入が始まる。
図10の例において、チャネルから下方に向かう電子は、蓄積領域16において一旦配列方向(Y軸方向、または、ゲートトレンチ部40の近傍からメサ部60中央に向かう方向)に流れる可能性がある。ただし、蓄積領域16よりも下方のドリフト領域18においては、ゲートトレンチ部40近傍は、電子の蓄積層が既に形成されているため(N型領域の電子の蓄積層が形成される閾値電圧は、P型領域の反転層の閾値電圧よりはるかに小さい)、ドリフト領域18よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部40近傍を主として流れる。
電子が裏面のコレクタ領域22に達すると、コレクタ領域22からバッファ領域20およびドリフト領域18にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部40の下端近傍から、第1の蓄積領域16よりも下方のダミートレンチ部30の側部にかけて、正孔が1E+16[cm-3]のオーダーで存在する。
正孔は、ゲートトレンチ部40の下端と、ダミートレンチ部30の下端に集まる。特にダミー導電部34はエミッタ電極52と同電位であるため、ダミートレンチ部30の側壁には正孔の反転層が形成されやすい。コレクタ領域22から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部30からゲートトレンチ部40の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部40の下端近傍へ、大きな変位電流が流れる。
正孔の蓄積に起因する変位電流は、ゲート絶縁膜42を挟んで対向するゲート導電部44の充電を生じさせる。このゲート導電部44の充電が、ゲート電極Vgeの瞬間的な増加を引き起こす。当該変位電流が大きいほど、ゲート導電部44が充電されるため、ゲート導電部44の電位がよりすばやく上昇する。その結果、ゲート導電部44の電位がゲート閾値を瞬間的に超える。
これにより、電子と正孔の大量の注入が始まり、コレクタ・エミッタ間電流が増加する。コレクタ・エミッタ間電流の増加による電流変化率に応じて、コレクタ・エミッタ間電圧の電圧減少率(dV/dt)が増加する。変位電流が大きいほど、dV/dtが大きくなる。特に、蓄積された正孔がエミッタ電極52に流れない程、変位電流は大きく、ゲート導電部44の電位の瞬間的な増加は大きくなる。それゆえ、図10の例においては、dV/dtが比較的大きくなり、電磁ノイズもまた比較的大きくなる。
図11は、第1の蓄積領域16-1および第2の蓄積領域16-2を備える半導体装置100におけるターンオン時の電子電流および変位電流を示す図である。本例においても、チャネルを通過した電子は、第1の蓄積領域16-1において配列方向(Y軸方向)に行きかける。ただし本例においては、第1の蓄積領域16-1の下方に第2の蓄積領域16-2が設けられている。
本例において、電子電流にとってのインピーダンスは、第1の蓄積領域16-1の中央近傍からゲートトレンチ部40近傍に戻って第2の蓄積領域16-2に流れる経路よりも、第1の蓄積領域16-1から第2の蓄積領域16-2に直接流れる経路の方が低い。それぞれの蓄積領域16の下方のうち、ゲートトレンチ部40に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部40の近傍ではなく、メサ部60中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部60中央近傍に流れることが促進される。図11においては、正孔が蓄積されたホール高濃度領域を模式的に示しているが、ホール高濃度領域は、ゲートトレンチ部40と半導体基板10との境界近傍だけに存在していてもよい。
上述したように、本例の電子電流は、ゲートトレンチ部40近傍に戻ることなく、ゲートトレンチ部40とダミートレンチ部30に挟まれたメサ部60の中央付近を下方に進む。つまり、本例の電子電流は、ゲートトレンチ部40近傍ではなくメサ部60の中央付近を流れる。この電子電流がメサ部60の中央付近を流れる効果は、複数の蓄積領域を深さ方向に配列することで生じる。
電子電流がメサ部60の中央付近を流れると、メサ部60の底部近傍における正孔分布は、メサ部60中央付近で分断される。このため電子電流の経路よりもダミートレンチ部30側の正孔は、ゲートトレンチ部40側には流れない。このメサ部60中央部における正孔分布の分断が、ゲートトレンチ部40の下端における正孔の蓄積を抑制する。その結果、図10の例と比べて、図11の例においては、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部44の充電も小さくなり、ゲート電極Vgeの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率(dV/dt)も抑制できる。
正孔がゲートトレンチ部40の下端ならびにダミートレンチ部30の下端および側部に主として分布し、メサ部60の中央部にはほとんど分布しないことを、本件の発明者はシミュレーションにより確認した。一例としてゲートトレンチ部40の下端近傍およびダミートレンチ部30の下端近傍において正孔が1E+13[cm-3]のオーダーで存在し、図10の例における1E+16[cm-3]よりも十分に低い。なお、1E+13とは、1×1013のことである。
以上の理由に限定されるものではないが、図11の例における正孔分布は、ゲートトレンチ部40およびダミートレンチ部30間の正孔分布が電子電流により分断されたことに起因すると考えられる。また、当該正孔分布に起因して、ターンオン時には、ダミートレンチ部30の下端近傍からゲートトレンチ部40の下端近傍へ、図10の例よりも小さな変位電流が流れる。
それゆえ、本例においては、図10の例に比べて変位電流が小さいので、図11の例に比べてdV/dtが小さくなり、電磁ノイズもまた小さくすることができる。また、本例においては、ゲート導電部44の電位がすばやく上昇することを抑えることを目的とした付加的なゲート抵抗Rgをゲート導電部44に接続しなくてもよい。または、小さいゲート抵抗Rgをゲート導電部44に接続すれば、ゲート導電部44の電位の急峻な上昇を抑制できる。従って、図10の例に比べてターンオン時の電力損失を低減することができる。
なお、メサ部60に設けられる蓄積領域16の個数は、2つであってよい。蓄積領域16の個数を3つ以上にしてもよいが、キャリアの蓄積が多くなりすぎる場合がある。これにより、例えばターンオフ時の特性が劣化する場合がある。ただし、メサ部60に設けられる蓄積領域16の個数を2つに限定するものではない。また、メサ部60に設けられる蓄積領域16の個数は、1つであってもよい。
図12は、半導体装置100のa-a断面の他の例を示す図である。本例の半導体装置100は、ゲートトレンチ部40に隣接するメサ部60に、トレンチコンタクト部55が設けられている点で、図1から図11において説明した半導体装置100と異なる。トレンチコンタクト部55以外の構造は、図1から図11において説明したいずれかの態様の半導体装置100と同一であってよい。また、トレンチコンタクト部55は、ゲートトレンチ部40に隣接しないメサ部60にも設けられてよい。それぞれのトレンチコンタクト部55は、コンタクトホール54により露出する半導体基板10の上面21の領域に設けられた空間である。
ゲートトレンチ部40に隣接するメサ部60に設けられたトレンチコンタクト部55は、エミッタ領域12およびコンタクト領域15のそれぞれに接触し、且つ、半導体基板10の上面21からエミッタ領域12の底部よりも浅い位置まで設けられている。エミッタ領域12の底部は、Z軸方向において半導体基板10の上面21からの距離が最も大きい部分である。
トレンチコンタクト部55の内部には、エミッタ電極52が設けられてよく、エミッタ電極52と接続された導電材料が充填されてもよい。トレンチコンタクト部55の内部に充填される導電材料は、タングステンを含んでよい。トレンチコンタクト部55を設けることで、エミッタ領域12およびコンタクト領域15と、エミッタ電極52とのコンタクト抵抗を低減できる。コンタクト領域15とエミッタ電極52とのコンタクト抵抗を低減することで、半導体装置100のラッチアップ耐量を改善できる。エミッタ領域12をストライプ形状に設け、且つ、トレンチコンタクト部55を設けることで、ラッチアップ耐量を維持しつつ、大電流・高速化を図ることができる。
コンタクト領域15においてトレンチコンタクト部55と接触する領域には、コンタクト領域15よりもドーピング濃度の高い第2導電型の高濃度領域26が設けられてよい。高濃度領域26のドーピング濃度は、コンタクト領域15のドーピング濃度の2倍以上であってよく、5倍以上であってよく、10倍以上であってもよい。高濃度領域26を設けることで、コンタクト領域15とエミッタ電極52とのコンタクト抵抗を更に低減できる。
なお、ゲートトレンチ部40に隣接しないメサ部60に設けられたトレンチコンタクト部55は、ベース領域14またはコンタクト領域15に接触する。ゲートトレンチ部40に隣接しないメサ部60に設けられたトレンチコンタクト部55と、ゲートトレンチ部40に隣接するメサ部60に設けられたトレンチコンタクト部55は、同一の深さまで形成されてよく、異なる深さまで形成されてもよい。一例としてゲートトレンチ部40に隣接しないメサ部60に設けられたトレンチコンタクト部55は、ゲートトレンチ部40に隣接するメサ部60に設けられたトレンチコンタクト部55よりも深くまで形成されてよい。
図13は、半導体装置100の上面の他の例を示す図である。本例の半導体装置100は、本例の半導体装置100は、コンタクトホール54のY軸方向の幅が、いずれかのメサ部60のY軸方向の幅より大きい点で、図1から図11に示した半導体装置100と異なる。コンタクトホール54以外の構造は、図1から図11に示したいずれかの態様の半導体装置100と同一であってよい。
本例において、ダイオード部80には、Y軸方向の全体に連続してコンタクトホール54が設けられている。つまり、ダイオード部80の上方に設けられたコンタクトホール54のY軸方向の幅は、ダイオード部80のY軸方向の幅よりも大きい。
トランジスタ部70には、ゲートトレンチ部40およびゲートトレンチ部40に隣接する領域以外の領域にコンタクトホール54が設けられている。つまり、ゲートトレンチ部40およびゲートトレンチ部40に隣接する領域は層間絶縁膜38に覆われており、他の領域は層間絶縁膜38に覆われていない。コンタクトホール54は、ダミートレンチ部30に挟まれたメサ部60の上方、ダミートレンチ部30の上方、および、ゲートトレンチ部40とダミートレンチ部30に挟まれたメサ部60の一部の上方に連続して設けられてよい。コンタクトホール54は、ゲートトレンチ部40に隣接するエミッタ領域12の、Y軸方向における一部を覆い、一部を露出させてよい。
ダミートレンチ部30の上方にもコンタクトホール54を連続的に設けることで、ゲートトレンチ部40とコンタクトホール54との距離を確保しやすくなる。このため、メサ部60を微細にすることが容易になる。
図14は、図13におけるa-a断面の一例を示す図である。上述したように、層間絶縁膜38は、Y軸方向においてゲートトレンチ部40の上方と、ゲートトレンチ部40に隣接するメサ部60の一部の上方に設けられており、Y軸方向の残りの領域にはコンタクトホール54が設けられている。
層間絶縁膜38は、ゲートトレンチ部40に隣接するメサ部60において、エミッタ領域12のゲートトレンチ部40に隣接する部分を覆い、且つ、エミッタ領域12のコンタクト領域15に隣接する部分を覆わない。また、コンタクト領域15については、部分的にも覆っていない。また、当該断面においてゲートトレンチ部40に隣接しないメサ部60およびダミートレンチ部30の上方は、層間絶縁膜38により覆われていない。
図15は、本発明の一つの実施形態に係る半導体装置200の一例を示す上面図である。半導体装置200は、半導体装置100に対して、トランジスタ部70におけるエミッタ領域12およびコンタクト領域15の配置が異なる。他の構造は、半導体装置100と同様である。
トランジスタ部70の各メサ部60においては、X軸方向において、エミッタ領域12およびコンタクト領域15が交互に配列されている。半導体基板の上面において、それぞれのエミッタ領域12およびコンタクト領域15は、メサ部60の両側に配置された一方のトレンチ部から、他方のトレンチ部に渡って設けられる。つまり、エミッタ領域12およびコンタクト領域15のY軸方向における幅は、メサ部60のY軸方向における幅と等しい。エミッタ領域12およびコンタクト領域15は、X軸方向における長さが、Y軸方向における幅よりも小さくてよく、同一であってもよく、大きくてもよい。
図16は、図15におけるd-d断面の一例を示す図である。d-d断面は、トランジスタ部70のメサ部60を通り、X軸方向と平行で、且つ、半導体基板10の上面21と垂直なXZ面である。上述したように、メサ部60においては、X軸方向にエミッタ領域12およびコンタクト領域15が交互に配列されている。
本例では、当該断面において、コンタクト領域15およびエミッタ領域12の断面境界線93の半導体基板10の上面21に対する傾きθが、70度以上、110度以下である。断面境界線93の傾きθは、図4において説明した断面境界線93と同様に、端部91と、点92とを結ぶ直線の傾きであってよい。なお、コンタクト領域15およびエミッタ領域12の全ての境界において、断面境界線93が70度以上、110度以下であることが好ましい。
これにより、断面境界線93がほぼ垂直であることで、エミッタ領域12のX軸方向の長さを精度よく調整できる。このため、エミッタ領域12とゲートトレンチ部40とが隣接する領域のX軸方向の長さ(すなわち、チャネルの幅)を精度よく調整できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・半導体基板、11・・・ウェル領域、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、25・・・接続部、26・・・高濃度領域、29・・・延伸部分、30・・・ダミートレンチ部、31・・・接続部分、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・延伸部分、40・・・ゲートトレンチ部、41・・・接続部分、42・・・ゲート絶縁膜、44・・・ゲート導電部、48・・・ゲート配線、49・・・コンタクトホール、50・・・ゲート電極、52・・・エミッタ電極、54・・・コンタクトホール、55・・・トレンチコンタクト部、56・・・コンタクトホール、60・・・メサ部、70・・・トランジスタ部、80・・・ダイオード部、82・・・カソード領域、91・・・端部、92・・・点、93・・・断面境界線、100・・・半導体装置、200・・・半導体装置

Claims (15)

  1. 第1導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
    前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第2導電型のコンタクト領域と、
    前記延伸方向において互いに離れて配置され、前記半導体基板の上面に露出して設けられた第2導電型の2つのウェル領域と
    を備え、
    前記ダミートレンチ部は、前記2つのウェル領域の間で連続して設けられており、
    前記エミッタ領域が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、前記2つのウェル領域の間において前記エミッタ領域が前記延伸方向に1つだけ設けられており、
    前記延伸方向において、前記エミッタ領域と前記ウェル領域との間に、前記コンタクト領域が設けられている
    半導体装置。
  2. 第1導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
    前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第2導電型のコンタクト領域と、
    前記延伸方向において互いに離れて配置され、前記半導体基板の上面に露出して設けられた第2導電型の2つのウェル領域と
    を備え、
    前記ダミートレンチ部は、前記2つのウェル領域の間で連続して設けられており、
    前記エミッタ領域および前記コンタクト領域の少なくとも一方が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、
    前記延伸方向において、前記コンタクト領域と前記ウェル領域との間に、前記エミッタ領域が設けられている
    半導体装置。
  3. 前記コンタクト領域の前記延伸方向における長さは、前記エミッタ領域の前記延伸方向における長さよりも大きい
    請求項1に記載の半導体装置。
  4. 前記エミッタ領域の前記延伸方向における長さは、前記コンタクト領域の前記延伸方向における長さよりも大きい
    請求項2に記載の半導体装置。
  5. 前記コンタクト領域は、前記延伸方向において離散的に複数配置されている
    請求項2またはに記載の半導体装置。
  6. 離散的に配置された前記コンタクト領域の間に、前記エミッタ領域が設けられている
    請求項に記載の半導体装置。
  7. 前記半導体基板の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記コンタクト領域よりもドーピング濃度の低い第2導電型のベース領域を更に備え、
    前記エミッタ領域および前記コンタクト領域は、前記半導体基板の上面と前記ベース領域との間に設けられ、
    前記コンタクト領域は、前記エミッタ領域よりも前記半導体基板の上面から見て深い位置まで設けられている
    請求項1からのいずれか一項に記載の半導体装置。
  8. 前記半導体基板の上面において、前記コンタクト領域および前記エミッタ領域の前記延伸方向と垂直な方向における幅が等しい
    請求項に記載の半導体装置。
  9. 前記延伸方向と垂直な前記半導体基板の断面において、前記コンタクト領域および前記エミッタ領域の断面境界線の、半導体基板の上面に対する傾きが、70度以上、110度以下である
    請求項1からのいずれか一項に記載の半導体装置。
  10. 前記半導体基板の上面と垂直な深さ方向において、前記コンタクト領域のドーピング濃度分布は複数のピークを有する
    請求項1からのいずれか一項に記載の半導体装置。
  11. 前記メサ部において、前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い蓄積領域を更に備える
    請求項に記載の半導体装置。
  12. 前記半導体基板の上面と垂直な深さ方向において異なる位置に設けられた、第1の前記蓄積領域と、第2の前記蓄積領域とを備える
    請求項11に記載の半導体装置。
  13. 第1導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
    前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第2導電型のコンタクト領域と
    を備え、
    前記エミッタ領域および前記コンタクト領域の少なくとも一方が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、
    前記メサ部には、前記エミッタ領域および前記コンタクト領域のそれぞれに接触し、且つ、前記半導体基板の上面から前記エミッタ領域の底部よりも浅い位置までトレンチコンタクト部が設けられており、
    前記コンタクト領域において前記トレンチコンタクト部と接触する領域には、前記コンタクト領域よりもドーピング濃度の高い第2導電型の高濃度領域が設けられている
    半導体装置。
  14. 前記半導体基板の上面の上方に設けられた層間絶縁膜を更に備え、
    前記層間絶縁膜には、前記延伸方向とは垂直な方向における幅が、前記メサ部の幅よりも大きいコンタクトホールが設けられている
    請求項1から13のいずれか一項に記載の半導体装置。
  15. 第1導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられた複数のトレンチ部と、
    前記半導体基板の内部において2つの前記トレンチ部に挟まれたメサ部と、
    前記メサ部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
    前記メサ部において前記半導体基板の上面と前記ドリフト領域との間に設けられた第2導電型のコンタクト領域と
    を備え、
    前記延伸方向と平行で、且つ、前記半導体基板の上面と垂直な断面において、前記コンタクト領域および前記エミッタ領域の断面境界線の前記半導体基板の上面に対する傾きが、70度以上、110度以下であり、
    前記半導体基板の上面と垂直な深さ方向において、前記エミッタ領域のドーピング濃度分布は、前記半導体基板の上面に最も近い第1のピークと、前記半導体基板の上面に対して前記第1のピークよりも深い位置に設けられた第2のピークとを有し、
    前記エミッタ領域は、前記半導体基板の上面と平行で、且つ、前記延伸方向と垂直な方向において幅を有し、
    前記第2のピークの深さ位置における前記エミッタ領域の幅が、前記第1のピークの深さ位置における前記エミッタ領域の幅の80%以上、90%以下である
    半導体装置。
JP2018005958A 2017-05-16 2018-01-17 半導体装置 Active JP7325931B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/959,295 US10600867B2 (en) 2017-05-16 2018-04-23 Semiconductor device having an emitter region and a contact region inside a mesa portion
JP2022023895A JP2022059082A (ja) 2017-05-16 2022-02-18 半導体装置
JP2022023896A JP7435645B2 (ja) 2017-05-16 2022-02-18 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017097284 2017-05-16
JP2017097284 2017-05-16

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2022023896A Division JP7435645B2 (ja) 2017-05-16 2022-02-18 半導体装置
JP2022023895A Division JP2022059082A (ja) 2017-05-16 2022-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2018195798A JP2018195798A (ja) 2018-12-06
JP7325931B2 true JP7325931B2 (ja) 2023-08-15

Family

ID=64568992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005958A Active JP7325931B2 (ja) 2017-05-16 2018-01-17 半導体装置

Country Status (1)

Country Link
JP (1) JP7325931B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7327672B2 (ja) * 2020-07-03 2023-08-16 富士電機株式会社 半導体装置
JP7471192B2 (ja) * 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置
WO2022244802A1 (ja) * 2021-05-19 2022-11-24 富士電機株式会社 半導体装置および製造方法
JPWO2023127255A1 (ja) * 2021-12-27 2023-07-06

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2011101955A1 (ja) 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013219171A (ja) 2012-04-09 2013-10-24 Renesas Electronics Corp 半導体装置
JP2014154739A (ja) 2013-02-12 2014-08-25 Sanken Electric Co Ltd 半導体装置
JP2014236160A (ja) 2013-06-04 2014-12-15 ローム株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP4928753B2 (ja) * 2005-07-14 2012-05-09 株式会社東芝 トレンチゲート型半導体装置
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
JP2015072973A (ja) * 2013-10-02 2015-04-16 株式会社豊田中央研究所 半導体装置及びその製造方法
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
JP6561611B2 (ja) * 2015-06-17 2019-08-21 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2011101955A1 (ja) 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013219171A (ja) 2012-04-09 2013-10-24 Renesas Electronics Corp 半導体装置
JP2014154739A (ja) 2013-02-12 2014-08-25 Sanken Electric Co Ltd 半導体装置
JP2014236160A (ja) 2013-06-04 2014-12-15 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2018195798A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
US10930647B2 (en) Semiconductor device including trenches formed in transistor or diode portions
JP6780777B2 (ja) 半導体装置
JP7435645B2 (ja) 半導体装置
JP2024138207A (ja) 半導体装置
KR101375887B1 (ko) 소스-드레인간 직통 전류 경로를 갖는 횡형 트랜치 게이트 전계효과 트랜지스터
US10741547B2 (en) Semiconductor device
JP2024073632A (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
CN109219888B (zh) 半导体装置
JP7325931B2 (ja) 半導体装置
JP6708269B2 (ja) 半導体装置
US20100230745A1 (en) Power semiconductor device
JP7521642B2 (ja) 半導体装置
US10559682B2 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP6673502B2 (ja) 半導体装置
JP7533641B2 (ja) 半導体装置
US20140084333A1 (en) Power semiconductor device
JP2023139265A (ja) 半導体装置
JP6578724B2 (ja) 半導体装置
CN108305893B (zh) 半导体装置
US8853775B2 (en) Insulated gate bipolar transistor having control electrode disposed in trench
JP7210956B2 (ja) 半導体装置
KR101701240B1 (ko) 반도체 장치
CN113519062A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230208

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230802

R150 Certificate of patent or registration of utility model

Ref document number: 7325931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150