JP7325931B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００７－３１１６２７号公報

半導体装置においては、飽和電流等の特性を改善することが好ましい。

本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部を備えてよい。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において延伸方向に延伸して設けられたダミートレンチ部を備えてよい。半導体装置は、半導体基板の内部においてゲートトレンチ部とダミートレンチ部とに挟まれたメサ部を備えてよい。半導体装置は、メサ部の内部において半導体基板の上面とドリフト領域との間に設けられ、メサ部の上面においてゲートトレンチ部と隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、メサ部の内部において半導体基板の上面とドリフト領域との間に設けられ、メサ部の上面においてダミートレンチ部と隣接して設けられた第２導電型のコンタクト領域を備えてよい。エミッタ領域およびコンタクト領域の少なくとも一方が、半導体基板の上面において延伸方向に延伸するストライプ形状に設けられていてよい。

半導体装置は、半導体基板の内部において半導体基板の上面とドリフト領域との間に設けられ、コンタクト領域よりもドーピング濃度の低い第２導電型のベース領域を備えてよい。エミッタ領域およびコンタクト領域は、半導体基板とベース領域との間に設けられてよい。コンタクト領域は、エミッタ領域よりも半導体基板の上面から見て深い位置まで設けられていてよい。

半導体基板の上面において、コンタクト領域およびエミッタ領域の延伸方向と垂直な方向における幅が等しくてよい。延伸方向と垂直な半導体基板の断面において、コンタクト領域およびエミッタ領域の断面境界線の、半導体基板の上面に対する傾きが、７０度以上、１１０度以下であってよい。

半導体基板の上面と垂直な深さ方向において、コンタクト領域のドーピング濃度分布は複数のピークを有してよい。半導体基板の上面と垂直な深さ方向において、エミッタ領域のドーピング濃度分布は複数のピークを有してよい。コンタクト領域のドーピング濃度分布のそれぞれのピーク位置において、最も濃度が高いドーパントは同一の種類であってよい。

エミッタ領域のドーピング濃度分布のいずれか２つのピーク位置において、最も濃度が高いドーパントが異なる種類であってよい。コンタクト領域のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域のドーピング濃度分布におけるそれぞれのピーク位置とが異なってよい。コンタクト領域のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域のドーピング濃度分布におけるそれぞれのピーク位置とが、深さ方向において交互に配置されていてよい。

半導体装置は、メサ部において、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い蓄積領域を備えてよい。半導体装置は、半導体基板の上面と垂直な深さ方向において異なる位置に設けられた、第１の蓄積領域と、第２の蓄積領域とを備えてよい。

メサ部には、エミッタ領域およびコンタクト領域のそれぞれに接触し、且つ、半導体基板の上面からエミッタ領域の底部よりも浅い位置までトレンチコンタクト部が設けられていてよい。コンタクト領域においてトレンチコンタクト部と接触する領域には、コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度領域が設けられていてよい。

半導体装置は、半導体基板の上面の上方に設けられた層間絶縁膜を備えてよい。層間絶縁膜には、延伸方向とは垂直な方向における幅が、メサ部の幅よりも大きいコンタクトホールが設けられていてよい。

本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、半導体基板の上面において予め定められた延伸方向に延伸して設けられた複数のトレンチ部を備えてよい。半導体装置は、半導体基板の内部において２つのトレンチ部に挟まれたメサ部を備えてよい。半導体装置は、メサ部において半導体基板の上面とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、メサ部において半導体基板の上面とドリフト領域との間に設けられた第２導電型のコンタクト領域を備えてよい。延伸方向と平行で、且つ、半導体基板の上面と垂直な断面において、コンタクト領域およびエミッタ領域の断面境界線の半導体基板の上面に対する傾きが、７０度以上、１１０度以下であってよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の一例を示す上面図である。 図１におけるａ－ａ断面の一例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。 ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。 図５に示したｂ－ｂ断面におけるエミッタ領域１２のドーピング濃度分布と、ｃ－ｃ断面におけるコンタクト領域１５のドーピング濃度分布の一例を示す図である。 ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。 トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の他の例を示す上面図である。 トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の他の例を示す上面図である。 蓄積領域１６を一つだけ有する例における、メサ部６０近傍の電子電流および変位電流が流れる経路の一例を示す図である。 第１の蓄積領域１６－１および第２の蓄積領域１６－２を備える半導体装置１００におけるターンオン時の電子電流および変位電流を示す図である。 半導体装置１００のａ－ａ断面の他の例を示す図である。 半導体装置１００の上面の他の例を示す図である。 図１３におけるａ－ａ断面の一例を示す図である。 本発明の一つの実施形態に係る半導体装置２００の一例を示す上面図である。 図１５におけるｄ－ｄ断面の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して設けられ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。

また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。

本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極５０を備える。エミッタ電極５２およびゲート電極５０は互いに分離して設けられる。

エミッタ電極５２およびゲート電極５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。

エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。

ゲート電極５０は、コンタクトホール４９を通って、ゲート配線４８と接触する。ゲート配線４８は、不純物がドープされたポリシリコン等で形成される。ゲート配線４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲート配線４８と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４８と接触する。

エミッタ電極５２およびゲート電極５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に設けられてよい。

本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲート配線４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。

本例のダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板１０の上面においてＵ字形状を有してよい。つまり、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有する。他の例においては、ダミートレンチ部３０は、接続部分３１を有さずに延伸方向に延伸する直線形状を有してもよい。

なお、ダイオード部８０においては、複数のダミートレンチ部３０が連続して配列されている。また、トランジスタ部７０においてダイオード部８０と隣接する領域においても、複数のダミートレンチ部３０が連続して配列されてよい。なお本例では、それぞれのトレンチ部の直線状の延伸部分（３１、２９）を、１つのトレンチ部としている。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１１は第２導電型であり、ゲート電極５０が設けられる側の活性領域の端部から、所定の範囲で設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極５０側の一部の領域はウェル領域１１に設けられる。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われていてよい。

各トレンチ部に挟まれたメサ部６０には、ベース領域１４が設けられる。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ－型である。メサ部６０とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本例では、各メサ部６０のＸ軸方向における両端部には、ベース領域１４－ｅが配置されている（図１においては、Ｘ軸方向の一方の端部のみを示している）。

メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が選択的に設けられる。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０のメサ部６０の上面には、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に設けられる。本例のエミッタ領域１２はＮ＋型である。

エミッタ領域１２は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられる。エミッタ領域１２は、メサ部６０の上面においてダミートレンチ部３０と隣接して設けられてよく、離れて設けられてもよい。図１の例におけるエミッタ領域１２は、ダミートレンチ部３０と隣接していない。

トランジスタ部７０のコンタクト領域１５は、メサ部６０の上面においてダミートレンチ部３０と隣接して設けられる。コンタクト領域１５は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられてよく、離れて設けられてもよい。図１の例におけるコンタクト領域１５は、コンタクト領域１５のＸ軸方向の端部においてゲートトレンチ部４０と隣接している。エミッタ領域１２およびコンタクト領域１５のそれぞれは、コンタクトホール５４により露出する部分を有する。

トランジスタ部７０におけるエミッタ領域１２およびコンタクト領域１５の少なくとも一方は、半導体基板の上面においてトレンチ部の延伸方向（Ｘ軸方向）に延伸するストライプ形状に設けられている。ストライプ形状とは、トレンチ部の延伸方向（Ｘ軸方向）における長さが、トレンチ部の配列方向（Ｙ軸方向）における幅よりも長いことを指す。長さおよび幅は、Ｘ軸方向およびＹ軸方向における最大の長さおよび最大の幅を指してよい。ストライプ形状とは、当該長さが、当該幅の２倍以上の形状を指してよく、４倍以上の形状を指してよく、１０倍以上の形状を指してもよい。

図１の例では、トランジスタ部７０の各メサ部６０において、ストライプ状のエミッタ領域１２およびコンタクト領域１５が一つずつ設けられている。他の例では、エミッタ領域１２およびコンタクト領域１５の少なくとも一方が、Ｘ軸方向において離散的に設けられてもよい。つまり、エミッタ領域１２およびコンタクト領域１５の少なくとも一方が、Ｘ軸方向において離れて複数設けられてもよい。

本例のダイオード部８０のメサ部６０には、エミッタ領域１２が設けられていない。ダイオード部８０のメサ部６０には、コンタクト領域１５またはベース領域１４が、メサ部６０を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って設けられている。つまり、半導体基板の上面において、ダイオード部８０のメサ部６０のＹ軸方向の幅と、ダイオード部８０のメサ部６０に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は等しい。

一例として、トランジスタ部７０に隣接するダイオード部８０のメサ部６０には、ベース領域１４－ｅに挟まれた領域全体にコンタクト領域１５が設けられている。同様に、ダイオード部８０に隣接するトランジスタ部７０のメサ部６０には、ベース領域１４－ｅに挟まれた領域全体にコンタクト領域１５が設けられてよい。トランジスタ部７０に隣接しないダイオード部８０のメサ部６０には、トランジスタ部７０に隣接するメサ部６０のコンタクト領域１５よりも半導体基板の上面に露出する面積の小さいコンタクト領域１５が設けられてよい。一例としてトランジスタ部７０に隣接しないダイオード部８０のメサ部６０には、ベース領域１４－ｅに挟まれた領域のＸ軸方向の両端部にコンタクト領域１５－ｅが設けられ、コンタクト領域１５－ｅに挟まれる領域全体にベース領域１４が設けられている。

トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に設けられる。いずれのコンタクトホール５４も、メサ部６０のＸ軸方向両端に配置されたベース領域１４－ｅおよびウェル領域１１の上方には配置されていない。

半導体装置１００は、半導体基板の内部において、ベース領域１４の下方に選択的に設けられた第１導電型の蓄積領域１６を有する。図１においては、蓄積領域１６が設けられる範囲を鎖線で示している。また、ダイオード部８０は、半導体基板の下面側の領域において、第１導電型のカソード領域８２を有する。図１においては、カソード領域８２が設けられる範囲を鎖線で示している。半導体基板の下面側の領域において、カソード領域８２が設けられていない領域には、第２導電型のコレクタ領域が設けられてよい。

図２は、トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の一例を示す上面図である。本例の２つのメサ部６０は、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれたメサ部６０である。

図２の例では、エミッタ領域１２およびコンタクト領域１５の両方がストライプ形状を有している。エミッタ領域１２は、ゲートトレンチ部４０に沿って配置されている。本例のエミッタ領域１２のＸ軸方向における長さＬ１は、エミッタ領域１２およびコンタクト領域１５が設けられる領域（本例では、２つのベース領域１４－ｅに挟まれている領域）の長さＬ２より短い。本例のエミッタ領域１２は、Ｘ軸方向における両端が、ベース領域１４－ｅから離れて配置されている。他の例のエミッタ領域１２は、Ｘ軸方向における両端が、ベース領域１４－ｅに接していてもよい。エミッタ領域１２の長さＬ１は、長さＬ２の５０％より大きくてよく、８０％以上であってよく、１００％であってもよい。

本例のコンタクト領域１５は、ダミートレンチ部３０に沿って配置されている。本例のコンタクト領域１５のＸ軸方向における長さはＬ２である。本例のコンタクト領域１５は、Ｘ軸方向における両端が、ベース領域１４－ｅに接している。また、エミッタ領域１２とベース領域１４－ｅとの間の領域にもコンタクト領域１５が設けられている。他の例のコンタクト領域１５は、Ｘ軸方向における両端が、ベース領域１４－ｅから離れていてもよい。この場合、コンタクト領域１５とベース領域１４－ｅとの間には、エミッタ領域１２が設けられてよい。コンタクト領域１５のＸ軸方向の長さは、長さＬ２の５０％より大きくてよく、８０％以上であってよく、１００％であってもよい。

図２においては、コンタクトホール５４が配置される位置を、破線で示している。コンタクトホール５４のＸ軸方向の長さＬ３は、長さＬ１より長くてよい。長さＬ３は、長さＬ２より短くてよい。コンタクトホール５４のＸ軸方向の両端は、コンタクト領域１５にあってよい。

また、図２の例では、エミッタ領域１２のＹ軸方向の幅Ｗ１が、メサ部６０の幅Ｗ１＋Ｗ２の半分である。エミッタ領域１２とメサ部６０とに挟まれた部分のコンタクト領域１５の幅Ｗ２は、エミッタ領域１２の幅Ｗ１と等しくてよい。幅Ｗ１が幅Ｗ２と等しいとは、幅Ｗ１が幅Ｗ２の４０％以上、６０％以下の範囲であってよい。他の例では、エミッタ領域１２のＹ軸方向の幅Ｗ１は、メサ部６０の幅Ｗ１＋Ｗ２より小さくてもよい。エミッタ領域１２のＹ軸方向の幅Ｗ１は、コンタクト領域１５のＹ軸方向の幅Ｗ２より小さくてもよい。コンタクトホール５４のＹ軸方向の幅Ｗ３は、幅Ｗ１より大きくてよい。

図１および図２に示した構造により、ゲートトレンチ部４０に隣接するエミッタ領域１２の長さを大きくできる。このためチャネル面積を増大させて、半導体装置１００の飽和電流を増大させることができる。また、半導体装置１００のターンオフ時等において、半導体基板の内部に蓄積された正孔等のキャリアをエミッタ電極５２に引き抜く場合において、エミッタ領域１２の下方に存在するキャリアは、エミッタ領域１２の下面に沿ってベース領域１４をコンタクト領域１５に向けて移動する。エミッタ領域１２の下面に沿って移動する距離が大きくなると、比較的に抵抗の大きいベース領域１４を移動する距離が大きくなりラッチアップする場合がある。本例では、当該キャリアの移動距離が、最大でもエミッタ領域１２の幅Ｗ１程度なので、キャリアを効率よく引き抜くことができる。このため、ラッチアップを抑制できる。

図３は、図１におけるａ－ａ断面の一例を示す図である。ａ－ａ断面は、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に設けられる。

コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ－型である。ドリフト領域１８は、他のドーピング領域が形成されずに残存した領域であってよい。

半導体基板１０には、半導体基板１０の上面２１とドリフト領域１８との間に設けられ、コンタクト領域１５よりもドーピング濃度の低いＰ－型のベース領域１４が設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１から、ベース領域１４を貫通して、半導体基板１０の内部（本例ではドリフト領域１８）まで設けられる。上述したように、メサ部６０は、半導体基板１０の内部においてゲートトレンチ部４０とダミートレンチ部３０とに挟まれた領域である。それぞれのメサ部６０には、ベース領域１４が設けられてよい。

当該断面において、トランジスタ部７０のメサ部６０には、エミッタ領域１２およびコンタクト領域１５が設けられる。エミッタ領域１２は、メサ部６０の内部において半導体基板１０の上面２１とドリフト領域１８との間に設けられる。本例のエミッタ領域１２は、ゲートトレンチ部４０と隣接する領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。

コンタクト領域１５は、メサ部６０の内部において半導体基板１０の上面２１とドリフト領域１８との間に設けられる。本例のコンタクト領域１５は、ダミートレンチ部３０と隣接する領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。

なお、トランジスタ部７０のメサ部６０のうち、ダイオード部８０に隣接するメサ部６０においては、エミッタ領域１２が設けられておらず、コンタクト領域１５が２つのダミートレンチ部３０の両方に隣接して設けられてよい。当該メサ部６０の他の構造は、他のメサ部６０と同一である。

当該断面において、ダイオード部８０のメサ部６０には、ベース領域１４が設けられる。本例においてダイオード部８０のメサ部６０の当該断面には、コンタクト領域１５およびエミッタ領域１２のいずれも設けられていない。なお、ダイオード部８０のメサ部６０のうち、トランジスタ部７０に隣接するメサ部６０においては、ベース領域１４と半導体基板１０の上面２１との間に、コンタクト領域１５が設けられてよい。

本例では、それぞれのメサ部６０において、ベース領域１４とドリフト領域１８との間に、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域１６が設けられる。蓄積領域１６は、それぞれのトレンチ部の下端よりも上側に配置されてよい。

また、それぞれのメサ部６０には、第１の蓄積領域１６－１と、第２の蓄積領域１６－２とが設けられてもよい。第１の蓄積領域１６－１と第２の蓄積領域１６－２とは、半導体基板１０の上面と垂直な深さ方向において異なる位置に設けられる。それぞれの蓄積領域１６は、深さ方向におけるドーピング濃度分布において異なる位置にピークを有する。本明細書では、第１の蓄積領域１６－１および第２の蓄積領域１６－２を、単に蓄積領域１６と称する場合がある。蓄積領域１６は、メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。

蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。また、２つの蓄積領域１６を異なる深さ位置に設けることで、それぞれのベース領域１４においてゲートトレンチ部４０に隣接するチャネル領域を通過した電子電流をメサ部６０のＹ軸方向における中央近傍に流すことができる。このため、ターンオン時においてダミートレンチ部３０の下端近傍からゲートトレンチ部４０側に流れる変位電流を抑制して、ターンオン時の電力損失を低減できる。変位電流の抑制については後述する。

トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下側にはＮ＋型のバッファ領域２０が設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

トランジスタ部７０において、バッファ領域２０の下側には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下側には、Ｎ＋型のカソード領域８２が設けられる。一例としてダイオード部８０は、半導体基板１０の下面２３に垂直な方向においてカソード領域８２と重なる領域である。また、トランジスタ部７０は、半導体基板１０の下面２３に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域である。

半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０、および、１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられるゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。

図４は、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。当該断面は、半導体基板１０の上面２１における各トレンチ部、エミッタ領域１２およびコンタクト領域１５の延伸方向と垂直なＹＺ面である。当該メサ部６０には、ゲートトレンチ部４０に隣接するエミッタ領域１２と、ダミートレンチ部３０に隣接するコンタクト領域１５とが設けられている。

コンタクト領域１５は、エミッタ領域１２よりも半導体基板１０の上面２１から見て深い位置まで設けられてよい。つまり、上面２１からコンタクト領域１５の下端までの深さＤ２は、上面２１からエミッタ領域１２の下端までの深さＤ１より大きくてよい。このような構成により、半導体基板１０の下面２３から見たエミッタ領域１２の下面の面積を小さくできる。このため、ターンオフ時等において、正孔等のキャリアがエミッタ領域１２の下面に沿って移動する距離を小さくできる。Ｄ２は、Ｄ１の１．２倍以上であってよく、１．５倍以上であってもよい。また、半導体基板１０の下面２３から見たエミッタ領域１２の下面のＹ軸方向の幅Ｗ３は、コンタクト領域１５の下面の幅Ｗ４より小さくてよく、７５％以下であってよく、５０％以下であってもよい。

コンタクト領域１５と、エミッタ領域１２とは、当該断面において断面境界線９３を有する。断面境界線９３と、半導体基板１０の上面２１との傾きθは、７０度以上、１１０度以下であってよい。つまり、断面境界線９３は、上面２１に対してほぼ垂直であってよい。傾きθは、８０度以上、１００度以下であってもよい。傾きθは、９０度以下であってもよい。これにより、半導体基板１０の下面２３側から見た、エミッタ領域１２の下面の面積と、コンタクト領域１５の下面の面積とを、精度よく調整できる。このため、コンタクト領域１５の下面の面積を大きくしつつ、コンタクト領域１５が、エミッタ領域１２の下面を全て覆ってしまうことを防ぐことができる。

断面境界線９３の傾きは、ＹＺ面において、半導体基板１０の上面２１におけるエミッタ領域１２の端部９１と、所定の深さ位置Ｄ３における断面境界線９３上の点９２とを結ぶ直線の傾きを用いてよい。深さ位置Ｄ３は、例えばエミッタ領域１２の深さＤ１の６０％以上、９０％以下の点であってよい。より具体的には、深さ位置Ｄ３は、深さＤ１の６０％であってよく、７０％であってよく、８０％であってよく、９０％であってもよい。

なお、コンタクト領域１５をダミートレンチ部３０に沿ってＺ軸方向に深く設けた場合、コレクタ－エミッタ間容量が増加する。また、エミッタ領域１２をゲートトレンチ部４０に沿ってＸ軸方向に沿って長く設けた場合、ゲート－エミッタ間容量が増加する。ゲート－エミッタ間容量を増加することで、トランスコンダクタンス（Ｇｍ）を増加させられるので、半導体装置が短絡したときの飽和電流密度を高くすることができる。コンタクト領域１５の深さＤ２、および、エミッタ領域１２の長さＬ１を調整することで、これらの容量を調整して、所定の性能の半導体装置１００を提供できる。

図５は、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。

図６は、図５に示したｂ－ｂ断面におけるエミッタ領域１２のドーピング濃度分布と、ｃ－ｃ断面におけるコンタクト領域１５のドーピング濃度分布の一例を示す図である。本例では、半導体基板１０の上面２１と垂直な深さ方向（Ｚ軸方向）において、コンタクト領域１５のドーピング濃度分布は複数のピーク（Ｃ１、Ｃ２）を有する。また、半導体基板１０の上面２１と垂直な深さ方向（Ｚ軸方向）において、エミッタ領域１２のドーピング濃度分布は複数のピーク（Ｂ１、Ｂ２）を有する。なお、図６に示すドーピング濃度は、ドナーおよびアクセプタの濃度差（ネットドーピング濃度）に対応している。

ドーピング濃度分布が複数のピークを有することで、より深い位置までそれぞれのドーピング領域を形成できる。つまり、不純物をイオン注入するときの不純物イオンの飛程を変化させて、不純物を複数回半導体基板１０に注入することで、深いドーピング領域を容易に形成できる。例えば、注入する不純物の種類、不純物のイオン価数、加速電圧等を変更することで加速エネルギーを制御し、不純物の飛程を調整できる。

コンタクト領域１５のドーピング濃度分布のそれぞれのピーク位置（Ｃ１、Ｃ２）において、最も濃度が高いドーパントは同一の種類であってよい。一例として当該ドーパントはボロン（Ｂ）である。

エミッタ領域１２のドーピング濃度分布のいずれか２つのピーク位置において、最も濃度が高いドーパントが異なる種類であってよい。例えば、エミッタ領域１２のドーピング濃度分布のピークのうち、最も浅いピークＢ１におけるドーパントはヒ素（Ａｓ）であり、他のピークＢ２におけるドーパントはリン（Ｐ）である。ヒ素を注入したときのマスクを用いて、リンを注入してよい。

浅い位置にＮ型領域を形成する場合、ドーパントとしてヒ素を用いることで、Ｎ型領域を容易に形成できる。ただし、ヒ素を半導体基板１０の深い位置に注入する場合、加速電圧が大きくなりすぎてしまう。これに対してリン等をドーパントとして用いることで、深いエミッタ領域１２を容易に形成できる。

また、コンタクト領域１５のドーピング濃度分布におけるそれぞれのピーク位置（Ｃ１、Ｃ２）と、エミッタ領域１２のドーピング濃度分布におけるそれぞれのピーク位置（Ｂ１、Ｂ２）とが異なってよい。より具体的には、コンタクト領域１５のドーピング濃度分布におけるそれぞれのピーク位置と、エミッタ領域１２のドーピング濃度分布におけるそれぞれのピーク位置とが、深さ方向において交互に配置されていてよい。本例では、ピーク位置Ｂ１、Ｃ１、Ｂ２、Ｃ２が、この順番で半導体基板１０の上面２１側から配置されている。このような構造により、深さ方向における長い範囲に渡って、Ｎ型およびＰ型のドーパントがＹ軸方向に拡散することを抑制できる。このため、断面境界線９３の傾きを容易に制御できる。

図７は、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれたメサ部６０の一例を示す断面図である。当該断面は、ＹＺ面である。図６に示した各ピーク位置Ｂ１、Ｂ２における、エミッタ領域１２のＹ軸方向における幅をＷ５、Ｗ６とする。幅Ｗ６は、幅Ｗ５の８０％以上、１２０％以下であってよく、９０％以上、１１０％以下であってもよい。あるいは、幅Ｗ６は、幅Ｗ５の８０％以上、９０％以下であってもよい。図６に示したようなドーピング濃度分布を有することで、深さ方向の長い範囲にわたって、Ｙ軸方向における幅が均一なエミッタ領域１２を容易に形成できる。

図８は、トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の他の例を示す上面図である。本例では、Ｘ軸方向において離散的に、複数のエミッタ領域１２が配置されている。それぞれのエミッタ領域１２はストライプ形状を有する。それぞれのエミッタ領域１２の間には、コンタクト領域１５が配置されてよい。他の構造は、図２に示した例と同様である。

このような構造によっても、半導体装置１００の飽和電流を増大させることができる。また、半導体装置１００のラッチアップを抑制できる。

図９は、トランジスタ部７０における２つのメサ部６０における、エミッタ領域１２およびコンタクト領域１５の他の例を示す上面図である。本例では、Ｘ軸方向において離散的に、複数のコンタクト領域１５が配置されている。それぞれのコンタクト領域１５はストライプ形状を有する。それぞれのコンタクト領域１５の間には、エミッタ領域１２が配置されてよい。他の構造は、図２に示した例と同様である。また、コンタクト領域１５とベース領域１４－ｅとの間にも、エミッタ領域１２が配置されてよい。

このような構造によっても、半導体装置１００の飽和電流を増大させることができる。また、半導体装置１００のラッチアップを抑制できる。

図１０は、蓄積領域１６を一つだけ有する例における、メサ部６０近傍の電子電流および変位電流が流れる経路の一例を示す図である。図１０においては、ターンオン時の電流経路を示している。ターンオン時には、ゲート導電部４４の電圧が、０［Ｖ］から徐々に立上る。これにより、ベース領域１４のゲートトレンチ部４０近傍には負電荷が誘起することでチャネルが形成される。

ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Ｖｇｅが、閾値電圧に達する直前から、ほぼ閾値電圧の値でＶｇｅが一定となるミラー期間に入る前までの期間である。Ｖｇｅが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域への注入が始まる。

図１０の例において、チャネルから下方に向かう電子は、蓄積領域１６において一旦配列方向（Ｙ軸方向、または、ゲートトレンチ部４０の近傍からメサ部６０中央に向かう方向）に流れる可能性がある。ただし、蓄積領域１６よりも下方のドリフト領域１８においては、ゲートトレンチ部４０近傍は、電子の蓄積層が既に形成されているため（Ｎ型領域の電子の蓄積層が形成される閾値電圧は、Ｐ型領域の反転層の閾値電圧よりはるかに小さい）、ドリフト領域１８よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部４０近傍を主として流れる。

電子が裏面のコレクタ領域２２に達すると、コレクタ領域２２からバッファ領域２０およびドリフト領域１８にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部４０の下端近傍から、第１の蓄積領域１６よりも下方のダミートレンチ部３０の側部にかけて、正孔が１Ｅ＋１６［ｃｍ^－３］のオーダーで存在する。

正孔は、ゲートトレンチ部４０の下端と、ダミートレンチ部３０の下端に集まる。特にダミー導電部３４はエミッタ電極５２と同電位であるため、ダミートレンチ部３０の側壁には正孔の反転層が形成されやすい。コレクタ領域２２から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部３０からゲートトレンチ部４０の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部４０の下端近傍へ、大きな変位電流が流れる。

正孔の蓄積に起因する変位電流は、ゲート絶縁膜４２を挟んで対向するゲート導電部４４の充電を生じさせる。このゲート導電部４４の充電が、ゲート電極Ｖｇｅの瞬間的な増加を引き起こす。当該変位電流が大きいほど、ゲート導電部４４が充電されるため、ゲート導電部４４の電位がよりすばやく上昇する。その結果、ゲート導電部４４の電位がゲート閾値を瞬間的に超える。

これにより、電子と正孔の大量の注入が始まり、コレクタ・エミッタ間電流が増加する。コレクタ・エミッタ間電流の増加による電流変化率に応じて、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）が増加する。変位電流が大きいほど、ｄＶ／ｄｔが大きくなる。特に、蓄積された正孔がエミッタ電極５２に流れない程、変位電流は大きく、ゲート導電部４４の電位の瞬間的な増加は大きくなる。それゆえ、図１０の例においては、ｄＶ／ｄｔが比較的大きくなり、電磁ノイズもまた比較的大きくなる。

図１１は、第１の蓄積領域１６－１および第２の蓄積領域１６－２を備える半導体装置１００におけるターンオン時の電子電流および変位電流を示す図である。本例においても、チャネルを通過した電子は、第１の蓄積領域１６－１において配列方向（Ｙ軸方向）に行きかける。ただし本例においては、第１の蓄積領域１６－１の下方に第２の蓄積領域１６－２が設けられている。

本例において、電子電流にとってのインピーダンスは、第１の蓄積領域１６－１の中央近傍からゲートトレンチ部４０近傍に戻って第２の蓄積領域１６－２に流れる経路よりも、第１の蓄積領域１６－１から第２の蓄積領域１６－２に直接流れる経路の方が低い。それぞれの蓄積領域１６の下方のうち、ゲートトレンチ部４０に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部４０の近傍ではなく、メサ部６０中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部６０中央近傍に流れることが促進される。図１１においては、正孔が蓄積されたホール高濃度領域を模式的に示しているが、ホール高濃度領域は、ゲートトレンチ部４０と半導体基板１０との境界近傍だけに存在していてもよい。

上述したように、本例の電子電流は、ゲートトレンチ部４０近傍に戻ることなく、ゲートトレンチ部４０とダミートレンチ部３０に挟まれたメサ部６０の中央付近を下方に進む。つまり、本例の電子電流は、ゲートトレンチ部４０近傍ではなくメサ部６０の中央付近を流れる。この電子電流がメサ部６０の中央付近を流れる効果は、複数の蓄積領域を深さ方向に配列することで生じる。

電子電流がメサ部６０の中央付近を流れると、メサ部６０の底部近傍における正孔分布は、メサ部６０中央付近で分断される。このため電子電流の経路よりもダミートレンチ部３０側の正孔は、ゲートトレンチ部４０側には流れない。このメサ部６０中央部における正孔分布の分断が、ゲートトレンチ部４０の下端における正孔の蓄積を抑制する。その結果、図１０の例と比べて、図１１の例においては、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部４４の充電も小さくなり、ゲート電極Ｖｇｅの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）も抑制できる。

正孔がゲートトレンチ部４０の下端ならびにダミートレンチ部３０の下端および側部に主として分布し、メサ部６０の中央部にはほとんど分布しないことを、本件の発明者はシミュレーションにより確認した。一例としてゲートトレンチ部４０の下端近傍およびダミートレンチ部３０の下端近傍において正孔が１Ｅ＋１３［ｃｍ^－３］のオーダーで存在し、図１０の例における１Ｅ＋１６［ｃｍ^－３］よりも十分に低い。なお、１Ｅ＋１３とは、１×１０^１３のことである。

以上の理由に限定されるものではないが、図１１の例における正孔分布は、ゲートトレンチ部４０およびダミートレンチ部３０間の正孔分布が電子電流により分断されたことに起因すると考えられる。また、当該正孔分布に起因して、ターンオン時には、ダミートレンチ部３０の下端近傍からゲートトレンチ部４０の下端近傍へ、図１０の例よりも小さな変位電流が流れる。

それゆえ、本例においては、図１０の例に比べて変位電流が小さいので、図１１の例に比べてｄＶ／ｄｔが小さくなり、電磁ノイズもまた小さくすることができる。また、本例においては、ゲート導電部４４の電位がすばやく上昇することを抑えることを目的とした付加的なゲート抵抗Ｒｇをゲート導電部４４に接続しなくてもよい。または、小さいゲート抵抗Ｒｇをゲート導電部４４に接続すれば、ゲート導電部４４の電位の急峻な上昇を抑制できる。従って、図１０の例に比べてターンオン時の電力損失を低減することができる。

なお、メサ部６０に設けられる蓄積領域１６の個数は、２つであってよい。蓄積領域１６の個数を３つ以上にしてもよいが、キャリアの蓄積が多くなりすぎる場合がある。これにより、例えばターンオフ時の特性が劣化する場合がある。ただし、メサ部６０に設けられる蓄積領域１６の個数を２つに限定するものではない。また、メサ部６０に設けられる蓄積領域１６の個数は、１つであってもよい。

図１２は、半導体装置１００のａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、ゲートトレンチ部４０に隣接するメサ部６０に、トレンチコンタクト部５５が設けられている点で、図１から図１１において説明した半導体装置１００と異なる。トレンチコンタクト部５５以外の構造は、図１から図１１において説明したいずれかの態様の半導体装置１００と同一であってよい。また、トレンチコンタクト部５５は、ゲートトレンチ部４０に隣接しないメサ部６０にも設けられてよい。それぞれのトレンチコンタクト部５５は、コンタクトホール５４により露出する半導体基板１０の上面２１の領域に設けられた空間である。

ゲートトレンチ部４０に隣接するメサ部６０に設けられたトレンチコンタクト部５５は、エミッタ領域１２およびコンタクト領域１５のそれぞれに接触し、且つ、半導体基板１０の上面２１からエミッタ領域１２の底部よりも浅い位置まで設けられている。エミッタ領域１２の底部は、Ｚ軸方向において半導体基板１０の上面２１からの距離が最も大きい部分である。

トレンチコンタクト部５５の内部には、エミッタ電極５２が設けられてよく、エミッタ電極５２と接続された導電材料が充填されてもよい。トレンチコンタクト部５５の内部に充填される導電材料は、タングステンを含んでよい。トレンチコンタクト部５５を設けることで、エミッタ領域１２およびコンタクト領域１５と、エミッタ電極５２とのコンタクト抵抗を低減できる。コンタクト領域１５とエミッタ電極５２とのコンタクト抵抗を低減することで、半導体装置１００のラッチアップ耐量を改善できる。エミッタ領域１２をストライプ形状に設け、且つ、トレンチコンタクト部５５を設けることで、ラッチアップ耐量を維持しつつ、大電流・高速化を図ることができる。

コンタクト領域１５においてトレンチコンタクト部５５と接触する領域には、コンタクト領域１５よりもドーピング濃度の高い第２導電型の高濃度領域２６が設けられてよい。高濃度領域２６のドーピング濃度は、コンタクト領域１５のドーピング濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。高濃度領域２６を設けることで、コンタクト領域１５とエミッタ電極５２とのコンタクト抵抗を更に低減できる。

なお、ゲートトレンチ部４０に隣接しないメサ部６０に設けられたトレンチコンタクト部５５は、ベース領域１４またはコンタクト領域１５に接触する。ゲートトレンチ部４０に隣接しないメサ部６０に設けられたトレンチコンタクト部５５と、ゲートトレンチ部４０に隣接するメサ部６０に設けられたトレンチコンタクト部５５は、同一の深さまで形成されてよく、異なる深さまで形成されてもよい。一例としてゲートトレンチ部４０に隣接しないメサ部６０に設けられたトレンチコンタクト部５５は、ゲートトレンチ部４０に隣接するメサ部６０に設けられたトレンチコンタクト部５５よりも深くまで形成されてよい。

図１３は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、本例の半導体装置１００は、コンタクトホール５４のＹ軸方向の幅が、いずれかのメサ部６０のＹ軸方向の幅より大きい点で、図１から図１１に示した半導体装置１００と異なる。コンタクトホール５４以外の構造は、図１から図１１に示したいずれかの態様の半導体装置１００と同一であってよい。

本例において、ダイオード部８０には、Ｙ軸方向の全体に連続してコンタクトホール５４が設けられている。つまり、ダイオード部８０の上方に設けられたコンタクトホール５４のＹ軸方向の幅は、ダイオード部８０のＹ軸方向の幅よりも大きい。

トランジスタ部７０には、ゲートトレンチ部４０およびゲートトレンチ部４０に隣接する領域以外の領域にコンタクトホール５４が設けられている。つまり、ゲートトレンチ部４０およびゲートトレンチ部４０に隣接する領域は層間絶縁膜３８に覆われており、他の領域は層間絶縁膜３８に覆われていない。コンタクトホール５４は、ダミートレンチ部３０に挟まれたメサ部６０の上方、ダミートレンチ部３０の上方、および、ゲートトレンチ部４０とダミートレンチ部３０に挟まれたメサ部６０の一部の上方に連続して設けられてよい。コンタクトホール５４は、ゲートトレンチ部４０に隣接するエミッタ領域１２の、Ｙ軸方向における一部を覆い、一部を露出させてよい。

ダミートレンチ部３０の上方にもコンタクトホール５４を連続的に設けることで、ゲートトレンチ部４０とコンタクトホール５４との距離を確保しやすくなる。このため、メサ部６０を微細にすることが容易になる。

図１４は、図１３におけるａ－ａ断面の一例を示す図である。上述したように、層間絶縁膜３８は、Ｙ軸方向においてゲートトレンチ部４０の上方と、ゲートトレンチ部４０に隣接するメサ部６０の一部の上方に設けられており、Ｙ軸方向の残りの領域にはコンタクトホール５４が設けられている。

層間絶縁膜３８は、ゲートトレンチ部４０に隣接するメサ部６０において、エミッタ領域１２のゲートトレンチ部４０に隣接する部分を覆い、且つ、エミッタ領域１２のコンタクト領域１５に隣接する部分を覆わない。また、コンタクト領域１５については、部分的にも覆っていない。また、当該断面においてゲートトレンチ部４０に隣接しないメサ部６０およびダミートレンチ部３０の上方は、層間絶縁膜３８により覆われていない。

図１５は、本発明の一つの実施形態に係る半導体装置２００の一例を示す上面図である。半導体装置２００は、半導体装置１００に対して、トランジスタ部７０におけるエミッタ領域１２およびコンタクト領域１５の配置が異なる。他の構造は、半導体装置１００と同様である。

トランジスタ部７０の各メサ部６０においては、Ｘ軸方向において、エミッタ領域１２およびコンタクト領域１５が交互に配列されている。半導体基板の上面において、それぞれのエミッタ領域１２およびコンタクト領域１５は、メサ部６０の両側に配置された一方のトレンチ部から、他方のトレンチ部に渡って設けられる。つまり、エミッタ領域１２およびコンタクト領域１５のＹ軸方向における幅は、メサ部６０のＹ軸方向における幅と等しい。エミッタ領域１２およびコンタクト領域１５は、Ｘ軸方向における長さが、Ｙ軸方向における幅よりも小さくてよく、同一であってもよく、大きくてもよい。

図１６は、図１５におけるｄ－ｄ断面の一例を示す図である。ｄ－ｄ断面は、トランジスタ部７０のメサ部６０を通り、Ｘ軸方向と平行で、且つ、半導体基板１０の上面２１と垂直なＸＺ面である。上述したように、メサ部６０においては、Ｘ軸方向にエミッタ領域１２およびコンタクト領域１５が交互に配列されている。

本例では、当該断面において、コンタクト領域１５およびエミッタ領域１２の断面境界線９３の半導体基板１０の上面２１に対する傾きθが、７０度以上、１１０度以下である。断面境界線９３の傾きθは、図４において説明した断面境界線９３と同様に、端部９１と、点９２とを結ぶ直線の傾きであってよい。なお、コンタクト領域１５およびエミッタ領域１２の全ての境界において、断面境界線９３が７０度以上、１１０度以下であることが好ましい。

これにより、断面境界線９３がほぼ垂直であることで、エミッタ領域１２のＸ軸方向の長さを精度よく調整できる。このため、エミッタ領域１２とゲートトレンチ部４０とが隣接する領域のＸ軸方向の長さ（すなわち、チャネルの幅）を精度よく調整できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２６・・・高濃度領域、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲート配線、４９・・・コンタクトホール、５０・・・ゲート電極、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・トレンチコンタクト部、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９１・・・端部、９２・・・点、９３・・・断面境界線、１００・・・半導体装置、２００・・・半導体装置

Claims (15)

1. 第１導電型のドリフト領域を有する半導体基板と、
   前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
   前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
   前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
   前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
   前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第２導電型のコンタクト領域と、
   前記延伸方向において互いに離れて配置され、前記半導体基板の上面に露出して設けられた第２導電型の２つのウェル領域と
   を備え、
   前記ダミートレンチ部は、前記２つのウェル領域の間で連続して設けられており、
   前記エミッタ領域が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、前記２つのウェル領域の間において前記エミッタ領域が前記延伸方向に１つだけ設けられており、
   前記延伸方向において、前記エミッタ領域と前記ウェル領域との間に、前記コンタクト領域が設けられている
   半導体装置。
2. 第１導電型のドリフト領域を有する半導体基板と、
   前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
   前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
   前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
   前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
   前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第２導電型のコンタクト領域と、
   前記延伸方向において互いに離れて配置され、前記半導体基板の上面に露出して設けられた第２導電型の２つのウェル領域と
   を備え、
   前記ダミートレンチ部は、前記２つのウェル領域の間で連続して設けられており、
   前記エミッタ領域および前記コンタクト領域の少なくとも一方が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、
   前記延伸方向において、前記コンタクト領域と前記ウェル領域との間に、前記エミッタ領域が設けられている
   半導体装置。
3. 前記コンタクト領域の前記延伸方向における長さは、前記エミッタ領域の前記延伸方向における長さよりも大きい
   請求項１に記載の半導体装置。
4. 前記エミッタ領域の前記延伸方向における長さは、前記コンタクト領域の前記延伸方向における長さよりも大きい
   請求項２に記載の半導体装置。
5. 前記コンタクト領域は、前記延伸方向において離散的に複数配置されている
   請求項２または４に記載の半導体装置。
6. 離散的に配置された前記コンタクト領域の間に、前記エミッタ領域が設けられている
   請求項５に記載の半導体装置。
7. 前記半導体基板の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記コンタクト領域よりもドーピング濃度の低い第２導電型のベース領域を更に備え、
   前記エミッタ領域および前記コンタクト領域は、前記半導体基板の上面と前記ベース領域との間に設けられ、
   前記コンタクト領域は、前記エミッタ領域よりも前記半導体基板の上面から見て深い位置まで設けられている
   請求項１から６のいずれか一項に記載の半導体装置。
8. 前記半導体基板の上面において、前記コンタクト領域および前記エミッタ領域の前記延伸方向と垂直な方向における幅が等しい
   請求項７に記載の半導体装置。
9. 前記延伸方向と垂直な前記半導体基板の断面において、前記コンタクト領域および前記エミッタ領域の断面境界線の、半導体基板の上面に対する傾きが、７０度以上、１１０度以下である
   請求項１から７のいずれか一項に記載の半導体装置。
10. 前記半導体基板の上面と垂直な深さ方向において、前記コンタクト領域のドーピング濃度分布は複数のピークを有する
    請求項１から９のいずれか一項に記載の半導体装置。
11. 前記メサ部において、前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い蓄積領域を更に備える
    請求項７に記載の半導体装置。
12. 前記半導体基板の上面と垂直な深さ方向において異なる位置に設けられた、第１の前記蓄積領域と、第２の前記蓄積領域とを備える
    請求項１１に記載の半導体装置。
13. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられたゲートトレンチ部と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において前記延伸方向に延伸して設けられたダミートレンチ部と、
    前記半導体基板の内部において前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれたメサ部と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ゲートトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記メサ部の内部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記メサ部の上面において前記ダミートレンチ部と隣接して設けられた第２導電型のコンタクト領域と
    を備え、
    前記エミッタ領域および前記コンタクト領域の少なくとも一方が、前記半導体基板の上面において前記延伸方向に延伸するストライプ形状に設けられており、
    前記メサ部には、前記エミッタ領域および前記コンタクト領域のそれぞれに接触し、且つ、前記半導体基板の上面から前記エミッタ領域の底部よりも浅い位置までトレンチコンタクト部が設けられており、
    前記コンタクト領域において前記トレンチコンタクト部と接触する領域には、前記コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度領域が設けられている
    半導体装置。
14. 前記半導体基板の上面の上方に設けられた層間絶縁膜を更に備え、
    前記層間絶縁膜には、前記延伸方向とは垂直な方向における幅が、前記メサ部の幅よりも大きいコンタクトホールが設けられている
    請求項１から１３のいずれか一項に記載の半導体装置。
15. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面から前記半導体基板の内部まで設けられ、前記半導体基板の上面において予め定められた延伸方向に延伸して設けられた複数のトレンチ部と、
    前記半導体基板の内部において２つの前記トレンチ部に挟まれたメサ部と、
    前記メサ部において前記半導体基板の上面と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記メサ部において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のコンタクト領域と
    を備え、
    前記延伸方向と平行で、且つ、前記半導体基板の上面と垂直な断面において、前記コンタクト領域および前記エミッタ領域の断面境界線の前記半導体基板の上面に対する傾きが、７０度以上、１１０度以下であり、
    前記半導体基板の上面と垂直な深さ方向において、前記エミッタ領域のドーピング濃度分布は、前記半導体基板の上面に最も近い第１のピークと、前記半導体基板の上面に対して前記第１のピークよりも深い位置に設けられた第２のピークとを有し、
    前記エミッタ領域は、前記半導体基板の上面と平行で、且つ、前記延伸方向と垂直な方向において幅を有し、
    前記第２のピークの深さ位置における前記エミッタ領域の幅が、前記第１のピークの深さ位置における前記エミッタ領域の幅の８０％以上、９０％以下である
    半導体装置。

Images