JP5884557B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5884557B2 JP5884557B2 JP2012046252A JP2012046252A JP5884557B2 JP 5884557 B2 JP5884557 B2 JP 5884557B2 JP 2012046252 A JP2012046252 A JP 2012046252A JP 2012046252 A JP2012046252 A JP 2012046252A JP 5884557 B2 JP5884557 B2 JP 5884557B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- film
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 135
- 239000010410 layer Substances 0.000 claims description 168
- 239000011229 interlayer Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 6
- 210000000746 body region Anatomy 0.000 description 30
- 238000000034 method Methods 0.000 description 19
- 239000002184 metal Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置に関するものである。
自動車等には、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、及びＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表されるパワー半導体装置が用いられている。かかるパワー半導体装置においては、トレンチゲート構造にすることによりセル密度が向上し、低オン抵抗化を図ることができる。
図５を参照して、従来一般的なトレンチゲート型のパワー半導体装置の構成について説明する。図５は要部模式断面図である。
従来のトレンチゲート型のパワー半導体装置１００は、
第１導電型（Ｎ）の半導体基板１１１と、
半導体基板１１１の表層に設けられた第２導電型（Ｐ）の半導体領域（ボディ領域）１２１と、
半導体基板１１１の表面において開口し、第２導電型の半導体領域（ボディ領域）１２１を貫通して設けられた複数のトレンチ１３１と、
トレンチ１３１の内壁に設けられたゲート絶縁膜１３２と、
トレンチ１３１の内部に埋め込まれたゲート電極１３３と、
第２導電型の半導体領域（ボディ領域）１２１内において個々のトレンチ１３１の開口部の周りに設けられた第１導電型（Ｎ＋）の拡散層（エミッタ層）１２２と、
第２導電型の半導体領域（ボディ領域）１２１内において互いに隣接するトレンチ１３１の間に設けられた第２導電型（Ｐ＋）の拡散層（コンタクト層）１２３と、
個々のトレンチ１３１の内部に埋め込まれたゲート電極１３３を覆う層間絶縁膜１４１と、
層間絶縁膜１４１が形成された半導体基板１１１上に形成されたバリアメタル層１５１及び上部電極１６１とを備えている。
第１導電型（Ｎ）の半導体基板１１１と、
半導体基板１１１の表層に設けられた第２導電型（Ｐ）の半導体領域（ボディ領域）１２１と、
半導体基板１１１の表面において開口し、第２導電型の半導体領域（ボディ領域）１２１を貫通して設けられた複数のトレンチ１３１と、
トレンチ１３１の内壁に設けられたゲート絶縁膜１３２と、
トレンチ１３１の内部に埋め込まれたゲート電極１３３と、
第２導電型の半導体領域（ボディ領域）１２１内において個々のトレンチ１３１の開口部の周りに設けられた第１導電型（Ｎ＋）の拡散層（エミッタ層）１２２と、
第２導電型の半導体領域（ボディ領域）１２１内において互いに隣接するトレンチ１３１の間に設けられた第２導電型（Ｐ＋）の拡散層（コンタクト層）１２３と、
個々のトレンチ１３１の内部に埋め込まれたゲート電極１３３を覆う層間絶縁膜１４１と、
層間絶縁膜１４１が形成された半導体基板１１１上に形成されたバリアメタル層１５１及び上部電極１６１とを備えている。
半導体基板１１１は、裏層に、第２導電型の半導体領域（ボディ領域）１２１側から見て、第１導電型（Ｎ＋）のバッファ層と第２導電型（Ｐ＋）のコレクタ層とを順次備えている（図示略）。
半導体基板１１１の裏面には、下部電極（ドレイン電極）が形成されている（図示略）。
半導体基板１１１の裏面には、下部電極（ドレイン電極）が形成されている（図示略）。
層間絶縁膜１４１は例えば、ＢＰＳＧ膜（上層）１４１ｂ／ＮＳＧ膜（下層）１４１ａの積層膜からなる。
バリアメタル層１５１は例えば、ＴｉＮ膜（上層）／Ｔｉ膜（下層）の積層膜からなる。なお、この積層膜において、下層のＴｉ膜は半導体基板のＳｉと反応するため、実際にはＴｉＳｉ膜となる。
バリアメタル層１５１は例えば、ＴｉＮ膜（上層）／Ｔｉ膜（下層）の積層膜からなる。なお、この積層膜において、下層のＴｉ膜は半導体基板のＳｉと反応するため、実際にはＴｉＳｉ膜となる。
パワー半導体装置１００では、半導体基板１１１の全面に層間絶縁膜１４１を成膜した後、層間絶縁膜１４１において平面視で互いに隣接するトレンチ１３１間にコンタクトを空けるパターニングが行われる。その後、基板１１１の全面にバリアメタル層１５１と上部電極（ソース電極）１６１とが順次成膜される。
上記工程では、第２導電型の半導体領域１２１（ボディ領域）上において、トレンチ１３１の形成領域には層間絶縁膜１４１があるが、トレンチ１３１の非形成領域には層間絶縁膜１４１がなく、バリアメタル層１５１及び上部電極（ソース電極）１６１の下地が表面凹凸を有する。
例えば、層間絶縁膜１４１をなすＢＰＳＧ膜（上層）１４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）１４１ａの厚みは４００ｎｍである。この場合、バリアメタル層１５１及び上部電極（ソース電極）１６１の下地の表面凹凸差は１μｍ程度と無視できないレベルである。
例えば、層間絶縁膜１４１をなすＢＰＳＧ膜（上層）１４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）１４１ａの厚みは４００ｎｍである。この場合、バリアメタル層１５１及び上部電極（ソース電極）１６１の下地の表面凹凸差は１μｍ程度と無視できないレベルである。
上記従来のパワー半導体装置においては、上部電極（ソース電極）にワイヤあるいはリボン等を超音波接合する場合、上記表面凹凸に起因する接合時の応力によって、半導体装置の層間絶縁膜及びその近傍部分がダメージを受ける恐れがある。
上記パワー半導体装置においては、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
上記パワー半導体装置においては、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
特許文献１には、層間絶縁膜をトレンチ内に完全に埋め込む構造が提案されている（請求項１、図１）。特許文献２には、上部電極（ソース電極）の厚みを３．５〜１０μｍと厚くした構造が提案されている（請求項１、図１）。
しかしながら、特許文献１に記載の構造は、工程が複雑となり、高コストである。特許文献２に記載の構造は、上部電極（ソース電極）の成膜時間が長くなり、高コストである。
しかしながら、特許文献１に記載の構造は、工程が複雑となり、高コストである。特許文献２に記載の構造は、上部電極（ソース電極）の成膜時間が長くなり、高コストである。
本発明は上記事情に鑑みてなされたものであり、低コストに、上部電極にワイヤあるいはリボン等を超音波接合する際などにかかる応力を緩和することが可能なトレンチゲート型のパワー半導体装置を提供することを目的とするものである。
本発明の半導体装置は、
第１導電型の半導体基板と、
前記半導体基板の表層に設けられた第２導電型の半導体領域と、
前記半導体基板の表面において開口し、前記半導体領域を貫通して設けられた複数のトレンチと、
前記トレンチの内壁に設けられたゲート絶縁膜と、
前記トレンチの内部に埋め込まれたゲート電極と、
前記第２導電型の半導体領域内において個々の前記トレンチの開口部の周りに設けられた第１導電型の拡散層と、
個々の前記トレンチの内部に埋め込まれた前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜が形成された前記半導体基板上に形成された上部電極とを備えた半導体装置であって、
前記第２導電型の半導体領域上には、互いに隣接する前記トレンチ上に形成された前記層間絶縁膜の間に、ダミー層が設けられたものである。
第１導電型の半導体基板と、
前記半導体基板の表層に設けられた第２導電型の半導体領域と、
前記半導体基板の表面において開口し、前記半導体領域を貫通して設けられた複数のトレンチと、
前記トレンチの内壁に設けられたゲート絶縁膜と、
前記トレンチの内部に埋め込まれたゲート電極と、
前記第２導電型の半導体領域内において個々の前記トレンチの開口部の周りに設けられた第１導電型の拡散層と、
個々の前記トレンチの内部に埋め込まれた前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜が形成された前記半導体基板上に形成された上部電極とを備えた半導体装置であって、
前記第２導電型の半導体領域上には、互いに隣接する前記トレンチ上に形成された前記層間絶縁膜の間に、ダミー層が設けられたものである。
本発明によれば、低コストに、上部電極にワイヤあるいはリボン等を超音波接合する際などにかかる応力を緩和することが可能なトレンチゲート型のパワー半導体装置を提供することができる。
「第１実施形態」
図面を参照して、本発明に係る第１実施形態のパワー半導体装置の構成について説明する。
図１は、本実施形態のパワー半導体装置の要部模式断面図である。図２Ａ〜図２Ｅは本実施形態のパワー半導体装置の製造工程図である。
図面を参照して、本発明に係る第１実施形態のパワー半導体装置の構成について説明する。
図１は、本実施形態のパワー半導体装置の要部模式断面図である。図２Ａ〜図２Ｅは本実施形態のパワー半導体装置の製造工程図である。
本実施形態のパワー半導体装置１は、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、及びＩＧＢＴ（Insulated Gate Bipolar Transistor）等に適用可能である。
本実施形態のパワー半導体装置１は、
第１導電型（Ｎ）の半導体基板１１と、
半導体基板１１の表層に設けられた第２導電型（Ｐ）の半導体領域（ボディ領域）２１と、
半導体基板１１の表面において開口し、第２導電型の半導体領域（ボディ領域）２１を貫通して設けられた複数のトレンチ３１と、
トレンチ３１の内壁に設けられたゲート絶縁膜３２と、
トレンチ３１の内部に埋め込まれたゲート電極３３と、
第２導電型の半導体領域（ボディ領域）２１内において個々のトレンチ３１の開口部の周りに設けられた第１導電型（Ｎ＋）の拡散層（エミッタ層）２２と、
第２導電型の半導体領域（ボディ領域）２１内において互いに隣接するトレンチ３１の間に設けられた第２導電型（Ｐ＋）の拡散層（コンタクト層）２３と、
個々のトレンチ３１の内部に埋め込まれたゲート電極３３を覆う層間絶縁膜４１と、
層間絶縁膜４１が形成された半導体基板１１上に形成されたバリアメタル層５１及び上部電極（ソース電極）６１とを備えている。
第１導電型（Ｎ）の半導体基板１１と、
半導体基板１１の表層に設けられた第２導電型（Ｐ）の半導体領域（ボディ領域）２１と、
半導体基板１１の表面において開口し、第２導電型の半導体領域（ボディ領域）２１を貫通して設けられた複数のトレンチ３１と、
トレンチ３１の内壁に設けられたゲート絶縁膜３２と、
トレンチ３１の内部に埋め込まれたゲート電極３３と、
第２導電型の半導体領域（ボディ領域）２１内において個々のトレンチ３１の開口部の周りに設けられた第１導電型（Ｎ＋）の拡散層（エミッタ層）２２と、
第２導電型の半導体領域（ボディ領域）２１内において互いに隣接するトレンチ３１の間に設けられた第２導電型（Ｐ＋）の拡散層（コンタクト層）２３と、
個々のトレンチ３１の内部に埋め込まれたゲート電極３３を覆う層間絶縁膜４１と、
層間絶縁膜４１が形成された半導体基板１１上に形成されたバリアメタル層５１及び上部電極（ソース電極）６１とを備えている。
半導体基板１１は、裏層に、第２導電型の半導体領域（ボディ領域）２１側から見て、第１導電型（Ｎ＋）のバッファ層と第２導電型（Ｐ＋）のコレクタ層とを順次備えている（図示略）。
半導体基板１１の裏面には、下部電極（ドレイン電極）が形成されている（図示略）。
半導体基板１１の裏面には、下部電極（ドレイン電極）が形成されている（図示略）。
第１導電型（Ｎ）の半導体基板１１としては通常、シリコン基板が用いられる。
ゲート絶縁膜３２は例えば、シリコン酸化膜からなる。その厚みは例えば１００ｎｍ程度である。
ゲート電極３３は例えば、ポリシリコンからなる。
層間絶縁膜４１は例えば、ＢＰＳＧ（Boron?Doped Phospho Silicate Glass）膜（上層）４１ｂ／ＮＳＧ（None-doped Silicate Glass）膜（下層）４１ａの積層膜からなる。例えば、ＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍ程度が好ましい。
ゲート絶縁膜３２は例えば、シリコン酸化膜からなる。その厚みは例えば１００ｎｍ程度である。
ゲート電極３３は例えば、ポリシリコンからなる。
層間絶縁膜４１は例えば、ＢＰＳＧ（Boron?Doped Phospho Silicate Glass）膜（上層）４１ｂ／ＮＳＧ（None-doped Silicate Glass）膜（下層）４１ａの積層膜からなる。例えば、ＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍ程度が好ましい。
バリアメタル層５１は例えば、ＴｉＮ膜（上層）／Ｔｉ膜（下層）の積層膜からなる。例えば、ＴｉＮ膜（上層）の厚みは１５０ｎｍ程度、Ｔｉ膜（下層）の厚みは３０ｎｍ程度が好ましい。なお、この積層膜において、下層のＴｉ膜は半導体基板のＳｉと反応するため、実際にはＴｉＳｉ膜となる。
上部電極（ソース電極）６１は例えば、Ａｌ電極からなる。例えば、上部電極（ソース電極）６１の厚みは５μｍ程度が好ましい。
下部電極（ドレイン電極）８１は例えば、半導体基板１１の裏面から見て、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜が順次積層された積層膜からなる。
下部電極（ドレイン電極）８１は例えば、半導体基板１１の裏面から見て、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜が順次積層された積層膜からなる。
本実施形態において、第２導電型の半導体領域（ボディ領域）２１上には、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間に、ダミー層７１が設けられている。
本実施形態では、ダミー層７１はゲート電極３３と同層により構成されている。ダミー層７１は例えば、ポリシリコン膜により構成されている。
本実施形態では、ダミー層７１はゲート電極３３と同層により構成されている。ダミー層７１は例えば、ポリシリコン膜により構成されている。
本実施形態では、第２導電型の半導体領域（ボディ領域）２１内において、互いに隣接するトレンチ３１の間に、平面視でダミー層７１を挟んで、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が分離形成されている。
換言すれば、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７１とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が形成されている。
換言すれば、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７１とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が形成されている。
本実施形態では、第２導電型の半導体領域（ボディ領域）２１内において互いに隣接するトレンチ３１の間に設けられた第２導電型の拡散層（コンタクト層）２３を、平面視でダミー層７１を挟んで分離形成しているが、図５に示した従来技術と同様に、第２導電型の拡散層（コンタクト層）２３を非分離としても構わない。
本実施形態においては、第２導電型の半導体領域（ボディ領域）２１上に、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間に、オン抵抗等の素子特性（素子の電気特性）に影響を与えないダミー層７１を設けている。
例えば、層間絶縁膜４１をなすＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍである。したがって、ダミー層を設けない従来構成では、バリアメタル層及び上部電極（ソース電極）の下地の表面凹凸差は例えば１μｍ程度と無視できないレベルである。
ダミー層を設けない従来構成では、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
ダミー層を設けない従来構成では、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
本実施形態では、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間にダミー層７１を設けることで、上部電極（ソース電極）６１にワイヤあるいはリボン等を超音波接合する際などにかかる応力が分散され、半導体装置１にかかる応力を緩和することができる。
ダミー層７１の厚みが過小あるいは過大では上記効果の発現が不充分となる恐れがある。
ダミー層７１の厚みは例えば、層間絶縁膜４１の厚みの０．２〜１．５倍程度が好ましく、０．５〜１．０倍程度が特に好ましい。
例えば、層間絶縁膜４１をなすＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍである場合、ダミー層７１の厚みは２００〜１０００ｎｍ程度が好ましい。
ダミー層７１の厚みは例えば、層間絶縁膜４１の厚みの０．２〜１．５倍程度が好ましく、０．５〜１．０倍程度が特に好ましい。
例えば、層間絶縁膜４１をなすＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍである場合、ダミー層７１の厚みは２００〜１０００ｎｍ程度が好ましい。
本実施形態では、ダミー層７１の幅（横寸法）７１Ｗは、オン抵抗等の素子特性（素子の電気特性）に影響を与えないサイズに設計される。
例えば、ダミー層７１の幅７１Ｗは、トレンチ３１のピッチ３１Ｐの１／４程度、あるいはそれ以下が好ましい。
例えば、ダミー層７１の幅７１Ｗは、トレンチ３１のピッチ３１Ｐの１／４程度、あるいはそれ以下が好ましい。
サイズ例を以下に示すが、適宜設計変更可能であることは言うまでもない。
トレンチ３１のピッチ３１Ｐ：８μｍ、
トレンチ３１の深さ３１Ｄ：５μｍ、
ダミー層７１の幅７１Ｗ：２μｍ、
ダミー層７１と層間絶縁膜４１との離間距離７２Ｗ：２μｍ。
トレンチ３１のピッチ３１Ｐ：８μｍ、
トレンチ３１の深さ３１Ｄ：５μｍ、
ダミー層７１の幅７１Ｗ：２μｍ、
ダミー層７１と層間絶縁膜４１との離間距離７２Ｗ：２μｍ。
トレンチ３１のピッチ３１Ｐ、トレンチ３１の深さ３１Ｄ、ダミー層７１の幅７１Ｗ、及び、ダミー層７１と層間絶縁膜４１との離間距離７２Ｗについては、図２Ｄを参照されたい。
本実施形態では、ゲート電極材料によりダミー層７１を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
図２Ａ〜図２Ｄを参照して、パワー半導体装置１の製造方法の一例について説明する。
図２Ａに示すように、第１導電型（Ｎ）の半導体基板１１の表層に第２導電型（Ｐ）の半導体領域（ボディ領域）２１を形成する。
次に、第２導電型の半導体領域（ボディ領域）２１内に第１導電型（Ｎ＋）の拡散層（エミッタ層）２２を形成する。
次に、半導体基板１１の表面において開口し、第１導電型（Ｎ＋）の拡散層（エミッタ層）２２及び第２導電型の半導体領域（ボディ領域）２１を貫通する複数のトレンチ３１を形成する。
次、酸化処理によって、トレンチ３１の内壁を含み、基板１１の全面にゲート絶縁膜３２を形成する。
次に、基板１１の全面にポリシリコン等のゲート電極材料膜３０を成膜する。
次に、第２導電型の半導体領域（ボディ領域）２１内に第１導電型（Ｎ＋）の拡散層（エミッタ層）２２を形成する。
次に、半導体基板１１の表面において開口し、第１導電型（Ｎ＋）の拡散層（エミッタ層）２２及び第２導電型の半導体領域（ボディ領域）２１を貫通する複数のトレンチ３１を形成する。
次、酸化処理によって、トレンチ３１の内壁を含み、基板１１の全面にゲート絶縁膜３２を形成する。
次に、基板１１の全面にポリシリコン等のゲート電極材料膜３０を成膜する。
次に図２Ｂに示すように、ドライエッチング等によりゲート電極材料膜３０をパターニングして、トレンチ３１の内部にゲート電極３３を形成する。この工程においては、平面視で互いに隣接するトレンチ３１間にゲート電極材料膜３０を部分的に残して、ダミー層７１を形成する。
次に図２Ｃに示すように、基板１１の全面に、ＡＰ−ＣＶＤ法等により層間絶縁膜４１を成膜する。層間絶縁膜４１としては例えば、ＢＰＳＧ膜（上層）４１ｂ／ＮＳＧ膜（下層）４１ａの積層膜を成膜する。
次に図２Ｄに示すように、ゲート絶縁膜３２及び層間絶縁膜４１において平面視で互いに隣接するダミー層７１とトレンチ３１との間にコンタクトを空けるパターニングを実施する。
次に図２Ｅに示すように、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７１とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３を形成する。
次に、基板１１の全面にバリアメタル層５１と上部電極（ソース電極）６１とを順次成膜する。バリアメタル層５１としては例えば、ＴｉＮ膜（上層）／Ｔｉ膜（下層）の積層膜を成膜する。なお、この積層膜において、下層のＴｉ膜は半導体基板のＳｉと反応するため、実際にはＴｉＳｉ膜となる。
上部電極（ソース電極）６１としては例えば、Ａｌ電極を成膜する。
上部電極（ソース電極）６１としては例えば、Ａｌ電極を成膜する。
次に、半導体基板１１の裏層に、第１導電型（Ｎ＋）のバッファ層と第２導電型（Ｐ＋）のコレクタ層とを形成する（図示略）。
最後に、半導体基板１１の裏面に、下部電極（ドレイン電極）を形成する（図示略）。下部電極（ドレイン電極）としては例えば、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜の積層膜を成膜する。
最後に、半導体基板１１の裏面に、下部電極（ドレイン電極）を形成する（図示略）。下部電極（ドレイン電極）としては例えば、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜の積層膜を成膜する。
以上のようにして、パワー半導体装置１が製造される。
本実施形態の方法では、ゲート電極材料によりダミー層７１を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
本実施形態の方法では、ゲート電極材料によりダミー層７１を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
以上説明したように、本実施形態によれば、低コストに、上部電極（ソース電極）６１にワイヤあるいはリボン等を超音波接合する際などにかかる応力を緩和することが可能なトレンチゲート型のパワー半導体装置１を提供することができる。
なお、本実施形態のパワー半導体装置１の構成及びその製造方法は一例であり、適宜設計変更可能である。
「第２実施形態」
図面を参照して、本発明に係る第２実施形態のパワー半導体装置の構成について説明する。
図３は、本実施形態のパワー半導体装置の要部模式断面図である。図４Ａ〜図４Ｃは本実施形態のパワー半導体装置の製造工程図である。第１実施形態と同じ構成要素については、同じ参照符号を付して、説明を省略する。
図面を参照して、本発明に係る第２実施形態のパワー半導体装置の構成について説明する。
図３は、本実施形態のパワー半導体装置の要部模式断面図である。図４Ａ〜図４Ｃは本実施形態のパワー半導体装置の製造工程図である。第１実施形態と同じ構成要素については、同じ参照符号を付して、説明を省略する。
本実施形態のパワー半導体装置２の基本構成は第１実施形態と同様である。
本実施形態のパワー半導体装置２は、第１実施形態のパワー半導体装置１のゲート電極材料からなるダミー層７１の代わりに、層間絶縁膜４１と同層により形成されたダミー層７３を備えたものである。
すなわち、本実施形態のパワー半導体装置２において、第２導電型の半導体領域（ボディ領域）２１上には、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間に、層間絶縁膜４１と同層により形成されたダミー層７３が設けられている。
本実施形態のパワー半導体装置２は、第１実施形態のパワー半導体装置１のゲート電極材料からなるダミー層７１の代わりに、層間絶縁膜４１と同層により形成されたダミー層７３を備えたものである。
すなわち、本実施形態のパワー半導体装置２において、第２導電型の半導体領域（ボディ領域）２１上には、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間に、層間絶縁膜４１と同層により形成されたダミー層７３が設けられている。
層間絶縁膜４１は例えば、ＢＰＳＧ膜（上層）４１ｂ／ＮＳＧ膜（下層）４１ａの積層膜からなる。例えば、ＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍ程度が好ましい。
本実施形態では、ダミー層７３は層間絶縁膜４１と同層により構成されている。したがって、ダミー層７３は例えば、ＢＰＳＧ膜（上層）４１ｂ／ＮＳＧ膜（下層）４１ａの積層膜により構成されている。上記したように、例えば、ＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍ程度が好ましい。
本実施形態においても、第１実施形態と同様、第２導電型の半導体領域（ボディ領域）２１内において、互いに隣接するトレンチ３１の間に、ダミー層７３を挟んで、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が分離形成されている。
換言すれば、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７３とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が形成されている。
換言すれば、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７３とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３が形成されている。
本実施形態においても、第２導電型の半導体領域（ボディ領域）２１内において互いに隣接するトレンチ３１の間に設けられた第２導電型の拡散層（コンタクト層）２３を、平面視でダミー層７３を挟んで分離形成しているが、図５に示した従来技術と同様に、第２導電型の拡散層（コンタクト層）２３を非分離としても構わない。
本実施形態においては、第２導電型の半導体領域（ボディ領域）２１上に、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間に、オン抵抗等の素子特性（素子の電気特性）に影響を与えないダミー層７３を設けている。
例えば、層間絶縁膜４１をなすＢＰＳＧ膜（上層）４１ｂの厚みは６００ｎｍ程度、ＮＳＧ膜（下層）４１ａの厚みは４００ｎｍである。したがって、ダミー層を設けない従来構成では、バリアメタル層及び上部電極（ソース電極）の下地の表面凹凸差は例えば１μｍ程度と無視できないレベルである。
ダミー層を設けない従来構成では、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
ダミー層を設けない従来構成では、超音波接合の振動方向と層間絶縁膜による凹凸方向とが直交又はそれに近い状態となる。このような場合、超音波接合時において、凹凸部分にかかる応力が大きくなり、バリアメタル層と層間絶縁膜との間に剥離が生じたり、半導体装置に微小なクラックが生じるなどの恐れがある。
本実施形態では、互いに隣接するトレンチ３１上に形成された層間絶縁膜４１の間にダミー層７３を設けることで、上部電極（ソース電極）６１にワイヤあるいはリボン等を超音波接合する際などにかかる応力が分散され、半導体装置２にかかる応力を緩和することができる。
本実施形態では、ダミー層７３は層間絶縁膜４１と同層により構成されているので、ダミー層７３の厚みは必然的に層間絶縁膜４１と同等となる。したがって、層間絶縁膜４１と同等の厚みを有するダミー層７３によって、層間絶縁膜４１のパターンに起因する応力集中が効果的に分散される。
本実施形態では、ダミー層７３の幅（横寸法）７３Ｗは、オン抵抗等の素子特性（素子の電気特性）に影響を与えないサイズに設計される。
例えば、ダミー層７３の幅７３Ｗは、トレンチ３１のピッチ３１Ｐの１／４程度、あるいはそれ以下が好ましい。
例えば、ダミー層７３の幅７３Ｗは、トレンチ３１のピッチ３１Ｐの１／４程度、あるいはそれ以下が好ましい。
サイズ例を以下に示すが、適宜設計変更可能であることは言うまでもない。
トレンチ３１のピッチ３１Ｐ：８μｍ、
トレンチ３１の深さ３１Ｄ：５μｍ、
ダミー層７３の幅７３Ｗ：２μｍ、
ダミー層７３と層間絶縁膜４１との離間距離７４Ｗ：２μｍ。
トレンチ３１のピッチ３１Ｐ：８μｍ、
トレンチ３１の深さ３１Ｄ：５μｍ、
ダミー層７３の幅７３Ｗ：２μｍ、
ダミー層７３と層間絶縁膜４１との離間距離７４Ｗ：２μｍ。
トレンチ３１のピッチ３１Ｐ、トレンチ３１の深さ３１Ｄ、ダミー層７３の幅７３Ｗ、及び、ダミー層７３と層間絶縁膜４１との離間距離７４Ｗについては、図４Ｂを参照されたい。
本実施形態では、層間絶縁膜４１によりダミー層７３を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
図４Ａ〜図４Ｃを参照して、パワー半導体装置２の製造方法について説明する。
図４Ａに示すように、公知方法にしたがって、第１導電型（Ｎ）の半導体基板１１の表層に第２導電型（Ｐ）の半導体領域（ボディ領域）２１を形成する。
次に、第２導電型の半導体領域（ボディ領域）２１内に第１導電型（Ｎ＋）の拡散層（エミッタ層）２２を形成する。
次に、半導体基板１１の表面において開口し、第１導電型（Ｎ＋）の拡散層（エミッタ層）２２及び第２導電型の半導体領域（ボディ領域）２１を貫通する複数のトレンチ３１を形成する。
次、酸化処理によって、トレンチ３１の内壁を含み、基板１１の全面にゲート絶縁膜３２を形成する。
次に、基板１１の全面にゲート電極材料を成膜した後、ドライエッチング等によりパターニングして、トレンチ３１の内部にゲート電極３３を形成する。
次に、基板１１の全面に、ＡＰ−ＣＶＤ法等により層間絶縁膜４１を成膜する。層間絶縁膜４１としては例えば、ＢＰＳＧ膜（上層）４１ｂ／ＮＳＧ膜（下層）４１ａの積層膜を成膜する。
次に、第２導電型の半導体領域（ボディ領域）２１内に第１導電型（Ｎ＋）の拡散層（エミッタ層）２２を形成する。
次に、半導体基板１１の表面において開口し、第１導電型（Ｎ＋）の拡散層（エミッタ層）２２及び第２導電型の半導体領域（ボディ領域）２１を貫通する複数のトレンチ３１を形成する。
次、酸化処理によって、トレンチ３１の内壁を含み、基板１１の全面にゲート絶縁膜３２を形成する。
次に、基板１１の全面にゲート電極材料を成膜した後、ドライエッチング等によりパターニングして、トレンチ３１の内部にゲート電極３３を形成する。
次に、基板１１の全面に、ＡＰ−ＣＶＤ法等により層間絶縁膜４１を成膜する。層間絶縁膜４１としては例えば、ＢＰＳＧ膜（上層）４１ｂ／ＮＳＧ膜（下層）４１ａの積層膜を成膜する。
次に図４Ｂに示すように、ゲート絶縁膜３２及び層間絶縁膜４１において平面視で互いに隣接するダミー層７３とトレンチ３１との間にコンタクトを空けるパターニングを実施する。この工程においては、平面視で互いに隣接するトレンチ３１間にゲート絶縁膜３２及び層間絶縁膜４１を部分的に残して、ダミー層７３を形成する。
次に、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７３とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３を形成する。
次に、第２導電型の半導体領域（ボディ領域）２１内において、平面視でダミー層７３とトレンチ３１上に形成された層間絶縁膜４１との間に、第２導電型（Ｐ＋）の拡散層（コンタクト層）２３を形成する。
次に図４Ｃに示すように、基板１１の全面にバリアメタル層５１と上部電極（ソース電極）６１とを順次成膜する。バリアメタル層５１としては例えば、ＴｉＮ膜（上層）／Ｔｉ膜（下層）の積層膜を成膜する。なお、この積層膜において、下層のＴｉ膜は半導体基板のＳｉと反応するため、実際にはＴｉＳｉ膜となる。
上部電極（ソース電極）６１としては例えば、Ａｌ電極を成膜する。
上部電極（ソース電極）６１としては例えば、Ａｌ電極を成膜する。
次に、半導体基板１１の裏層に、第１導電型（Ｎ＋）のバッファ層と第２導電型（Ｐ＋）のコレクタ層とを形成する（図示略）。
最後に、半導体基板１１の裏面に、下部電極（ドレイン電極）を形成する（図示略）。下部電極（ドレイン電極）としては例えば、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜の積層膜を成膜する。
最後に、半導体基板１１の裏面に、下部電極（ドレイン電極）を形成する（図示略）。下部電極（ドレイン電極）としては例えば、ＡｌＳｉ膜、Ｔｉ膜、Ｎｉ膜、及びＡｕ膜の積層膜を成膜する。
以上のようにして、パワー半導体装置２が製造される。
本実施形態の方法では、層間絶縁膜４１によりダミー層７３を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
本実施形態の方法では、層間絶縁膜４１によりダミー層７３を形成しているので、工程の複雑化、工程数の増加、あるいは工程時間の増加を招くことがなく、低コストである。
以上説明したように、本実施形態によっても、低コストに、上部電極（ソース電極）６１にワイヤあるいはリボン等を超音波接合する際などにかかる応力を緩和することが可能なトレンチゲート型のパワー半導体装置２を提供することができる。
なお、本実施形態のパワー半導体装置２の構成及びその製造方法は一例であり、適宜設計変更可能である。
本発明の半導体装置は、パワーＭＯＳＦＥＴ、及びＩＧＢＴ等のパワー半導体装置に好ましく適用できる。
１、２ パワー半導体装置
１１ 第１導電型の半導体基板
２１ 第２導電型の半導体領域（ボディ領域）
２２ 第１導電型の拡散層（エミッタ層）
２３ 第２導電型の拡散層（コンタクト層）
３０ ゲート電極材料膜
３１ トレンチ
３２ ゲート絶縁膜
３３ ゲート電極
４１ 層間絶縁膜
５１ バリアメタル層
６１ 上部電極（ソース電極）
７１、７３ ダミー層
１１ 第１導電型の半導体基板
２１ 第２導電型の半導体領域（ボディ領域）
２２ 第１導電型の拡散層（エミッタ層）
２３ 第２導電型の拡散層（コンタクト層）
３０ ゲート電極材料膜
３１ トレンチ
３２ ゲート絶縁膜
３３ ゲート電極
４１ 層間絶縁膜
５１ バリアメタル層
６１ 上部電極（ソース電極）
７１、７３ ダミー層
Claims (4)
- 第１導電型の半導体基板と、
前記半導体基板の表層に設けられた第２導電型の半導体領域と、
前記半導体基板の表面において開口し、前記半導体領域を貫通して設けられた複数のトレンチと、
前記トレンチの内壁に設けられたゲート絶縁膜と、
前記トレンチの内部に埋め込まれたゲート電極と、
前記第２導電型の半導体領域内において個々の前記トレンチの開口部の周りに設けられた第１導電型の拡散層と、
個々の前記トレンチの内部に埋め込まれた前記ゲート電極を覆う層間絶縁膜と、
前記層間絶縁膜が形成された前記半導体基板上に形成された上部電極とを備えた半導体装置であって、
前記第２導電型の半導体領域上には、互いに隣接する前記トレンチ上に形成された前記層間絶縁膜の間に、ダミー層が設けられ、
前記ダミー層の下方には前記トレンチ及び前記ゲート電極が形成されていない半導体装置。
- 前記第２導電型の半導体領域内において互いに隣接する前記トレンチの間に設けられた第２導電型の拡散層をさらに備えた請求項１に記載の半導体装置。
- 前記ダミー層は、前記ゲート電極と同層からなる請求項１又は２に記載の半導体装置。
- 前記ダミー層は、前記層間絶縁膜と同層からなる請求項１又は２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012046252A JP5884557B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012046252A JP5884557B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013183049A JP2013183049A (ja) | 2013-09-12 |
| JP5884557B2 true JP5884557B2 (ja) | 2016-03-15 |
Family
ID=49273499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012046252A Active JP5884557B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5884557B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5729497B1 (ja) * | 2014-02-04 | 2015-06-03 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6347442B2 (ja) * | 2014-08-19 | 2018-06-27 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| CN107408577B (zh) * | 2015-09-17 | 2020-09-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| WO2024014149A1 (ja) * | 2022-07-15 | 2024-01-18 | ローム株式会社 | 電子部品および電子モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076342A (ja) * | 2000-09-05 | 2002-03-15 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
| JP4090747B2 (ja) * | 2002-01-31 | 2008-05-28 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP4600936B2 (ja) * | 2007-06-20 | 2010-12-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP5634318B2 (ja) * | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
-
2012
- 2012-03-02 JP JP2012046252A patent/JP5884557B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013183049A (ja) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107068671A (zh) | 半导体装置及其制造方法 | |
| JP6143490B2 (ja) | 半導体装置およびその製造方法 | |
| JP5410012B2 (ja) | 半導体装置 | |
| JP5884557B2 (ja) | 半導体装置 | |
| JP2014138077A (ja) | 半導体素子 | |
| TWI590449B (zh) | Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device | |
| JP6164604B2 (ja) | 半導体装置 | |
| WO2013168796A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6135181B2 (ja) | 半導体装置 | |
| JP2019040954A (ja) | 半導体装置 | |
| JP4760023B2 (ja) | 半導体装置 | |
| JP2009087998A (ja) | 半導体装置 | |
| JP2016115698A (ja) | 半導体装置とその製造方法 | |
| JP2018093135A (ja) | 半導体装置及びその製造方法 | |
| JP6460869B2 (ja) | 半導体装置の製造方法 | |
| JP2010161240A (ja) | 半導体装置 | |
| US9698103B2 (en) | Semiconductor device and manufacturing method therefor | |
| TWI574405B (zh) | Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device | |
| JP5465837B2 (ja) | 半導体装置 | |
| JP2009032905A5 (ja) | ||
| JP5388495B2 (ja) | 半導体装置 | |
| JP2014060336A (ja) | 半導体装置 | |
| JP2012160601A (ja) | 半導体装置の製造方法 | |
| JP2018022836A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5884557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |