JP5410012B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5410012B2
JP5410012B2 JP2007255346A JP2007255346A JP5410012B2 JP 5410012 B2 JP5410012 B2 JP 5410012B2 JP 2007255346 A JP2007255346 A JP 2007255346A JP 2007255346 A JP2007255346 A JP 2007255346A JP 5410012 B2 JP5410012 B2 JP 5410012B2
Authority
JP
Japan
Prior art keywords
region
layer
concentration buried
deep trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007255346A
Other languages
English (en)
Other versions
JP2009088199A (ja
Inventor
直希 泉
智庸 佐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007255346A priority Critical patent/JP5410012B2/ja
Priority to US12/285,014 priority patent/US8129785B2/en
Publication of JP2009088199A publication Critical patent/JP2009088199A/ja
Application granted granted Critical
Publication of JP5410012B2 publication Critical patent/JP5410012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ＬＤＭＯＳＦＥＴ（Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor）を備える半導体装置に関する。
従来から、高耐圧ＭＯＳＦＥＴとして、リサーフ構造を採用したＬＤＭＯＳＦＥＴが知られている。
図７は、リサーフ構造を採用したＬＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
半導体装置１０１の基体をなす厚膜ＳＯＩ（Silicon On Insulator）基板１０２は、Ｐ型のシリコン基板１０３上に、ＳｉＯ２（酸化シリコン）からなるＢＯＸ（Buried Oxide）層１０４を介して、Ｓｉ（シリコン）からなるＮ型のエピタキシャル層１０５を積層した構造を有している。
エピタキシャル層１０５には、環状のディープトレンチ１０６がその表面から掘り下げて形成されている。ディープトレンチ１０６の最深部は、ＢＯＸ層１０４に達している。ディープトレンチ１０６内は、シリコン酸化膜１０７を介して、ポリシリコン１０８で埋め尽くされている。これにより、ディープトレンチ１０６に囲まれる領域は、その周囲から絶縁分離（誘電体分離）され、ＬＤＭＯＳＦＥＴが形成される素子形成領域となっている。
素子形成領域において、エピタキシャル層１０５の表層部には、Ｐ型のドレインバッファ領域１０９が形成されている。ドレインバッファ領域１０９の表層部には、ドレインバッファ領域１０９よりも高いＰ型不純物濃度を有するＰ型のドレインコンタクト領域１１０が選択的に形成されている。
ドレインバッファ領域１０９の周囲には、Ｐ型のドリフト領域１１１が形成されている。ドリフト領域１１１は、ドレインバッファ領域１０９に接している。ドリフト領域１１１の全域上には、ＬＯＣＯＳ酸化膜１１２が形成されている。
また、エピタキシャル層１０５の表層部には、ディープトレンチ１０６とドリフト領域１１１との間に、それらと間隔を空けて、Ｎ型のボディ領域１１３が形成されている。ボディ領域１１３の表層部には、Ｐ型のソース領域１１４と、ボディ領域１１３よりも高いＮ型不純物濃度を有するＮ型のボディコンタクト領域１１５とが互いに隣接して形成されている。
エピタキシャル層１０５の表面上には、ソース領域１１４とＬＯＣＯＳ酸化膜１１２との間に、ゲート酸化膜１１６が形成されている。ゲート酸化膜１１６上には、ゲート電極１１７が形成されている。
厚膜ＳＯＩ基板１０２上は、ＳｉＯ２からなる層間絶縁膜１１８で覆われている。層間絶縁膜１１８上には、ソース配線１１９およびドレイン配線１２０が形成されている。ソース配線１１９は、層間絶縁膜１１８に形成されたコンタクトホール１２１を介して、ソース領域１１４およびボディコンタクト領域１１５に接続されている。ドレイン配線１２０は、層間絶縁膜１１８に形成されたコンタクトホール１２２を介して、ドレインコンタクト領域１１０に接続されている。
そして、この半導体装置１０１では、エピタキシャル層１０５において、ボディ領域１１３の下方に、エピタキシャル層１０５よりも高いＮ型不純物濃度（たとえば、１Ｅ１８〜１Ｅ２０／ｃｍ３）を有するＮ型の高濃度埋込領域１２３が形成されている。高濃度埋込領域１２３は、平面視でボディ領域１１３と同じ形状を有している。
特開２００６−２１０９４３号公報
ソース配線１１９が接地され、ドレイン配線１２０に負電圧が印加されると、エピタキシャル層１０５とドリフト領域１１１との境界から空乏層が広がる。図７に示す構造では、ボディ領域１１３の下方に高濃度埋込領域１２３が形成されていることにより、空乏層の横方向（深さ方向と直交する方向）への延びを抑制することができるので、耐圧の向上を期待することができる。
しかしながら、エピタキシャル層１０５の不純物濃度が低いため、ドレイン配線１２０に印加される負電圧を大きくすると、図８に示すような電位分布がエピタキシャル層１０５に生じ、空乏層は、高濃度埋込領域１２３の下方を回り込み、高濃度埋込領域１２３とディープトレンチ１０６との間からソース領域１１４に向かって延びる。そのため、図７に示す構造（高濃度埋込領域１２３を有する構造）によるＬＤＭＯＳＦＥＴの高耐圧化には限界がある。
そこで、本発明の目的は、従来構造よりも高い耐圧を得ることができる、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、絶縁層と、前記絶縁層上に形成された第１導電型の半導体層と、前記半導体層を深さ方向に貫通して前記絶縁層に達し、素子形成領域を取り囲む環状のディープトレンチと、前記素子形成領域において、前記半導体層の表層部に形成された第２導電型のドレイン領域と、前記素子形成領域において、前記半 導体層の表層部に形成され、前記ドレイン領域に接する第２導電型のドリフト領域と、前記素子形成領域において、前記半導体層の表層部に前記ディープトレンチと前記ドリフト領域との間に、それらと間隔を空けて形成された第１導電型のボディ領域と、前記ボディ領域の表層部に形成された第２導電型のソース領域と、前記半導体層において、前記ボディ領域に対して深さ方向に対向する領域、および、前記ボディ領域に対して深さ方向に対向する部分と前記ディープトレンチとの間の領域に前記ボディ領域および前記絶縁層と間隔を空けて形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第１高濃度埋込領域とを含む、半導体装置である。
この半導体装置では、第１導電型の半導体層に、環状のディープトレンチが形成されている。ディープトレンチに取り囲まれる素子形成領域には、半導体層の表層部に、第２導電型のドレイン領域およびドリフト領域が形成されている。また、半導体層の表層部には、ドリフト領域と間隔を空けて、第１導電型のボディ領域が形成されている。ボディ領域の表層部には、第２導電型のソース領域が形成されている。そして、半導体層には、ソース領域に対して深さ方向に対向する部分とディープトレンチとの間に、半導体層の不純物濃度よりも高い不純物濃度を有する第１高濃度埋込領域が形成されている。
第１高濃度埋込領域が形成されていることにより、空乏層がソース領域に対して深さ方向に対向する部分とディープトレンチとの間からソース領域に向けて延びるのを抑制することができる。よって、図７に示す従来構造よりも高い耐圧を得ることができる。
請求項２に記載のように、前記第１高濃度埋込領域は、前記ディープトレンチに接していてもよい。この場合、第１高濃度埋込領域とディープトレンチとの間に間隔がないので、空乏層がその間からソース領域に向けて延びるのを抑制することができるので、図７に示す従来構造よりも高い耐圧を確実に得ることができる。
また、請求項３に記載のように、前記半導体装置は、前記半導体層において、前記第１高濃度埋込領域に対して深さ方向に間隔を空けて対向し、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第２高濃度埋込領域を備えていてもよい。この場合、第１高濃度埋込領域および第２高濃度埋込領域により、それらの領域よりもディープトレンチ側に空乏層が延びるのを抑制することができるので、第２高濃度埋込領域を備えていない構造よりも一層高い耐圧を得ることができる。
請求項４記載の発明は、前記第１高濃度埋込領域は、前記ボディ領域と対向するように形成されている、請求項１〜３のいずれか一項に記載の半導体装置である。
以下では、半導体装置および本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置１は、厚膜ＳＯＩ基板２を備えている。厚膜ＳＯＩ基板２は、Ｐ型のシリコン基板３上に、ＳｉＯ２からなる絶縁層としてのＢＯＸ層４を介して、ＳｉからなるＮ型のエピタキシャル層５を積層した構造を有している。エピタキシャル層５のＮ型不純物濃度は、たとえば、４Ｅ１４／ｃｍ３である。
半導体層としてのエピタキシャル層５には、環状のディープトレンチ６が層厚方向に貫通して形成されている。すなわち、エピタキシャル層５には、その表面からＢＯＸ層４に至る深さを有する、環状のディープトレンチ６が形成されている。ディープトレンチ６の内側面は、シリコン酸化膜７で覆われている。シリコン酸化膜７の内側は、ポリシリコン８で埋め尽くされている。これにより、ディープトレンチ６に囲まれる領域は、ＢＯＸ層４およびシリコン酸化膜７により、その周囲から絶縁分離（誘電体分離）され、ＬＤＭＯＳＦＥＴが形成される素子形成領域９となっている。
素子形成領域９において、エピタキシャル層５の表層部には、平面視で中央部に、Ｐ型のドレインバッファ領域１０が形成されている。ドレインバッファ領域１０の表層部には、ドレインバッファ領域１０よりも高いＰ型不純物濃度を有するＰ型のドレインコンタクト領域１１が形成されている。
ドレインバッファ領域１０の周囲には、Ｐ型のドリフト領域１２が形成されている。ドリフト領域１２は、ドレインバッファ領域１０に接している。ドリフト領域１２のＰ型不純物濃度は、たとえば、５Ｅ１６／ｃｍ３である。
また、エピタキシャル層５の表層部には、ディープトレンチ６とドリフト領域１２との間に、それらと間隔を空けて、Ｎ型のボディ領域１３が形成されている。ボディ領域１３の表層部には、Ｐ型のソース領域１４と、ボディ領域１３よりも高いＮ型不純物濃度を有するＮ型のボディコンタクト領域１５とが互いに隣接して形成されている。ボディ領域１３のＮ型不純物濃度は、たとえば、５Ｅ１７／ｃｍ３である。
ボディ領域１３の下方には、エピタキシャル層５よりも高いＮ型不純物濃度を有するＮ型の高濃度埋込領域１６が形成されている。高濃度埋込領域１６は、ドリフト領域１２のＰ型不純物濃度よりも高いＮ型不純物濃度を有し、そのＮ型不純物濃度は、たとえば、１Ｅ１８〜１Ｅ２０／ｃｍ３である。高濃度埋込領域１６は、ボディ領域１３およびディープトレンチ６とボディ領域１３との間の領域の全域に対して深さ方向に対向し、ディープトレンチ６に接している。
なお、高濃度埋込領域１６は、たとえば、エピタキシャル層５の成長途中で、高濃度埋込領域１６を形成すべき部分にＮ型不純物を注入し、エピタキシャル層５の成長終了後にドライブイン拡散処理を行うことにより形成することができる。
ドリフト領域１２の全域上には、ＬＯＣＯＳ酸化膜１７が形成されている。ソース領域１４とＬＯＣＯＳ酸化膜１７との間において、エピタキシャル層５の表面上には、ゲート酸化膜１８が形成されている。ゲート酸化膜１８上には、ゲート電極１９が形成されている。また、ＬＯＣＯＳ酸化膜１７上には、フィールドプレート２０がゲート電極１９と一体的に形成されている。
また、厚膜ＳＯＩ基板２上は、ＳｉＯ２からなる層間絶縁膜２１で覆われている。層間絶縁膜２１には、ドレインコンタクト領域１１に臨むドレインコンタクトホール２２と、ソース領域１４およびボディコンタクト領域１５に臨むソースコンタクトホール２３とが貫通して形成されている。
層間絶縁膜２１上には、ドレイン配線２４およびソース配線２５が形成されている。ドレイン配線２４は、ドレインコンタクトホール２２を介して、ドレインコンタクト領域１１に接続されている。ソース配線２５は、ソースコンタクトホール２３を介して、ソース領域１４およびボディコンタクト領域１５に接続されている。
ソース配線２５が接地され、ドレイン配線２４に負電圧（ドレイン電圧）が印加されると、エピタキシャル層５とドリフト領域１２との境界から空乏層が広がる。ボディ領域１３の下方に高濃度埋込領域１６が形成され、この高濃度埋込領域１６がボディ領域１３およびディープトレンチ６とボディ領域１３との間の領域の全域に対して深さ方向に対向していることにより、空乏層がソース領域１４に対して深さ方向に対向する部分とディープトレンチ６との間からソース領域１４に向けて延びるのを抑制することができる。よって、図７に示す従来構造よりも高い耐圧を得ることができる。
しかも、半導体装置１では、ディープトレンチ６と高濃度埋込領域１６との間に間隔がないので、空乏層がディープトレンチ６と高濃度埋込領域１６との間からソース領域１４に向けて延びるのを抑制することができる。したがって、高耐圧を確実に得ることができる。
図２は、ドレイン電圧印加時のエピタキシャル層５の電位分布を示す等電位線図である。
ドレイン電圧の印加時には、図２に示すように、エピタキシャル層５において、ソース領域１４と深さ方向に対向する部分よりもディープトレンチ６側がほぼ等電位となっている。したがって、図２に示す等電位線図から、空乏層の横方向の延びが抑制されていることが容易に理解される。
図３は、本発明の他の実施形態に係る半導体装置の構造を示す模式的な断面図である。図３において、図１に示す各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、図３に示す構造に関して、図１に示す構造との相違点を中心に説明し、図１に示す各部に相当する部分についての説明を省略する。
図３に示す半導体装置３１では、高濃度埋込領域１６の下方に、高濃度埋込領域１６とほぼ同じ不純物濃度を有する第２の高濃度埋込領域３２が、高濃度埋込領域１６と深さ方向に間隔を空けて形成されている。第２の高濃度埋込領域３２は、平面視でボディ領域１３と同じ形状を有している。
これにより、高濃度埋込領域１６および第２の高濃度埋込領域３２よりもディープトレンチ６側に空乏層が延びるのを抑制することができるので、第２の高濃度埋込領域３２を備えていない構造よりも一層高い耐圧を得ることができる。
図４は、本発明のさらに他の実施形態に係る半導体装置の構造を示す模式的な断面図である。図４において、図１に示す各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、図４に示す構造に関して、図１に示す構造との相違点を中心に説明し、図１に示す各部に相当する部分についての説明を省略する。
図４に示す半導体装置４１では、ボディ領域１３の下方に、第１高濃度埋込領域４２がボディ領域１３と間隔を空けて形成され、第１高濃度埋込領域４２の下方に、第２高濃度埋込領域４３が第１高濃度埋込領域４２と間隔を空けて形成されている。第１高濃度埋込領域４２および第２高濃度埋込領域４３は、いずれも、エピタキシャル層５よりも高いＮ型不純物濃度（たとえば、１Ｅ１８〜１Ｅ２０／ｃｍ３）を有し、平面視でボディ領域１３と同じ形状を有している。
これにより、第１高濃度埋込領域４２および第２高濃度埋込領域４３よりもディープトレンチ６側に空乏層が延びるのを抑制することができるので、図７に示す従来構造よりも高い耐圧を得ることができる。
図５は、本発明のさらに他の実施形態に係る半導体装置の構造を示す模式的な断面図である。図５において、図１に示す各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、図５に示す構造に関して、図１に示す構造との相違点を中心に説明し、図１に示す各部に相当する部分についての説明を省略する。
図５に示す半導体装置５１では、ボディ領域１３の下方に、第１高濃度埋込領域５２がボディ領域１３と間隔を空けて形成されている。第１高濃度埋込領域５２は、エピタキシャル層５よりも高いＮ型不純物濃度（たとえば、１Ｅ１８〜１Ｅ２０／ｃｍ３）を有し、平面視でボディ領域１３と同じ形状を有している。また、ディープトレンチ６と第１高濃度埋込領域５２との間には、第１高濃度埋込領域５２とほぼ同じ不純物濃度を有する第２高濃度埋込領域５３が形成されている。
これにより、空乏層が半導体層をディープトレンチ６と第１高濃度埋込領域５２との間からソース領域１４に向けて延びるのを抑制することができるので、図７に示す従来構造よりも高い耐圧を得ることができる。
図６は、半導体装置の一実施形態に係る構造を示す模式的な断面図である。図６において、図１に示す各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、図６に示す構造に関して、図１に示す構造との相違点を中心に説明し、図１に示す各部に相当する部分についての説明を省略する。
図６に示す半導体装置６１では、ボディ領域１３がディープトレンチ６に接して形成されている。そして、ボディ領域１３の下方に、エピタキシャル層５よりも高いＮ型不純物濃度（たとえば、１Ｅ１８〜１Ｅ２０／ｃｍ３）を有する第１高濃度埋込領域６２が、ボディ領域１３と間隔を空けて形成されている。第１高濃度埋込領域６２は、平面視でボディ領域１３と同じ形状を有し、ディープトレンチ６に接している。
この構造においても、図１に示す構造と同様に、ディープトレンチ６と高濃度埋込領域６２との間に間隔がないので、空乏層がディープトレンチ６と高濃度埋込領域６２との間からソース領域１４に向けて延びるのを抑制することができる。したがって、高耐圧を確実に得ることができる。
以上、半導体装置および本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、半導体装置１，３１，４１，５１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１，３１，４１，５１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。 図１に示す半導体装置におけるドレイン電圧印加時のエピタキシャル層の電位分布を示す等電位線図である。 本発明の他の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明のさらに他の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明のさらに他の実施形態に係る半導体装置の構造を示す模式的な断面図である。 半導体装置の一実施形態に係る構造を示す模式的な断面図である。 図７は、従来の半導体装置の構造を示す模式的な断面図である。 図８は、図７に示す半導体装置におけるドレイン電圧印加時のエピタキシャル層の電位分布を示す等電位線図である。
符号の説明
１ 半導体装置
５ エピタキシャル層
６ ディープトレンチ
９ 素子形成領域
１０ ドレインバッファ領域（ドレイン領域）
１１ ドレインコンタクト領域（ドレイン領域）
１２ ドリフト領域
１３ ボディ領域
１４ ソース領域
１６ 高濃度埋込領域（第１高濃度埋込領域）
３１ 半導体装置
３２ 高濃度埋込領域（第２高濃度埋込領域）
４１ 半導体装置
４２ 第１高濃度埋込領域
４３ 第２高濃度埋込領域
５１ 半導体装置
５２ 第１高濃度埋込領域
５３ 第２高濃度埋込領域
６１ 半導体装置
６２ 高濃度埋込領域（第１高濃度埋込領域）

Claims (4)

  1. 絶縁層と、
    前記絶縁層上に形成された第１導電型の半導体層と、
    前記半導体層を深さ方向に貫通して前記絶縁層に達し、素子形成領域を取り囲む環状のディープトレンチと、
    前記素子形成領域において、前記半導体層の表層部に形成された第２導電型のドレイン領域と、
    前記素子形成領域において、前記半導体層の表層部に形成され、前記ドレイン領域に接する第２導電型のドリフト領域と、
    前記素子形成領域において、前記半導体層の表層部に前記ディープトレンチと前記ドリフト領域との間に、それらと間隔を空けて形成された第１導電型のボディ領域と、
    前記ボディ領域の表層部に形成された第２導電型のソース領域と、
    前記半導体層において、前記ボディ領域に対して深さ方向に対向する領域、および、前記ボディ領域に対して深さ方向に対向する部分と前記ディープトレンチとの間の領域に前記ボディ領域および前記絶縁層と間隔を空けて形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第１高濃度埋込領域とを含む、半導体装置。
  2. 前記第１高濃度埋込領域は、前記ディープトレンチに接している、請求項１に記載の半導体装置。
  3. 前記半導体層において、前記第１高濃度埋込領域に対して深さ方向に間隔を空けて対向し、前記半導体層の不純物濃度よりも高い不純物濃度を有する第1導電型の第２高濃度埋込領域を含む、請求項１または２に記載の半導体装置。
  4. 前記第１高濃度埋込領域は、前記ボディ領域と対向するように形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
JP2007255346A 2007-09-28 2007-09-28 半導体装置 Active JP5410012B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007255346A JP5410012B2 (ja) 2007-09-28 2007-09-28 半導体装置
US12/285,014 US8129785B2 (en) 2007-09-28 2008-09-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255346A JP5410012B2 (ja) 2007-09-28 2007-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2009088199A JP2009088199A (ja) 2009-04-23
JP5410012B2 true JP5410012B2 (ja) 2014-02-05

Family

ID=40507201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255346A Active JP5410012B2 (ja) 2007-09-28 2007-09-28 半導体装置

Country Status (2)

Country Link
US (1) US8129785B2 (ja)
JP (1) JP5410012B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258210A (ja) * 2009-04-24 2010-11-11 Sanyo Electric Co Ltd 半導体装置とその製造方法
CN101969050B (zh) * 2010-08-27 2013-04-24 东南大学 一种绝缘体上硅可集成大电流n型组合半导体器件
US8361847B2 (en) * 2011-01-19 2013-01-29 International Business Machines Corporation Stressed channel FET with source/drain buffers
US8823096B2 (en) 2012-06-01 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods for forming the same
US9231083B2 (en) 2012-06-29 2016-01-05 Freescal Semiconductor Inc. High breakdown voltage LDMOS device
US9196717B2 (en) * 2012-09-28 2015-11-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
CN104701375A (zh) * 2013-12-10 2015-06-10 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
CN105336779B (zh) * 2014-08-05 2018-06-29 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其形成方法
US9666710B2 (en) * 2015-05-19 2017-05-30 Nxp Usa, Inc. Semiconductor devices with vertical field floating rings and methods of fabrication thereof
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
US11127818B2 (en) * 2019-07-30 2021-09-21 Globalfoundries U.S. Inc. High voltage transistor with fin source/drain regions and trench gate structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802935B2 (ja) 1993-07-16 2006-08-02 三菱電機株式会社 高耐圧型半導体装置
JP4454596B2 (ja) 1993-07-16 2010-04-21 三菱電機株式会社 高耐圧型半導体装置
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
JP3783156B2 (ja) * 2001-10-17 2006-06-07 株式会社日立製作所 半導体装置
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
JP4974474B2 (ja) * 2004-06-22 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
JP2006261639A (ja) * 2005-02-16 2006-09-28 Renesas Technology Corp 半導体装置、ドライバ回路及び半導体装置の製造方法
JP4864344B2 (ja) * 2005-05-16 2012-02-01 パナソニック株式会社 半導体装置
US7868414B2 (en) * 2007-03-28 2011-01-11 Advanced Analogic Technologies, Inc. Isolated bipolar transistor

Also Published As

Publication number Publication date
JP2009088199A (ja) 2009-04-23
US8129785B2 (en) 2012-03-06
US20090085113A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
JP5410012B2 (ja) 半導体装置
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
JP5136578B2 (ja) 半導体装置
US20160284801A1 (en) Semiconductor device
JP2013058575A (ja) 半導体装置及びその製造方法
JP2014038965A (ja) 半導体装置および半導体装置の製造方法
JP2021002623A (ja) 半導体装置
JP2009246225A (ja) 半導体装置
US7705399B2 (en) Semiconductor device with field insulation film formed therein
JP2005101334A (ja) 半導体装置およびその製造方法
JP5410055B2 (ja) 半導体装置および半導体装置の製造方法
JP6438247B2 (ja) 横型半導体装置
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
JP2014192361A (ja) 半導体装置およびその製造方法
JP5570743B2 (ja) 半導体装置
JP2004022769A (ja) 横型高耐圧半導体装置
JP2005197287A (ja) 半導体装置およびその製造方法
JP2010192691A (ja) 半導体装置
JP5390760B2 (ja) 半導体装置の製造方法および半導体装置
JP5465837B2 (ja) 半導体装置
JP2004363302A (ja) Ｍｏｓｆｅｔ
JP2009146946A (ja) 半導体装置およびその製造方法
JP4890407B2 (ja) トレンチゲート型トランジスタ及びその製造方法
JP5479671B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131106

R150 Certificate of patent or registration of utility model

Ref document number: 5410012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250