CN105336779B

CN105336779B - Ldmos器件及其形成方法

Info

Publication number: CN105336779B
Application number: CN201410381705.2A
Authority: CN
Inventors: 李海艇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-08-05
Filing date: 2014-08-05
Publication date: 2018-06-29
Anticipated expiration: 2034-08-05
Also published as: CN105336779A

Abstract

一种LDMOS器件及其形成方法，所述LDMOS器件包括：绝缘上硅衬底，包括掩埋层、位于掩埋层上的第二衬底；位于所述第二衬底上的LDMOS晶体管，包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；位于在源区底部的阱区中的第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔；形成填充满第一通孔的第一金属插塞。本发明的LDMOS器件克服了浮体效应的影响。

Description

LDMOS器件及其形成方法

技术领域

本发明涉及半导体制作领域，特别涉及一种LDMOS器件及其形成方法。

背景技术

功率场效应管主要包括垂直双扩散场效应管(VDMOS，Vertical Double-DiffusedMOSFET)和横向双扩散场效应管(LDMOS，Lateral Double-Diffused MOSFET)两种类型。其中，相较于垂直双扩散场效应管(VDMOS)，横向双扩散场效应管(LDMOS)具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。

绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，彻底消除了体硅集成电路中的寄生闩锁效应。

参考图1，图1为利用绝缘体上硅衬底形成的N型的LDMOS晶体管的结构示意图，所述LDMOS晶体管包括：绝缘体上硅衬底100，所述绝缘体上硅衬底100包括第一衬底11、位于第一衬底11上的掩埋层13、位于掩埋层13上的第二衬底12；位于第二衬底12内的P型阱区(图中未示出)；位于P型阱区内的N型漂移区101；位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长横向双扩散场效应管导通的路径，以增大横向双扩散场效应管的击穿电压；位于N型漂移区101一侧的P型阱区内的P型体区106；位于半导体衬底上的栅极结构105，所述栅极结构105横跨所述P型体区106和N型漂移区101，并部分位于浅沟槽隔离结构104上，所述栅极结构105包括位于第二衬底12上的栅介质层、位于栅介质层上的栅电极、位于栅介质层和栅电极两侧侧壁上的侧墙；位于栅极结构105一侧的P型体区106内的源区102，和位于栅极结构105的另一侧的N型漂移区101内的漏区103，源区102和漏区103的掺杂类型为N型。

现有的绝缘体上硅衬底形成的LDMOS晶体管性能仍有待提高。

发明内容

本发明解决的问题是怎样防止浮体效应对绝缘体上硅衬底上形成的LDMOS晶体管的性能的影响。

为解决上述问题，本发明提供一种LDMOS器件的形成方法，包括：提供绝缘上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；在所述第二衬底上形成LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；去除所述第一衬底，暴露出掩埋层的背面表面；从掩埋层的背面，对源区底部的阱区进行离子注入，在源区底部的阱区中形成第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；形成贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔；形成填充满第一通孔的第一金属插塞。

可选的，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。

可选的，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。

可选的，第一通孔的宽度小于源区和第一掺杂区的宽度。

可选的，所述第一掺杂区与掩埋层的正面接触。

可选的，所述离子注入注入的深度小于第二衬底的厚度。

可选的，所述离子注入的注入深度为0～0.3微米，剂量为1E14～1E16atom/cm²，角度为0～10度。

可选的，进行离子注入后，进行退火工艺。

可选的，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。

可选的，还包括：形成第一通孔的同时，贯穿部分所述掩埋层、漂移区、以及漏区的第二通孔。

可选的，形成填充满第二通孔的第二金属插塞；形成覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；在所述第一介质层上形成第一金属层；形成贯穿所述掩埋层、第二衬底、第一介质层的第一硅通孔，所述第一硅通孔的底部暴露出第一金属层的底部表面；在第一硅通孔中填充金属形成第一硅通孔互连结构；在掩埋层的背部表面上形成第二金属层，所述第二金属层将第一金属插塞和第一硅通孔互连结构电连接。

可选的，还包括：所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。

本发明实施例还提供一种LDMOS器件，包括：绝缘上硅衬底，所述绝缘体上硅衬底包括掩埋层、位于掩埋层上的第二衬底；位于所述第二衬底上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反；位于在源区底部的阱区中的第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔；形成填充满第一通孔的第一金属插塞。

可选的，第一通孔的宽度小于源区和第一掺杂区的宽度。

可选的，所述第一掺杂区与掩埋层的表面接触。

可选的，还包括：贯穿部分所述掩埋层、漂移区、以及漏区的第二通孔；填充满第二通孔的第二金属插塞；贯穿所述掩埋层、第二衬底、第一介质层的第一硅通孔，所述第一硅通孔的底部暴露出第一金属层的底部表面；填充满第一硅通孔的第一硅通孔互连结构；位于掩埋层的背部表面上的第二金属层，所述第二金属层将第一金属插塞和第一硅通孔互连结构电连接。

可选的，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的LDMOS器件的形成方法，在第二衬底中形成LDMOS晶体管后，去除所述第一衬底，暴露出掩埋层的背面表面；从掩埋层的背面，对源区底部的阱区进行离子注入，在源区底部的阱区中形成第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；形成贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔；形成填充满第一通孔的第一金属插塞，通过第一掺杂区与第一金属插塞可以将靠近源区的掩埋层内的聚集的热载流子(N型的LDMOS晶体管聚集的为空穴、P型的LSMOS晶体管聚集的为电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层内的聚集，提高了LDMOS器件的性能；

另外，形成的第一掺杂区的掺杂类型与阱区的掺杂类型相同，这与形成的LMDOS晶体管的类型是相关的，LMDOS晶体管为N型时，靠近源区的掩埋层聚集的载流子是空穴，N型的LMDOS晶体管的阱区为P型，因而相应的第一掺杂区210的类型也为P型，P型的第一掺杂区具有带正电的杂质离子，有利于将聚集的空穴导出；同理，LMDOS晶体管为P型时，靠近源区的掩埋层聚集的载流子是电子，P型的LMDOS晶体管的阱区为N型，因而相应的第一掺杂区的类型也为N型，N型的第一掺杂区具有带负电的杂质离子，有利于将聚集的电子导出。

进一步，所述离子注入注入的深度小于第二衬底的厚度，使得形成的第一掺杂区能与掩埋层的正面接触，便于第一掺杂区将靠近源区的掩埋层中聚集的载流子或聚集在掩埋层中的载流子导出，另外防止形成的第一掺杂区与源区的底部接触，而对源区的电学性能产生影响。

进一步，离子注入的注入深度为0～0.3微米，剂量为1E14～1E16 atom/cm²，使形成的第一掺杂区对聚集的载流子导出效果更佳。

本发明的LDMOS器件，位于源区底部的阱区内具有的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同，并且第一掺杂区与第一金属插塞电连接，在LDMOS器件工作时，第一掺杂区和第一金属插塞的存在，能防止载流子向靠近源区的掩埋层中聚集，防止局部体电位的增加，从而防止对栅开启电压和输出电流的影响，提高了LDMOS器件的性能。

附图说明

图1为现有技术的LDMOS晶体管的结构示意图；

图2～图15为本发明实施例LDMOS器件的形成过程的结构示意图。

具体实施方式

现有的绝缘体上硅衬底形成的LDMOS晶体管存在源漏击穿降低和热载流子等问题。

经研究发现，LDMOS晶体管形成绝缘体上硅衬底的第二衬底上，LDMOS晶体管相对于第一衬底构成一个电容，电荷在电容上积累，而造成不利的效应，该效应为浮体效应，以N型的LDMOS晶体管为例，其具体的机理为：漏区的强电场使得沟道电子加速，被加速的电子在获得足够的能量后，通过碰撞电离，产生新的电子-空穴对，新的电子-空穴对在腔电场的作用下奋力，电子被漏端收集，而空穴则聚集在靠近源区的掩埋层内，随着聚集的空穴的增加，局部体电位也随之升高，这会引起该处的栅开启电压的降低，从而使得漏端的输出电流的突然增加，并且体电位的增加，会使得LDMOS晶体管的源漏击穿电压降低。

为此，本发明提供了一种LDMOS器件及其形成方法，在形成LDMOS晶体管之后，在LDMOS晶体管的源区底部的阱区中形成第一掺杂区，源区和第一掺杂区与第一金属插塞电连接，因而通过第一掺杂区与第一金属插塞可以将靠近源区的掩埋层内的聚集的热载流子(N型的LDMOS晶体管聚集的为空穴、P型的LSMOS晶体管聚集的为电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层内的聚集，提高了LDMOS器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图2，提供绝缘上硅衬底200，所述绝缘体上硅衬底200包括第一衬底11、第二衬底12和位于第一衬底11和第二衬底12之间的掩埋层13。

所述绝缘体上硅衬底200作为后续工艺的载体，本实施例中，第一衬底11和第二衬底12的材料为硅，掩埋层13的材料为氧化硅。在本发明的其他实施例中，所述第二衬底11和第二衬底12的材料可以为硅锗、碳化硅或锗等，掩埋层13的材料可以为氮化硅、氮氧化硅、氮碳化硅等。

后续在第二衬底12上形成LDMOS晶体管。

本实施例中，所述绝缘体上硅衬底200包括第一区域21和第二区域22，第一区域21与第二区域22可以相邻也可以不相邻，第一区域21的第二衬底12上后续形成第一LDMOS晶体管，第二区域22的第二衬底12上后续形成第二LDMOS晶体管。

所述第二衬底12中形成有第一隔离结构201，所述第一隔离结构201用于电学隔离相邻的有源区。所述第一隔离结构201为浅沟槽隔离结构，第一隔离结构201可以为氧化硅、氮化硅、氮氧化硅中的一种或几种。

所述第二衬底12中还可以形成第二隔离结构(图中未示出)，后续形成的漂移区包围所述第二隔离结构，第二隔离结构能增加形成的LDMOS晶体管的导通路径。

还包括：对所述第二衬底12进行离子注入，在所述第二衬底12内形成阱区。根据待形成的LDMOS晶体管的类型的不同，形成的阱区的类型也不相同，当待形成的LDMOS晶体管为N型的LDMOS晶体管时，形成P型的阱区；当待形成的LDMOS晶体管为P型的LDMOS晶体管时，形成N型的阱区。

第一区域21的第二衬底12上后续形成第一LDMOS晶体管，本实施例中，以形成的第一LDMOS晶体管为N型的LDMOS晶体管作为示例，向第一区域21的第二衬底12注入P型的杂质离子，在第一区域21的第二衬底12内形成P型阱区。所述P型阱区的底部与掩埋层13的表面接触，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。

在本发明的其他实施例中，所述第一LDMOS晶体管可以为P型的LDMOS晶体管，相应的在第一区域的第二衬底内形成N型阱区。

所述第二区域22的第二衬底内后续形成第二LDMOS晶体管，本实施例中，以形成的第二LDMOS晶体管为P型的LDMOS晶体管作为示例，向所述第二区域22的第二衬底12内注入N型的杂质离子，在第二区域22的第二衬底12内形成N型阱区。所述N型阱区的底部与掩埋层13的表面接触，所述N型的杂质离子为磷离子、砷离子、锑离子中的一种或几种。

在本发明的其他实施例中，所述第一LDMOS晶体管可以为N型的LDMOS晶体管，相应的在第二区域的第二衬底内形成P型阱区。

请参考图3，在所述绝缘体上硅衬底200的第二衬底12上形成LDMOS晶体管，所述LDMOS晶体管包括位于第一区域21的第二衬底12上的第一LDMOS晶体管31，以及位于第二区域22的第二衬底12上的第二LDMOS晶体管32。

所述LDMOS晶体管包括：位于第二衬底12内的阱区；位于阱区上的栅极结构，所述栅极结构包括位第二衬底12上的栅介质层203、位于栅介质层203上的栅电极205、位于栅电极205和栅介质层203两侧侧壁上的侧墙204；位于栅极结构一侧的阱区内的漂移区205，所述漂移区205的掺杂类型与阱区的掺杂类型相反；位于漂移区205内的漏区206，漏区206的深度小于漂移区205的深度，漏区206的掺杂类型与漂移区205的掺杂类型相同；位于栅极结构另一侧的阱区内的源区207，源区207的深度小于阱区的深度，源区207的掺杂类型与阱区的掺杂类型相反。

本实施例中，在第一区域21上的第二衬底12上形成第一LDMOS晶体管31，第一LDMOS晶体管31为N型的LDMOS晶体管，第一LDMOS晶体管31的阱区的掺杂类型为P型，源区207、漂移区205和漏区的掺杂类型为N型。

在第二区域22上的第二衬底12上形成第二LDMOS晶体管32，第二LDMOS晶体管32为P型的LDMOS晶体管，第二LDMOS晶体管32的阱区的掺杂类型为N型，源区207、漂移区205和漏区206的掺杂类型为P型。

在本发明的其他实施例中，第一区域21上的第二衬底12上形成的LDMOS晶体管31可以为P型的LDMOS晶体管，第一LDMOS晶体管31的阱区的掺杂类型为N型，源区207、漂移区205和漏区206的掺杂类型为P型。

在本发明的其他实施例中，在第二区域22上的第二衬底12上形成第二LDMOS晶体管32可以为N型的LDMOS晶体管，第二LDMOS晶体管32的阱区的掺杂类型为P型，源区207、漂移区205和漏区206的掺杂类型为N型。

所述栅极结构的形成过程为：在所述第二衬底12依次形成栅介质材料层和栅电极材料层；刻蚀所述栅电极材料层和栅介质材料层；在所述第二衬底上形成栅介质层203和位于栅介质层203上的栅电极205；在栅介质层203和栅电极205两侧的侧壁上形成侧墙204。

所述源区207、漂移区205和漏区206通过离子注入形成，在形成栅极结构后，进行第一离子注入，在栅极结构一侧的第二衬底12内形成漂移区205；进行第二离子注入，在栅极结构另一侧的第二衬底12内形成源区207，在漂移区205内形成漏区206，所述漏区206的深度小于漂移区205的深度。

在本发明的其他实施例中，所述源区207、漂移区205和漏区206的形成步骤可以在所述栅极结构形成之前形成。

在本发明的其他实施例中，当所述第二衬底12中形成第二隔离结构时，所述栅极结构覆盖部分第二隔离结构，所述漂移区205包围所述第二隔离结构，所述漏区206位于第二隔离结构的一侧的漂移区206内。

还包括，在所述源区207、漏区206和栅电极205表面形成金属硅化物层，所述金属硅化物层的材料为硅化镍等，所述金属硅化物层作为后续形成第一通孔和第二通孔时的刻蚀停止层。

金属硅化物层的形成过程为：形成覆盖所述第二衬底12和栅极结构表面的金属层，比如镍金属层；对所述金属层进行退火，金属层中的金属元素与源区207、漏区206和栅电极205中硅元素反应形成金属硅化物层，去除未反应的金属层，在源区207、漏区206和栅电极205表面形成金属硅化物层。

参考图4，形成覆盖所述LDMOS晶体管和第二衬底12表面的第一介质层208。

所述第一介质层208的形成过程为：形成覆盖所述LDMOS晶体管和第二衬底12表面的第一介质材料层；平坦化所述第一介质材料层，形成第一介质层208。

所述第一介质层208的材料为氧化硅、硅玻璃等。

参考图5，刻蚀所述第一介质层208，形成暴露出栅电极205顶部表面的刻蚀孔209。

刻蚀所述第一介质层208采用干法刻蚀工艺，所述刻蚀孔209中后续填充金属，形成第三金属插塞。

参考图6，在所述刻蚀孔209(参考图5)中形成第三金属插塞210；在所述第一介质层208上形成第一金属层211。

所述第三金属插塞210包括扩散阻挡层、位于扩散阻挡层表面填充满刻蚀孔的金属层。

所述扩散阻挡层用于防止所述金属层中的金属原子向第一介质层208中扩散。

所述扩散阻挡层的可以单层或多层(大于1层)堆叠结构，所述扩散阻挡层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN。

在一实施例中，所述扩散阻挡层为Ti层/TiN层、或者Ta层/TaN层的双层堆叠结构。

所述金属层的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。

部分第一金属层211与第三金属插塞210电连接，另一部分第一金属层211位于相邻栅极结构之间的第一介质层208上，位于相邻栅极结构之间的第一介质层208上的第一金属层211与位于第三金属插塞210上的第一金属层211可以是电连接的。

参考图7，形成覆盖所述第一金属层212和第一介质层208表面的第二介质层212。

所述第二介质层212的材料为氧化硅等。

在形成第二介质层212后，提供载板213，将载板213与第二介质层212键合，所述载板213在后续对绝缘体上硅衬底200的第一衬底11进行背部工艺时，用于保护第二介质层212，并作为承载基板。

所述载板213的材料可以为硅、锗、硅锗、碳化硅等。通过直接键合、阳极键合等工艺将载板213与第二介质层212键合在一起。

参考图8，去除所述第一衬底11(参考图7)，暴露出掩埋层13的背面表面；沿掩埋层13的背面，对源区207底部的阱区进行离子注入，在源区207底部的阱区中形成第一掺杂区214，所述第一掺杂区214与阱区的掺杂类型相同。

需要说明的是，所述掩埋层13具有正面和与正面相对的背面，定义掩埋层13的与第二衬底12接触的面为正面，掩埋层13不与第二衬底12接触的面为背面。

去除所述第一衬底11采用化学机械研磨工艺。

所述离子注入注入的深度小于第二衬底12的厚度，使得形成的第一掺杂区214能与掩埋层13的正面接触，便于第一掺杂区214将靠近源区207的掩埋层13中聚集的载流子或聚集在掩埋层13中的载流子导出，另外防止形成的第一掺杂区214与源区207的底部接触，而对源区207的电学性能产生影响。

本发明实施例中，沿掩埋层13的背面进行离子注入，掩埋层13的厚度相对较薄，便于控制形成的第一掺杂区214的深度。

离子注入的深度较深的话，形成的第一掺杂区214与源区207会部分重叠，由于第一掺杂区214与源区207的掺杂类型相反，第一掺杂区214与源区207重叠是对源区207的电学性能的影响较大，离子注入注入的剂量较大的话，第一掺杂区214中的杂质离子易向源区207扩散，并且第一掺杂区214和源区207之间会形成较大的结电容，影响LDMOS晶体管的性能，注入的剂量过小的话，形成第一掺杂区214对载流子导出的效果会减弱。本实施例中，所述离子注入的注入深度为0～0.3微米，剂量为1E14～1E16 atom/cm²，使形成的第一掺杂区214对聚集的载流子导出效果更佳。需要说明的是，所述离子注入的注入深度是指第二衬底的背面(与掩埋层接触的面)与第一掺杂区214底部之间的垂直距离。

所述离子注入注入的离子为N型杂质离子或P型的杂质离子，具体的，所述阱区为N型阱区时，所述离子注入注入的杂质离子为N型的杂质离子，所述N型的杂质离子为磷离子、砷离子、锑离子中的一种或几种，所述阱区为P型阱区时，所述离子注入注入的杂质离子为P型的杂质离子，所述P型的杂质离子为硼离子、镓离子、铟离子中的一种或几种。

形成的第一掺杂区214的掺杂类型与阱区的掺杂类型相同，这与形成的LMDOS晶体管的类型是相关的，LMDOS晶体管是N型时，靠近源区207的掩埋层13聚集的载流子是空穴，N型的LMDOS晶体管的阱区为P型，因而相应的第一掺杂区214的类型也为P型，P型的第一掺杂区210具有带正电的杂质离子，有利于将聚集的空穴导出。同理，LMDOS晶体管是P型时，靠近源区207的掩埋层13聚集的载流子是电子，P型的LMDOS晶体管的阱区为N型，因而相应的第一掺杂区214的类型也为N型，N型的第一掺杂区214具有带负电的杂质离子，有利于将聚集的电子导出。

进行离子注入后，进行退火工艺。

参考图9，形成贯穿所述掩埋层13、第一掺杂区214、阱区、以及源区207的第一通孔215。

采用干法刻蚀工艺依次刻蚀所述掩埋层13、第一掺杂区214、阱区、以及源区207，形成第一通孔215。

所述干法刻蚀工艺可以为各向异性的等离子体刻蚀工艺。所述干法刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤，进行第一刻蚀步骤刻蚀所述掩埋层13形成第一子通孔，第一子通孔暴露出第二衬底12的背部表面，具体的，第一刻蚀步骤采用的刻蚀气体为CF₄、C₂F₆或CHF₃中的一种或几种，刻蚀腔室压强为20毫托至100毫托，源射频功率为500瓦至2000瓦，偏置射频功率为50瓦至300瓦；进行第二刻蚀步骤，沿第一子通孔刻蚀所述第二衬底12，形成第二子通孔，第一子通孔和第二子通孔构成第一通孔，第二刻蚀步骤采用的气体为Cl₂和HBr，反应腔室压强为20毫托至100毫托，刻蚀高频射频功率为150瓦至1000瓦，刻蚀低频射频功率为0瓦至150瓦，HBr流量为100sccm至1000sccm，Cl₂流量为10sccm至500sccm。

在本发明实施例中，在形成第一通孔215的同时，刻蚀所述掩埋层13、漂移区205、漏区206，形成第二通孔219。

第一通孔215的宽度小于源区207和第一掺杂区214的宽度，使得源区207具有能提供LDMOS工作时的足够的载流子，使得第一掺杂区214与掩埋层13有足够的接触面积，以将靠近源区的掩埋层13中聚集的载流子导出。

参考图10，形成填充满第一通孔215(参考图10)的第一金属插塞216；形成填充满第二通孔219(参考图10)的第二金属插塞220。

所述第一金属插塞216和第二金属插塞220包括：位于第一通孔和第二通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。

所述扩散阻挡层用于防止所述金属层中的金属原子向第二衬底12和掩埋层13中扩散。

所述第一金属插塞216和第二金属插塞220形成的过程为：形成覆盖所述第一通孔和第二通孔的侧壁和底部表面以及掩埋层12表面的扩散阻挡材料层，可以采用溅射工艺形成所述扩散阻挡材料层；在所述扩散阻挡材料层上形成金属材料层，所述金属材料层填充满第一通孔和第二通孔，可以采用溅射和电镀工艺形成所述金属材料层；去除所述掩埋层12表面上多余的金属材料层和扩散阻挡材料层，在第一通孔中形成第一金属插塞，在第二通孔中形成第二金属插塞。

本实施例中，所述第一金属插塞216与源区207电连接，通过第一金属插塞216向源区207施加电压，所述第一金属插塞216还与第一掺杂区214电连接，一方面第一金属插塞216能向源区207提供工作电压，另一方面，第一金属插塞216与第一掺杂区214相配合将向靠近源区207的掩埋层13聚集或者掩埋层13中已聚集的载流子导出，防止局部体电位的变化。

参考图11，形成贯穿所述掩埋层13、第二衬底12、第一介质层208的第一硅通孔217，所述第一硅通孔217的底部暴露出第一金属层211的底部表面。

在干法刻蚀之前，在所述掩埋层13的背部表面形成掩膜层(图中未示出)，所述掩膜层中具有曝露出掩埋层13待刻蚀位置的开口，以所述掩膜层为掩膜，采用干法刻蚀工艺，比如等离子体刻蚀工艺、bosch(博世)刻蚀工艺等刻蚀所述掩埋层13、第二衬底12、第一介质层208，形成第一硅通孔217。

所述掩膜层的材料可以为氧化硅、氮化硅等硬掩膜材料，所述掩膜层的材料也可以为TiN、TaN等金属掩膜材料。

所述掩膜层可以为单层或多层堆叠结构。

由于本发明实施例中，形成第一硅通孔217的深度较深，为了提高待刻蚀材料与掩膜层的刻蚀选择比，减小刻蚀时掩膜层的消耗量，本实施例中，所述掩膜层为双层堆叠结构，在以具体的实施例中，包括：位于掩埋层13上的氮化硅层、位于氮化硅层上的氧化硅层，或者包括位于掩埋层13上的氮化硅层、和位于氮化硅层上的TiN层。

参考图12，在第一硅通孔217(参考图11)中填充金属形成第一硅通孔互连结构218。

所述第一硅通孔互连结构218包括位于第一硅通孔217的侧壁和底部表面的扩散阻挡层、和位于扩散阻挡层上填充满第一硅通孔217的金属层。

第一硅通孔互连结构218的形成过程为：形成覆盖所述第一硅通孔217的侧壁和底部表面以及掩埋层13背部表面的扩散阻挡材料层，可以采用溅射工艺形成所述扩散阻挡材料层；在所述扩散阻挡材料层上形成金属材料层，所述金属材料层填充满第一硅通孔217，可以采用溅射和电镀工艺形成所述金属材料层；去除所述掩埋层13背部表面上多余的金属材料层和扩散阻挡材料层，在第一硅通孔217中形成第一硅通孔互连结构218。

参考图13，在掩埋层13的背部表面上形成第二金属层221，所述第二金属层221将第一金属插塞216和第一硅通孔互连结构218电连接。

在形成第二金属层221的同时，在掩埋层13上形成第三金属层222，所述第三金属层222与第二金属插塞220电连接。

参考图14，形成覆盖所述第二金属层221和第三金属层222、以及掩埋层13背部表面的第三介质层223，所述第三介质层223中具有暴露出第二金属层221表面的凹槽224。

所述凹槽224暴露出第二金属层221表面，便于第二金属层221与外部的电路电连接。

参考图15，去除所述载板213(参考图14)。

本发明实施例还提供了一种LDMOS器件，请参考图13，包括：

绝缘上硅衬底，所述绝缘体上硅衬底包括掩埋层13、位于掩埋层13上的第二衬底12；

位于所述第二衬底12上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底12内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区205，所述漂移区205的掺杂类型与阱区的掺杂类型相反；位于漂移区205内的漏区206，漏区206的深度小于漂移区205的深度，漏区206的掺杂类型与漂移区205的掺杂类型相同；位于栅极结构另一侧的阱区内的源区207，源区207的深度小于阱区的深度，源区207的掺杂类型与阱区的掺杂类型相反；

位于在源区207底部的阱区中的第一掺杂区214，所述第一掺杂区214与阱区的掺杂类型相同；

贯穿所述掩埋层13、第一掺杂区214、阱区、以及源区207的第一通孔；

形成填充满第一通孔的第一金属插塞216。

还包括：覆盖所述LDMOS晶体管和第二衬底12表面的第一介质层208；位于所述第一介质层208上的第一金属层211；贯穿所述掩埋层13、第二衬底12、第一介质层208的第一硅通孔，所述第一硅通孔的底部暴露出第一金属层211的底部表面；填充满第一硅通孔的第一硅通孔互连结构218；位于掩埋层13的背部表面上的第二金属层221，所述第二金属层221将第一金属插塞216和第一硅通孔互连结构218电连接。

在一实施例中，所述阱区和第一掺杂区214的掺杂类型为P型，漂移区205、源区207和漏区206的掺杂类型为N型。

在另一实施例中，所述阱区和第一掺杂区214的掺杂类型为N型，漂移区205、源区207和漏区206的掺杂类型为P型。

第一区域21的第二衬底12上形成的LDMOS晶体管可以为N型的LDMOS晶体管或P型的LDMOS晶体管；第二区域22的第二衬底12上形成的LDMOS晶体管可以为N型的LDMOS晶体管或P型的LDMOS晶体管。在具体的实施例中，所述第一区域21上形成的LDMOS晶体管的类型与第二区域22上形成的LDMOS晶体管的类型可以相同或不相同。

第一通孔的宽度小于源区207和第一掺杂区217的宽度。

所述第一掺杂区214与掩埋层13的表面接触。

所述第一金属插塞216包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。

还包括：贯穿部分所述掩埋层13、漂移区205、以及漏区206的第二通孔；填充满第二通孔的第二金属插塞220。

位于掩埋层13背面上的第三金属层222，所述第三金属层222与第二金属插塞220电连接。

需要说明的是，关于LDMOS器件的其他限定或描述，请参考前述LDMOS器件形成过程部分的相关限定或描述，在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种LDMOS器件的形成方法，其特征在于，包括：

提供绝缘体上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；

在所述第二衬底上形成LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；

去除所述第一衬底，暴露出掩埋层的背面表面；

从掩埋层的背面，对源区底部的阱区进行离子注入，在源区底部的阱区中形成第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；

形成贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔，所述第一通孔的宽度小于源区和第一掺杂区的宽度；

形成填充满第一通孔的第一金属插塞。

2.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。

3.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。

4.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一掺杂区与掩埋层的正面接触。

5.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述离子注入注入的深度小于第二衬底的厚度，所述离子注入的注入深度是指第二衬底的背面与第一掺杂区底部之间的垂直距离。

6.如权利要求5所述的LDMOS器件的形成方法，其特征在于，所述离子注入的注入深度为0～0.3微米，剂量为1E14～1E16atom/cm²。

7.如权利要求6所述的LDMOS器件的形成方法，其特征在于，进行离子注入后，进行退火工艺。

8.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。

9.如权利要求1所述的LDMOS器件的形成方法，其特征在于，还包括：形成第一通孔的同时，形成贯穿部分掩埋层、漂移区、以及漏区的第二通孔。

10.如权利要求9所述的LDMOS器件的形成方法，其特征在于，形成填充满第二通孔的第二金属插塞；形成覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；在所述第一介质层上形成第一金属层；形成贯穿所述掩埋层、第二衬底、第一介质层的第一硅通孔，所述第一硅通孔的底部暴露出第一金属层的底部表面；在第一硅通孔中填充金属形成第一硅通孔互连结构；在掩埋层的背部表面上形成第二金属层，所述第二金属层将第一金属插塞和第一硅通孔互连结构电连接。

11.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。

12.一种LDMOS器件，其特征在于，包括：

绝缘体上硅衬底，所述绝缘体上硅衬底包括掩埋层、位于掩埋层上的第二衬底；

位于所述第二衬底上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；

位于在源区底部的阱区中的第一掺杂区，所述第一掺杂区与阱区的掺杂类型相同；

贯穿所述掩埋层、第一掺杂区、阱区、以及源区的第一通孔，所述第一通孔的宽度小于源区和第一掺杂区的宽度；

形成填充满第一通孔的第一金属插塞。

13.如权利要求12所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。

14.如权利要求12所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。

15.如权利要求12所述的LDMOS器件，其特征在于，所述第一掺杂区与掩埋层的表面接触。

16.如权利要求12所述的LDMOS器件，其特征在于，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。

17.如权利要求12所述的LDMOS器件，其特征在于，还包括：贯穿部分掩埋层、漂移区、以及漏区的第二通孔；填充满第二通孔的第二金属插塞；覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；位于所述第一介质层上的第一金属层；贯穿所述掩埋层、第二衬底、第一介质层的第一硅通孔，所述第一硅通孔的底部暴露出第一金属层的底部表面；填充满第一硅通孔的第一硅通孔互连结构；位于掩埋层的背部表面上的第二金属层，所述第二金属层将第一金属插塞和第一硅通孔互连结构电连接。

18.如权利要求12所述的LDMOS器件，其特征在于，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。