CN105405879B - Ldmos器件及其形成方法 - Google Patents
Ldmos器件及其形成方法 Download PDFInfo
- Publication number
- CN105405879B CN105405879B CN201410381682.5A CN201410381682A CN105405879B CN 105405879 B CN105405879 B CN 105405879B CN 201410381682 A CN201410381682 A CN 201410381682A CN 105405879 B CN105405879 B CN 105405879B
- Authority
- CN
- China
- Prior art keywords
- region
- substrate
- hole
- doping type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 141
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 150000002500 ions Chemical class 0.000 claims description 48
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 152
- 239000000969 carrier Substances 0.000 description 25
- 238000004220 aggregation Methods 0.000 description 19
- 230000002776 aggregation Effects 0.000 description 19
- 238000002955 isolation Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005755 formation reaction Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000005669 field effect Effects 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- -1 boron ion Chemical class 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 210000002381 Plasma Anatomy 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910034342 TiN Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 235000020127 ayran Nutrition 0.000 description 2
- 230000002146 bilateral Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- XCCANNJCMHMXBZ-UHFFFAOYSA-N hydroxyiminosilicon Chemical compound ON=[Si] XCCANNJCMHMXBZ-UHFFFAOYSA-N 0.000 description 2
- 229910001449 indium ion Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000036536 Cave Effects 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910013379 TaC Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 125000004429 atoms Chemical group 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Abstract
一种LDMOS器件及其形成方法，LDMOS器件包括：绝缘上硅衬底，包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；位于第二衬底上的LDMOS晶体管，包括：位于第二衬底内的阱区位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；覆盖LDMOS晶体管和第二衬底表面的第一介质层；贯穿所述第一通孔和第一介质层和源区的厚度的第一通孔；位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。本发明的LDMOS器件克服了浮体效应的影响。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种LDMOS器件及其形成方法。
背景技术
功率场效应管主要包括垂直双扩散场效应管(VDMOS，Vertical Double-DiffusedMOSFET)和横向双扩散场效应管(LDMOS，Lateral Double-Diffused MOSFET)两种类型。其中，相较于垂直双扩散场效应管(VDMOS)，横向双扩散场效应管(LDMOS)具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，彻底消除了体硅集成电路中的寄生闩锁效应。
参考图1，图1为利用绝缘体上硅衬底形成的N型的LDMOS晶体管的结构示意图，所述LDMOS晶体管包括：绝缘体上硅衬底100，所述绝缘体上硅衬底100包括第一衬底11、位于第一衬底11上的掩埋层13、位于掩埋层13上的第二衬底12；位于第二衬底12内的P型阱区(图中未示出)；位于P型阱区内的N型漂移区101；位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长横向双扩散场效应管导通的路径，以增大横向双扩散场效应管的击穿电压；位于N型漂移区101一侧的P型阱区内的P型体区106；位于半导体衬底上的栅极结构105，所述栅极结构105横跨所述P型体区106和N型漂移区101，并部分位于浅沟槽隔离结构104上，所述栅极结构105包括位于第二衬底12上的栅介质层、位于栅介质层上的栅电极、位于栅介质层和栅电极两侧侧壁上的侧墙；位于栅极结构105一侧的P型体区106内的源区102，和位于栅极结构105的另一侧的N型漂移区101内的漏区103，源区102和漏区103的掺杂类型为N型。
现有的绝缘体上硅衬底形成的LDMOS晶体管性能仍有待提高。
发明内容
本发明解决的问题是如何防止浮体效应对绝缘体上硅衬底形成的LDMOS晶体管性能的影响。
为解决上述问题，本发明提供一种LDMOS器件的形成方法，包括：提供绝缘上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；在所述第二衬底上形成LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；形成覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；
形成填充满第一通孔的第一金属插塞。
可选的，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
可选的，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
可选的，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
可选的，所述第一掺杂区的底部与掩埋层的表面接触，第一掺杂区的宽度大于第一通孔的宽度。
所述离子注入的注入深度等于第二衬底的厚度。
所述离子注入注入的深度为0.1～0.5微米，剂量为1E14～1E16atom/cm2，注入角度0～10度
可选的，进行离子注入后，进行退火工艺。
可选的，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
可选的，还包括：刻蚀所述第一介质层，在第一介质层中形成第二通孔，所述第二通孔暴露出漏区的表面。
可选的，形成填充满第二通孔的第二金属插塞；形成与第一金属插塞和第二金属插塞电连接的金属互连线。
可选的，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
本发明还提供了一种LDMOS器件，包括：绝缘上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；位于第二衬底上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；位于第一介质层和部分厚度的第二衬底内的第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。
可选的，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
可选的，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
可选的，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
可选的，所述第一掺杂区的深度等于第二衬底的厚度，第一掺杂区的宽度大于第一通孔的宽度，所述第一掺杂区的底部与掩埋层的表面接触。
可选的，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
可选的，还包括：位于第一介质层中的第二金属插塞，第二金属插塞与漏区电连接；位于第一介质层表面上与第一金属插塞和第二金属插塞电连接的金属互连线。
可选的，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的LDMOS晶体管的形成方法，在绝缘体上硅衬底的第二衬底上形成LDMOS晶体管后，形成覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；形成填充满第一通孔的第一金属插塞。通过第一掺杂区与第一金属插塞可以将靠近源区的掩埋层内聚集的热载流子(N型的LDMOS晶体管聚集的为空穴、P型的LSMOS晶体管聚集的为电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层内的聚集，防止局部体电位的增加，从而防止对栅开启电压和输出电流的影响，提高了LDMOS器件的性能；
另外，形成的第一掺杂区的掺杂类型与阱区的掺杂类型相同，这与形成的LMDOS晶体管的类型是相关的，LMDOS晶体管为N型时，靠近源区的掩埋层聚集的载流子是空穴，N型的LMDOS晶体管的阱区为P型，因而相应的第一掺杂区210的类型也为P型，P型的第一掺杂区具有带正电的杂质离子，有利于将聚集的空穴导出；同理，LMDOS晶体管为P型时，靠近源区的掩埋层聚集的载流子是电子，P型的LMDOS晶体管的阱区为N型，因而相应的第一掺杂区的类型也为N型，N型的第一掺杂区具有带负电的杂质离子，有利于将聚集的电子导出。
进一步，所述离子注入注入的深度为等于第二衬底的厚度，使形成的第一掺杂区的底部与掩埋层的表面接触，LDMOS晶体管在工作时，当热载流子(空穴或电子)聚集在靠近源区的掩埋层时或者向靠近源区的掩埋层聚集时，第一掺杂区容易将掩膜层附近的载流子导出，并且第一掺杂区的宽度大于第一通孔的宽度，使得第一掺杂区与靠近源区的掩埋层的接触面积增大，更有利于聚集的载流子的导出。
进一步，所述离子注入注入的深度为0.1～0.5微米，剂量为1E14～1E16atom/cm2，注入角度0～10度，使形成的第一掺杂区对聚集的载流子导出效果更佳。
本发明的LDMOS器件，位于源区底部的阱区内具有的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同，并且第一掺杂区与第一金属插塞电连接，在LDMOS器件工作时，第一掺杂区和第一金属插塞的存在，能防止载流子向靠近源区的掩埋层中聚集，防止局部体电位的增加，从而防止对栅开启电压和输出电流的影响，提高了LDMOS器件的性能。
附图说明
图1为现有技术LDMOS晶体管的结构示意图；
图2～图10为本发明实施例LDMOS器件的形成过程的结构示意图。
具体实施方式
现有的绝缘体上硅衬底形成的LDMOS晶体管存在源漏击穿降低和热载流子等问题。
经研究发现，LDMOS晶体管形成绝缘体上硅衬底的第二衬底上，LDMOS晶体管相对于第一衬底构成一个电容，电荷在电容上积累，而造成不利的效应，该效应为浮体效应，以N型的LDMOS晶体管为例，其具体的机理为：漏区的强电场使得沟道电子加速，被加速的电子在获得足够的能量后，通过碰撞电离，产生新的电子-空穴对，新的电子-空穴对在电场的作用下分离，电子被漏端收集，而空穴则聚集在靠近源区的掩埋层内，随着聚集的空穴的增加，局部体电位也随之升高，这会引起该处的栅开启电压的降低，使得漏端的输出电流的突然增加，并且体电位的增加，会使得LDMOS晶体管的源漏击穿电压降低。
为此，本发明提供了一种LDMOS器件及其形成方法，在形成LDMOS晶体管之后，在LDMOS晶体管的源区底部的阱区中形成第一掺杂区，源区和第一掺杂区与第一金属插塞电连接，因而通过第一掺杂区与第一金属插塞可以将靠近源区的掩埋层内聚集的热载流子(N型的LDMOS晶体管聚集的为空穴、P型的LSMOS晶体管聚集的为电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层内的聚集，提高了LDMOS器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图10为本发明实施例LDMOS器件的形成过程的结构示意图。
参考图2，提供绝缘上硅衬底200，所述绝缘体上硅衬底200包括第一衬底11、第二衬底12和位于第一衬底11和第二衬底12之间的掩埋层13。
所述绝缘体上硅衬底200作为后续工艺的载体，本实施例中，第一衬底11和第二衬底12的材料为硅，掩埋层13的材料为氧化硅。在本发明的其他实施例中，所述第二衬底11和第二衬底12的材料可以为硅锗、碳化硅或锗等，掩埋层13的材料可以为氮化硅、氮氧化硅、氮碳化硅等。
后续在第二衬底12上形成LDMOS晶体管。
本实施例中，所述绝缘体上硅衬底200包括第一区域21和第二区域22，第一区域21与第二区域22可以相邻也可以不相邻，第一区域21的第二衬底12上后续形成第一LDMOS晶体管，第二区域22的第二衬底12上后续形成第二LDMOS晶体管。
所述第二衬底12中形成有第一隔离结构201，所述第一隔离结构201用于电学隔离相邻的有源区。所述第一隔离结构201为浅沟槽隔离结构，第一隔离结构201可以为氧化硅、氮化硅、氮氧化硅中的一种或几种。
所述第二衬底12中还可以形成第二隔离结构(图中未示出)，后续形成的漂移区包围所述第二隔离结构，第二隔离结构能增加形成的LDMOS晶体管的导通路径。
还包括：对所述第二衬底12进行离子注入，在所述第二衬底12内形成阱区。根据待形成的LDMOS晶体管的类型的不同，形成的阱区的类型也不相同，当待形成的LDMOS晶体管为N型的LDMOS晶体管时，形成P型的阱区；当待形成的LDMOS晶体管为P型的LDMOS晶体管时，形成N型的阱区。
第一区域21的第二衬底12上后续形成第一LDMOS晶体管，本实施例中，以形成的第一LDMOS晶体管为N型的LDMOS晶体管作为示例，向第一区域21的第二衬底12注入P型的杂质离子，在第一区域21的第二衬底12内形成P型阱区。所述P型阱区的底部与掩埋层13的表面接触，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
在本发明的其他实施例中，所述第一LDMOS晶体管可以为P型的LDMOS晶体管，相应的在第一区域的第二衬底内形成N型阱区。
所述第二区域22的第二衬底内后续形成第二LDMOS晶体管，本实施例中，以形成的第二LDMOS晶体管为P型的LDMOS晶体管作为示例，向所述第二区域22的第二衬底12内注入N型的杂质离子，在第二区域22的第二衬底12内形成N型阱区。所述N型阱区的底部与掩埋层13的表面接触，所述N型的杂质离子为磷离子、砷离子、锑离子中的一种或几种。
在本发明的其他实施例中，所述第一LDMOS晶体管可以为N型的LDMOS晶体管，相应的在第二区域的第二衬底内形成P型阱区。
请参考图3，在所述绝缘体上硅衬底200的第二衬底12上形成LDMOS晶体管，所述LDMOS晶体管包括位于第一区域21的第二衬底12上的第一LDMOS晶体管31，以及位于第二区域22的第二衬底12上的第二LDMOS晶体管32。
所述LDMOS晶体管包括：位于第二衬底12内的阱区；位于阱区上的栅极结构，所述栅极结构包括位第二衬底12上的栅介质层203、位于栅介质层203上的栅电极205、位于栅电极205和栅介质层203两侧侧壁上的侧墙204；位于栅极结构一侧的阱区内的漂移区205，所述漂移区205的掺杂类型与阱区的掺杂类型相反；位于漂移区205内的漏区206，漏区206的深度小于漂移区205的深度，漏区206的掺杂类型与漂移区205的掺杂类型相同；位于栅极结构另一侧的阱区内的源区207，源区207的深度小于阱区的深度，源区207的掺杂类型与阱区的掺杂类型相反。
本实施例中，在第一区域21上的第二衬底12上形成第一LDMOS晶体管31，第一LDMOS晶体管31为N型的LDMOS晶体管，第一LDMOS晶体管31的阱区的掺杂类型为P型，源区207、漂移区205和漏区的掺杂类型为N型。
在第二区域22上的第二衬底12上形成第二LDMOS晶体管32，第二LDMOS晶体管32为P型的LDMOS晶体管，第二LDMOS晶体管32的阱区的掺杂类型为N型，源区207、漂移区205和漏区206的掺杂类型为P型。
在本发明的其他实施例中，第一区域21上的第二衬底12上形成的LDMOS晶体管31可以为P型的LDMOS晶体管，第一LDMOS晶体管31的阱区的掺杂类型为N型，源区207、漂移区205和漏区206的掺杂类型为P型。
在本发明的其他实施例中，在第二区域22上的第二衬底12上形成第二LDMOS晶体管32可以为N型的LDMOS晶体管，第二LDMOS晶体管32的阱区的掺杂类型为P型，源区207、漂移区205和漏区206的掺杂类型为N型。
所述栅极结构的形成过程为：在所述第二衬底12依次形成栅介质材料层和栅电极材料层；刻蚀所述栅电极材料层和栅介质材料层；在所述第二衬底12上形成栅介质层203和位于栅介质层203上的栅电极205；在栅介质层203和栅电极205两侧的侧壁上形成侧墙204。
所述源区207、漂移区205和漏区206通过离子注入形成，在形成栅极结构后，进行第一离子注入，在栅极结构一侧的第二衬底12内形成漂移区205；进行第二离子注入，在栅极结构另一侧的第二衬底12内形成源区207，在漂移区205内形成漏区206，所述漏区206的深度小于漂移区205的深度。
在本发明的其他实施例中，所述源区207、漂移区205和漏区206的形成步骤可以在所述栅极结构形成之前形成。
在本发明的其他实施例中，当所述第二衬底12中形成第二隔离结构时，所述栅极结构覆盖部分第二隔离结构，所述漂移区205包围所述第二隔离结构，所述漏区206位于第二隔离结构的一侧的漂移区206内。
参考图4，形成覆盖所述LDMOS晶体管和第二衬底12表面的第一介质层208。
所述第一介质层208的形成过程为：形成覆盖所述LDMOS晶体管和第二衬底12表面的第一介质材料层；平坦化所述第一介质材料层，形成第一介质层208。
第一介质层208的材料为氧化硅、硅玻璃等。
参考图5，刻蚀所述第一介质层208和部分厚度的第二衬底12，形成第一通孔209，所述第一通孔209贯穿第一介质层208和源区207的厚度，并暴露出源区207底部的阱区。
刻蚀所述第一介质层208和部分厚度的第二衬底12采用干法刻蚀工艺。所述干法刻蚀工艺可以为各向异性的等离子体刻蚀工艺。所述干法刻蚀工艺包括第一刻蚀步骤和第二刻蚀步骤，进行第一刻蚀步骤刻蚀所述第一介质层形成第一子通孔，第一子通孔暴露出第二衬底12的表面，具体的，第一刻蚀步骤采用的刻蚀气体为CF4、C2F6或CHF3中的一种或几种，刻蚀腔室压强为20毫托至100毫托，源射频功率为500瓦至2000瓦，偏置射频功率为50瓦至300瓦；进行第二刻蚀步骤，沿第一子通孔刻蚀所述第二衬底12，形成第二子通孔，第一子通孔和第二子通孔构成第一通孔，第二刻蚀步骤采用的气体为Cl2和HBr，反应腔室压强为20毫托至100毫托，刻蚀高频射频功率为150瓦至1000瓦，刻蚀低频射频功率为0瓦至150瓦，HBr流量为100sccm至1000sccm，Cl2流量为10sccm至500sccm。
形成的第一通孔209除了贯穿所述第一介质层208的厚度，还贯穿所述源区207的厚度，使得所述第一通孔209的底部暴露出源区207的底部和掩埋层13之间的阱区，后续在源区207底部的阱区内形成的第一掺杂区是沿着第一通孔209进行离子注入形成的，因此能很精确的控制第一掺杂区与第一通孔209的相对位置，在第一通孔209填充第一金属插塞时，能很精确的控制第一金属插塞与第一掺杂区的相对位置(第一掺杂区包围第一金属插塞的底部)，从而使的第一掺杂区与第一金属插塞与良好的点接触性能，通过形成的第一掺杂区和第一金属插塞将热载流子(空穴或电子)导出，防止热载流子(空穴或电子)在靠近源区的掩埋层13聚集。
所述第一通孔209的深度大于源区207的深度，第一通孔209的宽度小于源区207的宽度。
参考图6，沿第一通孔209进行离子注入，在源区207底部的阱区内形成第一掺杂区210，第一掺杂区210的掺杂类型与阱区的掺杂类型相同。
所述离子注入注入的深度为等于第二衬底12的厚度，使形成的第一掺杂区210的底部与掩埋层13的表面接触，LDMOS晶体管在工作时，当热载流子(空穴或电子)聚集在靠近源区的掩埋层13时或者向靠近源区207的掩埋层13聚集时，第一掺杂区210容易将掩膜层13附近的载流子导出，并且第一掺杂区210的宽度大于第一通孔209的宽度，使得第一掺杂区210与靠近源区207的掩埋层12的接触面积增大，更有利于聚集的载流子的导出。需要说明的是离子注入注入的深度是指第一掺杂区210的底部与第二衬底12表面的垂直距离。
经过研究发现，进行离子注入时，离子注入注入的深度过深会影响掩埋层13的隔离性能，注入的深度过浅时，形成的第一掺杂区210与掩埋层13具有一定的距离，使得掩埋层13中聚集的载流子不易导出；离子注入注入的剂量较大的话，第一掺杂区210中的杂质离子易向源区207扩散，并且第一掺杂区和源区207之间会形成较大的结电容，影响LDMOS晶体管的性能，注入的剂量过小的话，载流子导出的效果会减弱；由于是沿着第一通孔209进行离子注入，注入角度较大的话，注入的杂质离子不能有效的注入到第一通孔209底部的第二衬底12中，如是无角度注入的话，形成的第一掺杂区210只会位于第一通孔209的底部，第一掺杂区210的宽度受到影响，形成第一掺杂区210对载流子导出效果会减弱。因此本实施例中，所述离子注入注入的深度为0.1～0.5微米，剂量为1E14～1E16atom/cm2，注入角度0～10度，使形成的第一掺杂区210对聚集的载流子导出效果更佳。需要说明的是，注入角度为离子注入方向与第二衬底12表面法线的夹角。
所述离子注入注入的离子为N型杂质离子或P型的杂质离子，具体的，所述阱区为N型阱区时，所述离子注入注入的杂质离子为N型的杂质离子，所述N型的杂质离子为磷离子、砷离子、锑离子中的一种或几种，所述阱区为P型阱区时，所述离子注入注入的杂质离子为P型的杂质离子，所述P型的杂质离子为硼离子、镓离子、铟离子中的一种或几种。
形成的第一掺杂区210的掺杂类型与阱区的掺杂类型相同，这与形成的LMDOS晶体管的类型是相关的，LMDOS晶体管时N型时，靠近源区207的掩埋层13聚集的载流子是空穴，N型的LMDOS晶体管的阱区为P型，因而相应的第一掺杂区210的类型也为P型，P型的第一掺杂区210具有带正电的杂质离子，有利于将聚集的空穴导出。同理，LMDOS晶体管时P型时，靠近源区207的掩埋层13聚集的载流子是电子，P型的LMDOS晶体管的阱区为N型，因而相应的第一掺杂区210的类型也为N型，N型的第一掺杂区210具有带负电的杂质离子，有利于将聚集的电子导出。
进行离子注入后，进行退火工艺，激活注入的杂质离子。
参考图7，刻蚀所述第一介质层208，在第一介质层208中形成第二通孔211，所述第二通孔211暴露出漏区206的表面。
刻蚀所述第一介质层208采用干法刻蚀工艺，所述干法刻蚀工艺可以为等离子体刻蚀工艺，等离子体刻蚀工艺采用的刻蚀气体为采用的刻蚀气体为CF4、C2F6或CHF3中的一种或几种。
参考图8，形成填充满第一通孔的第一金属插塞212，形成填充满第二通孔的第二金属插塞213。
所述第一金属插塞212和第二金属插塞213包括：位于第一通孔和第二通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
所述扩散阻挡层用于防止所述金属层中的金属原子向第一介质层208中扩散。
所述扩散阻挡层的可以单层或多层(大于1层)堆叠结构，所述扩散阻挡层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN。
在一实施例中，所述扩散阻挡层为Ti层/TiN层、或者Ta层/TaN层的双层堆叠结构。
所述金属层的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
所述第一金属插塞212和第二金属插塞213形成的过程为：形成覆盖所述第一通孔和第二通孔的侧壁和底部表面以及第一介质层208表面的扩散阻挡材料层，可以采用溅射工艺形成所述扩散阻挡材料层；在所述扩散阻挡材料层上形成金属材料层，所述金属材料层填充满第一通孔和第二通孔，可以采用溅射和电镀工艺形成所述金属材料层；去除所述第一介质层208表面上多余的金属材料层和扩散阻挡材料层，在第一通孔中形成第一金属插塞，在第二通孔中形成第二金属插塞。
本实施例中，所述第一金属插塞212与源区207电连接，通过第一金属插塞212向源区207施加电压，所述第一金属插塞212还与第一掺杂区210电连接，通过第一掺杂区210将聚集的载流子导出。
参考图9，在所述第一介质层208上形成第一金属互连线214和第二金属互连线215。
所述第一金属互连线214与第一金属插塞212电连接，所述第二金属互连线215与第二金属插塞213电连接。
第一金属互连线214和第二金属互连线215的形成过程为：形成覆盖所述第一介质层208的第一扩散阻挡层、在第一扩散阻挡层上形成金属材料层、在金属材料层上形成第二扩散阻挡层；依次刻蚀所述第二扩散阻挡层、金属材料层和第一扩散阻挡层，形成第一金属互连线214和第二金属互连线215。
参考图10，形成覆盖所述第一金属互连线214、第二金属互连线215和第一介质层208表面的第二介质层216。
所述第二介质层216中可以形成第一互连结构(图中未示出)和第二互连结构(图中未示出)，所述第一互连结构与第一金属互连线214电连接，所述第二互连结构与第二金属互连线215电连接。
所述第二介质层216可以为多层(大于1层)堆叠结构。
继续参考图10，在所述第二介质层216上形成顶层金属层217；形成覆盖上所述顶层金属层217和第二介质层216的顶层介质层218，所述顶层介质层218具有暴露出部分顶层金属层217表面的凹槽219。
一部分所述顶层金属层217与第一互连结构(或第一金属互连线214)电连接，一部分所述顶层金属层217与第二互连结构(或第二金属互连线215)电连接。
所述凹槽219暴露出部分顶层金属层217，便于顶层金属层217与外部电路的电连接。
本发明还提供了一种LDMOS器件，请参考图9，包括：
绝缘上硅衬底200，所述绝缘体上硅衬底200包括第一衬底11、第二衬底12和位于第一衬底11和第二衬底12之间的掩埋层13；
位于第二衬底12上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区205，所述漂移区205的掺杂类型与阱区的掺杂类型相反；位于漂移区20内的漏区206，漏区206的深度小于漂移区205的深度，漏区206的掺杂类型与漂移区205的掺杂类型相同；位于栅极结构另一侧的阱区内的源区207，源区207的深度小于阱区的深度，源区207的掺杂类型与阱区的掺杂类型相反；
覆盖所述LDMOS晶体管和第二衬底12表面的第一介质层208；
位于第一介质层208和部分厚度的第二衬底12内的第一通孔，所述第一通孔贯穿第一介质层208和源区207的厚度，并暴露出源区207底部的阱区；
位于源区207底部的阱区内的第一掺杂区210，第一掺杂区210的掺杂类型与阱区的掺杂类型相同；
填充满第一通孔的第一金属插塞212，第一金属插塞212与源区207和第一掺杂区210电连接。
在一实施例中，所述阱区和第一掺杂区210的掺杂类型为P型，漂移区205、源区207和漏区206的掺杂类型为N型。
在一实施例中，所述阱区和第一掺杂区210的掺杂类型为N型，漂移区205、源区207和漏区206的掺杂类型为P型。
第一区域21的第二衬底12上形成的LDMOS晶体管可以为N型的LDMOS晶体管或P型的LDMOS晶体管；第二区域22的第二衬底12上形成的LDMOS晶体管可以为N型的LDMOS晶体管或P型的LDMOS晶体管。在具体的实施例中，所述第一区域21上形成的LDMOS晶体管的类型与第二区域22上形成的LDMOS晶体管的类型可以相同或不相同。
所述第一通孔的深度大于源区207的深度，第一通孔的宽度小于源区207的宽度。
所述第一掺杂区210的深度等于第二衬底12的厚度，第一掺杂区210的宽度大于第一通孔的宽度，第一掺杂区210的底部与掩埋层13的表面接触。
所述第一掺杂区210的深度为0.1～0.5微米，第一掺杂区210中杂质离子的密度为1E14～1E16atom/cm2。
所述第一金属插塞212包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
还包括：位于第一介质层208中的第二金属插塞213，第二金属插塞213与漏区206电连接。
还包括：位于第一介质层表面上与第一金属插塞212和第二金属插塞213电连接的金属互连线(包括与第一金属插塞212电连接的第一金属互连线214、与第二金属插塞213电连接的第二金属互连线215)。
需要说明的是，关于上述LDMOS器件的其他限定和描述请参考前述LDMOS器件形成过程部分的相关限定和描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种LDMOS器件的形成方法，其特征在于，包括：
提供绝缘体上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；
在所述第二衬底上形成LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；
形成覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；
刻蚀所述第一介质层和部分厚度的第二衬底，形成第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；
沿第一通孔进行离子注入，在源区底部的阱区内形成第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；
形成填充满第一通孔的第一金属插塞。
2.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
3.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
4.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
5.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一掺杂区的底部与掩埋层的表面接触，第一掺杂区的宽度大于第一通孔的宽度。
6.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述离子注入的注入深度等于第二衬底的厚度，使形成的第一掺杂区的底部与掩埋层的表面接触。
7.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述离子注入注入的深度为0.1～0.5微米，剂量为1E14～1E16atom/cm2，角度为0～10度。
8.如权利要求7所述的LDMOS器件的形成方法，其特征在于，进行离子注入后，进行退火工艺。
9.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一金属插塞包括：位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
10.如权利要求1所述的LDMOS器件的形成方法，其特征在于，还包括：刻蚀所述第一介质层，在第一介质层中形成第二通孔，所述第二通孔暴露出漏区的表面。
11.如权利要求10所述的LDMOS器件的形成方法，其特征在于，形成填充满第二通孔的第二金属插塞；形成与第一金属插塞和第二金属插塞电连接的金属互连线。
12.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
13.一种LDMOS器件，其特征在于，包括：
绝缘体上硅衬底，所述绝缘体上硅衬底包括第一衬底、第二衬底和位于第一衬底和第二衬底之间的掩埋层；
位于第二衬底上的LDMOS晶体管，所述LDMOS晶体管包括：位于第二衬底内的阱区，位于阱区内的源区和漏区，源区和漏区的深度小于阱区的深度，源区和漏区的掺杂类型与阱区的掺杂类型相反；
覆盖所述LDMOS晶体管和第二衬底表面的第一介质层；
位于第一介质层和部分厚度的第二衬底内的第一通孔，所述第一通孔贯穿第一介质层和源区的厚度，并暴露出源区底部的阱区；
位于源区底部的阱区内的第一掺杂区，第一掺杂区的掺杂类型与阱区的掺杂类型相同；
填充满第一通孔的第一金属插塞，第一金属插塞与源区和第一掺杂区电连接。
14.如权利要求13所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为P型，漂移区、源区和漏区的掺杂类型为N型。
15.如权利要求13所述的LDMOS器件，其特征在于，所述阱区和第一掺杂区的掺杂类型为N型，漂移区、源区和漏区的掺杂类型为P型。
16.如权利要求13所述的LDMOS器件，其特征在于，所述第一通孔的深度大于源区的深度，第一通孔的宽度小于源区的宽度。
17.如权利要求13所述的LDMOS器件，其特征在于，所述第一掺杂区的深度等于第二衬底的厚度，使第一掺杂区的底部与掩埋层的表面接触，第一掺杂区的宽度大于第一通孔的宽度。
18.如权利要求13所述的LDMOS器件，其特征在于，所述第一金属插塞包括：
位于第一通孔侧壁和底部的扩散阻挡层、位于扩散阻挡层表面填充满通孔的金属层。
19.如权利要求13所述的LDMOS器件，其特征在于，还包括：位于第一介质层中的第二金属插塞，第二金属插塞与漏区电连接；位于第一介质层表面上与第一金属插塞和第二金属插塞电连接的金属互连线。
20.如权利要求13所述的LDMOS器件，其特征在于，所述LDMOS晶体管包括：位于第二衬底内的阱区；位于阱区上的栅极结构；位于栅极结构一侧的阱区内的漂移区，所述漂移区的掺杂类型与阱区的掺杂类型相反；位于漂移区内的漏区，漏区的深度小于漂移区的深度，漏区的掺杂类型与漂移区的掺杂类型相同；位于栅极结构另一侧的阱区内的源区，源区的深度小于阱区的深度，源区的掺杂类型与阱区的掺杂类型相反。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410381682.5A CN105405879B (zh) | 2014-08-05 | Ldmos器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410381682.5A CN105405879B (zh) | 2014-08-05 | Ldmos器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405879A CN105405879A (zh) | 2016-03-16 |
| CN105405879B true CN105405879B (zh) | 2018-06-01 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545372A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 具有沟槽场板的FinFET |
| CN103839999A (zh) * | 2012-11-27 | 2014-06-04 | 深圳市力振半导体有限公司 | 一种功率场效应晶体管的结构与制备方法 |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545372A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 具有沟槽场板的FinFET |
| CN103839999A (zh) * | 2012-11-27 | 2014-06-04 | 深圳市力振半导体有限公司 | 一种功率场效应晶体管的结构与制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| CN104347420B (zh) | Ldmos器件及其形成方法 | |
| CN103545370B (zh) | 用于功率mos晶体管的装置和方法 | |
| KR102370669B1 (ko) | 절연체 아래에 상호접속부를 갖는 반도체―온―절연체 집적 회로 | |
| US8809952B2 (en) | Lateral transistor component and method for producing same | |
| TWI445161B (zh) | 半導體裝置及其製備方法 | |
| CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
| CN105336779B (zh) | Ldmos器件及其形成方法 | |
| CN101183683B (zh) | 用于减小mosfet器件中的浮体效应的方法和结构 | |
| US10395931B2 (en) | LDMOS transistor, ESD device, and fabrication method thereof | |
| US20090127615A1 (en) | Semiconductor device and method for manufacture | |
| TW200929442A (en) | Semiconductor structure and method of manufacture | |
| JP2013065774A (ja) | 半導体装置およびその製造方法 | |
| CN105448725B (zh) | 半导体器件及其形成方法 | |
| US20160276476A1 (en) | Ldmos device and fabrication method thereof | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| CN102208439B (zh) | 半导体装置及其制造方法 | |
| CN107546222A (zh) | 包括ldmos晶体管的半导体装置 | |
| US20130313682A1 (en) | Isolated Through Silicon Via and Isolated Deep Silicon Via Having Total or Partial Isolation | |
| JP2015159180A (ja) | 半導体装置 | |
| JP2008028263A (ja) | 半導体装置 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| JP2008198903A (ja) | 半導体装置 | |
| CN106449405A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |