CN103839999A - 一种功率场效应晶体管的结构与制备方法 - Google Patents
一种功率场效应晶体管的结构与制备方法 Download PDFInfo
- Publication number
- CN103839999A CN103839999A CN201210490394.4A CN201210490394A CN103839999A CN 103839999 A CN103839999 A CN 103839999A CN 201210490394 A CN201210490394 A CN 201210490394A CN 103839999 A CN103839999 A CN 103839999A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- region
- effect transistor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 61
- 238000002360 preparation method Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 239000002019 doping agent Substances 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000009825 accumulation Methods 0.000 claims description 14
- 229910003978 SiClx Inorganic materials 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 38
- 238000000576 coating method Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 9
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种横向双扩散场效应晶体管(LDMOS)功率器件基本单元的新结构，包括以下特征：外延层置于高掺杂剂衬底上，器件的导电沟道在外延层表面，沟道之上是栅极氧化层和栅极，沟道的一端经N型LDD连接至N型漏区，沟道的另一端经N型LDD连接至N型源区，在LDD区处加入电压浮动并与LDD区相反的掺杂区，漏区处有一导电深沟槽连接表面的LDD区至衬底，源区处接触孔沟槽穿过N型源区进入到P型基区，在接触孔沟槽底为高掺杂P区，接触孔沟槽有金属插塞填充，在器件的上表面为源极金属和栅极金属布线，衬底厚度小于250um，背表面沉积多层金属层。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体的说，涉及一种横向的场效应晶体管的新结构与制备方法。
背景技术
从器件的物理结构来看，功率场效应晶体管(Power MOSFET)的导电沟道可分为纵向的和横向的，它具有低正向压降、高转换速度、容易栅控制等特点，在低中压电力电子应用中成为一种重要的半导体器件，目前，功率场效应晶体管作为功率开关器件已被广泛应用于各类电子、通讯产品、电脑、消费电器和汽车电子等。
沟槽式功率场效应晶体管(Trench Power MOSFET)的导电沟道在纵的方向上，与普通横向的功率场效应晶体管相比，在相同面积下，具有更低的导通电阻，因其具有结构上的高效以及导通电阻特性低的优点，沟槽型功率场效应晶体管作为电源控制用电子器件已被广泛应用。
九十年代后期，商用的沟槽式功率场效应晶体管产品开始批量投产，当时，器件的单元尺寸约为4.0um左右，发展至2010年左右，最小单元尺寸已缩小至0.8um，器件的导通电阻得到极大的改进，芯片尺寸大为缩小，随着单元尺寸的缩小，器件栅极电容却大大地增加。总的来说，器件的优点指数(Ron x Qg，Ron为器件的导通电阻，Qg为器件的栅极电容)不但没有改进，反之变得更差。与纵向的沟槽式场效应晶体管相比，横向的场效应晶体管有更好的优点指数，横向的场效应晶体管型功率分立器件主要有两种结构：一种是栅极，源极和漏极都在器件芯片的表面上，另一种是栅极和源极在芯片的表面上而漏极在底面。在二十一世纪的头十年，大部分的消费电子产品对功率器件的电学特性要求较为侧重于导通电阻，而沟槽式场效应晶体管能提供很好的导通电阻，加上成本相对较低，它顺利地成为主流，而横向的场效应晶体管虽然有较好的优点指数，碍于成本较高，未能普及。
随着消费电子产品微型化的趋势，对功率场效应晶体管要求不仅导通电阻要低和开关速度快，还要成本低。沟槽式场效应晶体管导通电阻低和价格便宜，但开关速度相对较慢；横向的场效应晶体管有较好的优点指数，但成本较高，与纵向的沟槽式场效应晶体管相比，现有的横向的场效应晶体管的导通电阻较高，对相同的导通电阻要求，横向的场效应晶体管的芯片面积较大，有些时候芯片面积太大，不能嵌进微型封装内；目前需要一种横向的场效应晶体管功率器件能更好地优化导通电阻，开关速度快和成本。
发明内容
本发明克服了现有器件结构的缺点，提供了一种横向的场效应晶体管功率器件的新型结构与它的制备方法，其较之前的沟槽式功率场效应晶体管或横向的场效应晶体管更有效地优化导通电阻，开关速度和成本。
为了解决上述技术问题，本发明是通过以下设计方案来优化器件的性能：
新型器件的结构是：在横向的场效应晶体管的漏极LDD区处加入电压浮动的而与LDD区相反的掺杂区，如LDD是N型的，加入的会是P型区。为了便于说明，先说说什么是沟槽式功率场效应晶体管基本单元和什么是横向的场效应晶体管基本单元：沟槽式功率场效应晶体管基本单元如图1所示，它是组成沟槽式功率场效应晶体管的基本单元，它的导电沟道在纵的方向上，即与表面垂直；LDMOS是横向的场效应晶体管的一种，现以LDMOS为例，LDMOS可以用来组成横向的场效应晶体管，它的栅极，源极和漏极都在器件芯片的表面上；LDMOS也可以用来组成纵向的场效应功率晶体管，它的栅极和源极在芯片的表面上而漏极在底面，器件的导电沟道在表面上，它的基本单元如图2所示。图2所示的横向的场效应晶体管的导通电阻由以下部分组成：金属与半导体的接触电阻，沟道电阻，LDD的体电阻，深沟槽的体电阻和衬底的体电阻。其中LDD的体电阻是器件的导通电阻的主要组成的一部分，新的器件结构在漏极的LDD区处加入与LDD区相反的电压浮动的掺杂区26，如图3和图4所示，这可以使LDD区的掺杂浓度增高而没有降低器件击穿电压，从而降低了器件的导通电阻又不会影响开关速度。
新的器件结构基本单元可以用来组成不同的功率器件，如：
(i)纵向的场效应功率晶体管，它的栅极和源极在芯片的表面上而漏极在底面，导电沟道在表面上，漏极的连接是用一导电深沟槽把LDMOS在外延层表面的漏区的LDD连接至衬底如图5所示；
(ii)横向的场效应晶体管与沟槽式场效应晶体管集成起来，如图6和图7所示；把沟槽式场效应晶体管与横向的场效应晶体管集成起来就是把沟槽式晶体管的源极与横向的场效应晶体管的源极在芯片内连接起来；把沟槽式晶体管的漏极与横向的场效应晶体管的漏极在芯片内连接起来和把沟槽式晶体管的栅极与横向的场效应晶体管的栅极在芯片内连接起来。其中，源极的连接是透过各自的源极接触孔沟槽交叠来形成；漏极的连接是用一导电深沟槽把LDMOS在外延层表面的漏区连接至沟槽式晶体管在衬底的漏区；栅极的连接是透过图版设计把各自的栅极布线连接起来和引至器件的栅极金属垫层，芯片内也可以是沟槽式晶体管与横向的场效应晶体管有各自的栅极金属垫层，图版设计把各自的栅极布线连接至各自的栅极金属垫层。
沟槽式场效应晶体管的基本单元与横向的场效应晶体管器件的基本单元集成可以有不同的比分，视产品的要求而定，如需要侧重于导通电阻，则沟槽式场效应晶体管成分较多如图6所示；如需要侧重于关速度快，则横向的场效应晶体管成分较多图7所示。沟槽式场效应晶体管与横向的场效应晶体管可有差不多相同的阈值电压，也可以有不同的阈值电压，不同的阈值电压可以透过对硅片表面注入掺杂剂来调节横向的场效应晶体管的阈值电压，使横向的场效应晶体管的阈值电压高于或低于沟槽式晶体管的阈值电压；与器件只有单一的阈值电压相比，有时器件有两个不同的阈值电压更能优化器件的开启与关闭；
(iii)芯片尺寸封装的功率场效应晶体管器件，如图8，图9，图10和图11所示。
横向的场效应晶体管的多晶硅栅层与沟槽式晶体管的多晶硅栅可被金属化，如在多晶硅层表面形成钴化硅(COSi)，钛化硅(TiSi)或钨化硅(WSi)等，用来减少器件的栅极串联电阻。
与现有技术相比，本发明的有益效果是：
采用本发明所述的新型器件结构会更有效地优化导通电阻，开关速度和成本，从而增加了器件的性能价格比。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1是沟槽式功率场效应晶体管基本单元的横切面结构示意图；
图2是LDMOS基本单元的横切面结构示意图；
图3是本发明的横向场效应晶体管(LDMOS)的基本单元的横切面示意图；
图4是本发明的横向场效应晶体管(LDMOS)的基本单元的横切面示意图；
图5是本发明横向的场效应晶体管(LDMOS)的横切面结构示意图；
图6是本发明当沟槽式场效应晶体管成分较多时的横切面结构示意图；
图7是本发明当LDMOS成分较多时的横切面结构示意图；
图8是芯片尺寸封装的场效应晶体管金属布线的俯视结构示意图；
图9是本发明的芯片尺寸封装的场效应晶体管在源极金属垫层下和在漏极金属垫层下的横切面结构示意图；
图10是本发明的LDMOS金属源电极方块垫层下器件的横切面结构示意图；
图11是本发明的LDMOS金属漏电极方块垫层下器件的横切面结构示意图；
图12是本发明实施例1在表面上形成氧化层100和光刻涂层1000的横切面示意图；
图13是本发明实施例1的在LDMOS的漏区处暴露出深沟槽开孔示意图；
图14是本发明实施例1的在LDMOS的漏区处形成深沟槽示意图；
图15是本发明实施例1的在LDMOS的漏区处形成N型高掺杂多晶硅填充深沟槽示意图；
图16是本发明实施例1的栅极沟槽内的牺牲性氧化层示意图；
图17是本发明实施例1的清除掉所有牺牲性氧化层示意图；
图18是本发明实施例1沉积高掺杂的多晶硅后示意图；
图19是本发明实施例1在LDMOS处形成多晶硅栅极后示意图；
图20是本发明实施例1形成P型基区24示意图；
图21是本发明实施例1形成spacer后示意图：
图22是本发明实施例1形成spacer后对硅片表面注入N型掺杂剂示意图；
图23是本发明实施例1通过高温扩散作业后形成N型轻掺杂漏区25(LDD)示意图；
图24是本发明实施例1的注入P型掺杂剂到外延层表面示意图；
图25是本发明实施例1形成在LDD区处电压浮动的P型区26示意图；
图26是本发明实施例1透过层间介质对硅片表面注入N型掺杂剂示意图；
图27是本发明实施例1通过高温扩散作业后形成N型源区27示意图；
图28是本发明实施例1通过蚀刻形成接触孔沟槽28示意图；
图29是本发明实施例1的注入P型掺杂剂到接触孔沟槽底部示意图；
图30是本发明实施例1的填上金属插塞后示意图；
图31是本发明实施例1在该器件的表面上沉积一层铝合金示意图；
图32是本发明实施例3在多晶硅层表面形成金属化硅示意图；
图33是本发明实施例3的器件横切面结构示意图。
图34是本发明实施例4光刻涂层把LDMOS的漏区覆盖起来示意图；
图35是本发明实施例4器件的横切面结构示意图；
图36是本发明的一种变型在实施例5横向场效应晶体管(LDMOS)的基本单元的横切面示意图；
图37是本发明实施例5横向场效应晶体管的一种变型的横切面示意图；
图38是本发明实施例5横向场效应晶体管的一种变型的横切面示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种新型器件结构的制备方法，包括以下步骤：首先将外延层置于高掺杂衬底上方，在LDMOS漏区处形成导电深沟槽把外延层表面LDMOS的漏区连接至衬底，利用沟槽掩模在外延层上进行侵蚀而形成多个栅极沟槽并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层栅极氧化层，然后沉积N型高掺杂剂的多晶硅以填充沟槽并覆盖顶面，利用多晶硅掩模步骤形成LDMOS的多晶硅栅极，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(ＷSi)等，接着对硅片表面注入Ｐ型掺杂剂和N型掺杂剂形成P型区和N型轻掺杂漏区(LDD区)，接着再对硅片表面注入P型掺杂剂，形成在LDD区处的电压浮动的掺杂P区，在表面上积淀层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，然后通过蚀刻形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充，接着在器件的表面沉积一层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层和栅电极金属垫层，然后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面电极。
实施例1：
如图12所示，首先将N型外延层20置于N型衬底10的上方，接着在外延层的上面采用积淀或热生长方式形成氧化层100(厚度为0.0lum至lum氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000。
如图13所示，然后通过深沟槽掩模形成图案暴露出氧化层的一些部分，接着对深沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层。
如图14所示，然后清除掉光刻涂层，接着通过蚀刻形成深沟槽21(深度为0.6um至6.0um，宽度为0.1um至1.5um)，深沟槽穿过N型外延层进入到N型衬底。
如图15所示，在沟槽中沉积N型高掺杂剂的多晶硅22，多晶硅掺杂浓度为Rs=5Ω/口至100Ω/口(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面氧化层上的多晶硅层进行平面腐蚀处理或化学机械，最终使在沟槽内多晶硅顶面离外延层表面下小于1.0um，然后清除掉外延层表面上的氧化层。
如图16所示，在外延层的上面采用积淀或热生长方式形成氧化层100(厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过栅极沟槽掩模形成图案暴露出氧化层的一些部分，对栅极沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层，然后清除掉光刻涂层，通过蚀刻形成栅极沟槽(深度为0.6um至5.0um，宽度为0.12um至1.5um)，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，
如图17所示，然后清除掉外延层表面和栅极沟槽内所有氧化层。
如图18所示，通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层30(厚度为0.01um至0.12um)，在沟槽中沉积N型高掺杂剂的多晶硅31，多晶硅掺杂浓度为RS=5Ω/□至100Q/□(方阻)，以填充沟槽并覆盖顶面。
如图19所示，在多晶硅层上积淀一层光刻涂层1000，然后通过多晶硅掩模形成图案暴露出多晶硅层的一些部分，接着对多晶硅层掩模形成图案暴露出的多晶硅层进行干蚀后，直至暴露出外延层上氧化层，然后清除掉光刻涂层，接着向外延层表面注入P型掺杂剂(硼，剂量为2e12/cm3至2e14/cm3)。
如图20所示，通过高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)把注入的P型掺杂剂推进扩散到外延层中形成P型基区24。
如图21所示，之后在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer 32。，
如图22所示，接着对硅片表面注入N型掺杂剂(剂量为1e12/cm3至1e15/cm3)，有多晶硅层和spacer的部分没有被注入，没有多晶硅层和spacer的部分，N型掺杂剂会注入到外延层表面上，N型掺杂剂可采用砷或磷。
如图23所示，之后通过高温扩散作业(时间为10分钟至200分钟，温度为950℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型轻掺杂漏区(LDD区)25。，
如图24所示，接着对硅片表面注入P型掺杂剂(剂量为1e12/cm3至1e15/cm3)，有多晶硅层和spacer的部分没有被注入，没有多晶硅层和spacer的部分，P型掺杂剂会注入到外延层表面上，P型掺杂剂可采用硼。
如图25所示，之后通过高温扩散作业(时间为10分钟至60分钟，温度为950℃至1100℃)把注入的P型掺杂剂推进扩散到LDD中形成电压浮动的P型掺杂区26。，
如图26所示，接着在最表面上积淀第一层层间介质，然后在层间介质表面上积淀一层光刻涂层１000，之后通过接触孔掩模形成图案暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，之后清除掉光刻涂层，对硅片表面注入N型掺杂剂(剂量为1e１5/cm３至2e16/cm3)，有层间介质覆盖的部分没有被注入，没有层间介质覆盖的部分，N型掺杂剂会注入到外延层表面上形成N型区，N型掺杂剂可采用砷或磷。
如图27所示，注入的N型掺杂剂通过高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)被推进扩散到外延层中形成N型源区27。这步骤所形成的N型源区深度(深度为0.1um至0.6um)。
如图28所示，然后通过蚀刻形成接触孔沟槽28。，
如图29所示，之后对接触孔沟槽底部注入P型高掺杂剂29，杂剂剂量为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图30所示，在接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛／氮化钛层34，接着对接触孔沟槽进行钨35填充以形成金属插塞。如图31所示，在该器件的上面沉积一层铝合金40(厚度为0.8um至5um)，然后通过金属掩模进行金属浸蚀，形成源区金属垫层和栅极金属垫层。
接着在最表面上积淀一层钝化层，通过钝化层掩模进行钝化层浸蚀，形成源区金属垫层开孔和栅极金属垫层开孔，之后把完成前道工序的衬底10研磨其背面至所需厚度，衬底最终厚度小于250um，最后在硅片的背表面沉积多层金属层。
实施例2：
为本发明的一种变型(embodiment)。
步骤与实施例1相同，只是没有图16步骤和图17步骤，其余步骤如实施例1由图12至图15与由图18至图31大概相同，实施例2的器件最终结构参考图5。
实施例3：
为本发明的一种变型(embodiment)。
步骤与实施例1相同，只是在图25步骤之后和步骤26之前，把表面上暴露的多晶硅的表面氧化层清除掉，但需要保留在源区和漏区表面的氧化层，然后在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等，如图32所示，之后步骤如实施例1由图26至图31，实施例2的器件最终结构参考图33。
实施例4：
为本发明的一种变型(embodiment)。
步骤与实施例1相同，只是在图19步骤中，在向外延层表面注入P型掺杂剂前加一掩模步骤把横向场效应晶体管处的漏区覆盖起来，如图34所示，不彼P型掺杂剂注入，实施例2的器件结构参考图35。
实施例5：
为本发明的一种变型(embodiment)。
步骤与实施例1相同，只是在图24步骤中，在向外延层表面注入P型掺杂剂前加一掩模步骤把横向场效应晶体管表面的漏区以外覆盖起来，不彼P型掺杂剂注入，实施例4的器件结构如图36，图37和图38所示。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
参考符号表：
10 衬底
20 外延层
21 深沟槽
22 深沟槽里的高掺杂多晶硅
23 深沟槽侧壁N型源区
24 P犁基
25 轻掺杂漏(LDD)N型区
26 与LDD区相反的电压浮动的掺杂区
27 N型源区
28 接触孔沟槽
29 接触孔沟槽底部的P型高掺杂区
30 栅极氧化层
3l 栅极多晶硅层
32 spacer
33 第一层层间介质
34 钛层/氮化钛层
35 钨
40 金属垫层
50 金属化硅
100 氧化物硬光罩
1000 光刻涂层
Claims (13)
1.一种半导体功率器件的基本单元是横向双扩散场效应晶体管(LDMOS)，基本单元用来组成半导体功率器件，这基本单元包括以下部分：
(1)N型衬底上是外延层，导电沟道在外延层表面，沟道的一端经N型轻掺杂漏区(LDD)连接至N型漏区，沟道的另一端经N型轻掺杂漏区(LDD)连接至N型源区，在LDD区处加入电压浮动并与LDD区相反的掺杂区，多晶硅栅层之下为栅介质层，栅介质层之下为P型基区，多晶硅栅层和栅介质层会与栅极层下导电沟道两旁的N型区稍为交叠，交叠度宽小于1um；
(2)漏区处有一导电深沟槽连接漏极区的LDD至衬底，导电深沟槽侧壁是一N型掺杂层；
(3)源区处有接触孔沟槽穿过N型源区至P型区，在沟槽底有一P+掺杂区，浓度范围是1e14/cm3至5e15/cm3，源区处的接触孔填上金属插塞；
(4)外延层表面上有层间介质，层间介质上为源极金属和栅极金属布线；
(5)完成前度工序的硅片研磨至小于250um厚，在背表面沉积多层金属。
2.根据权利要求1所述的一种半导体功率器件的基本单元，其中基本单元部分(1)中的N型源区处的LDD区没有加入电压浮动并与LDD区相反的掺杂区。
3.根据权利要求1所述的一种半导体功率器件的基本单元，其中基本单元部分(1)中的栅极层下近漏区处与漏区处下没有P型基区。
4.根据权利要求1所述的一种半导体功率器件的基本单元，其中，多晶硅栅层是高掺杂的，多晶硅掺杂浓度为RS=5Ω/□至100Ω/□(方阻)，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等，栅介质层的介质可以是氧化层。
5.根据权利要求1所述的一种半导体功率器件的基本单元，其中，N型衬底是高掺杂的，浓度高于1e19/cm3，其上的外延层可以是N型也可以是P型，浓度范围是1el4/cm3至5e16/cm3。
6.根据权利要求1所述的一种半导体功率器件的基本单元，其中，漏区处的导电深沟槽可以由高掺杂的多晶硅形成，多晶硅掺杂浓度为RS=5Ω/□至100Ω/□(方阻)；导电深沟槽也可以由金属插塞形成，金属插塞材料可以由钛层/氮化钛层和钨组成，沟槽深度从外延层表面至衬底方向算起深度范围为1um至5um；导电深沟槽也可以分为两部分，底部分深度为3um至4.5um，由高掺杂的多晶硅形成，顶部分深度为0.5um至2.0um，由金属插塞形成。
7.根据权利要求1所述的一种半导体功率器件，这器件为纵向功率器件，导电沟道在外延层表面，它由根据权利要求1所述的基本单元(LDMOS)组成。
8.根据权利要求1所述的一种半导体功率器件，这器件为纵向功率器件，它由根据权利要求1所述的基本单元(LDMOS)与沟槽式场效应晶体管在芯片内集成在一起来组成，其中源极的连接是透过各自的源极接触孔沟槽交叠来形成；漏极的连接是用一导电深沟槽把横向的场效应晶体管在外延层表面的漏区延伸至衬底与沟槽式晶体管在衬底的漏区连接起来，栅极的连接是透过图版设计把各自的栅极布线连接起来和引至器件的栅极金属垫层。
9.根据权利要求1所述的一种半导体功率器件，这器件为一种芯片尺寸封装功率器件，它的栅极，源极和漏极都在器件芯片的表面上，这器件由根据权利要求1所述的基本单元(LDMOS)组成。
10.根据权利要求1所述的一种半导体功率器件，这器件为一种芯片尺寸封装功率器件，它的栅极，源极和漏极都在器件芯片的表面上，这器件由根据权利要求1所述的基本单元(LDMOS)与沟槽式场效应晶体管在芯片内集成在一起来组成。
11.一种半导体功率器件的制备方法，包括以下步骤：
(1)首先将N型外延层置于N型高掺杂衬底上方，N型衬底的掺杂浓度高于1e19/cm3，N型外延层的掺杂浓度浓度范围是1e14/cm3至5e16/cm3，在横向的场效应晶体管漏区处形成导电深沟槽把外延层表面横向的场效应晶体管的漏区连接至衬底；
(2)利用栅极沟槽掩模在外延层上进行侵蚀而形成多个栅极沟槽并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层，然后沉积N型高掺杂剂的多晶硅以填充沟槽并覆盖顶面；
(3)利用多晶硅掩模步骤在横向的场效应晶体管单元处形成横向的场效应晶体管的多晶硅栅极，接着对硅片表面注入P型掺杂剂形成P型基区，在横向的场效应晶体管的漏区是有P型掺杂剂注入形成P型区；
(4)在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer 32，接着对硅片表面注入N型掺杂剂形成N型轻掺杂漏区(LDD区)；之后对硅片表面注入P型掺杂剂形成在N型轻掺杂漏区(LDD区)处电压浮动的P型掺杂区；
(5)在表面上积淀层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，N型源区浓度高于1e19/cm3；
(6)然后通过蚀刻形成接触孔沟槽，接着对接触孔沟槽底部注入P型掺杂剂，剂量范围是1e14/cm3至5e15/cm3，并对接触孔沟槽进行金属插塞填充；
(7)接着在器件的表面沉积一层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层和栅电极金属垫层；
(8)然后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面漏电极金属。
12.一种半导体功率器件的制备方法，包括以下步骤：
(1)首先将N型外延层置于N型高掺杂衬底上方，N型衬底的掺杂浓度高于1e19/cm3，N型外延层的掺杂浓度浓度范围是1e14/cm3至5e16/cm3，在横向的场效应晶体管漏区处形成导电深沟槽把外延层表面横向的场效应晶体管的漏区连接至衬底；
(2)在外延层的上表面形成一层薄的栅极氧化层，然后沉积N型高掺杂剂的多晶硅；
(3)利用多晶硅掩模步骤在横向的场效应晶体管单元处形成横向的场效应晶体管的多晶硅栅极，接着对硅片表面注入P型掺杂剂形成P型基区，在横向的场效应晶体管的漏区是有P型掺杂剂注入形成P型区；
(4)在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer 32，接着对硅片表面注入N型掺杂剂形成N型轻掺杂漏区(LDD区)；之后对硅片表面注入P型掺杂剂形成在N型轻掺杂漏区(LDD区)处电压浮动的P型掺杂区；
(5)在表面上积淀层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层问介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，N型源区浓度高于1e19/cm3；
(6)然后通过蚀刻形成接触孔沟槽，接着对接触孔沟槽底部注入P型掺杂剂，剂量范围是1e14/cm3至5e15/cm3，并对接触孔沟槽进行金属插塞填充；
(7)接着在器件的表面沉积一层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层和栅电极金属垫层；
(8)然后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面漏电极金属。
13.根据权利要求11与权利要求12所述的一种半导体功率器件的制备方法，其中步骤(2)所述的多晶硅栅极是高掺杂的，多晶硅掺杂浓度为RS=5Ω/□至100Ω/□(方阻)，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210490394.4A CN103839999A (zh) | 2012-11-27 | 2012-11-27 | 一种功率场效应晶体管的结构与制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210490394.4A CN103839999A (zh) | 2012-11-27 | 2012-11-27 | 一种功率场效应晶体管的结构与制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103839999A true CN103839999A (zh) | 2014-06-04 |
Family
ID=50803318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210490394.4A Pending CN103839999A (zh) | 2012-11-27 | 2012-11-27 | 一种功率场效应晶体管的结构与制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839999A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405879A (zh) * | 2014-08-05 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN105552053A (zh) * | 2016-02-23 | 2016-05-04 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| CN105405879B (zh) * | 2014-08-05 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN109427586A (zh) * | 2017-09-01 | 2019-03-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN110521001A (zh) * | 2016-01-18 | 2019-11-29 | 德克萨斯仪器股份有限公司 | 具有金属填充的深源极触点的功率mosfet |
| CN110729242A (zh) * | 2018-07-17 | 2020-01-24 | 上海宝芯源功率半导体有限公司 | 一种半导体开关器件及其制作方法 |
-
2012
- 2012-11-27 CN CN201210490394.4A patent/CN103839999A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105405879A (zh) * | 2014-08-05 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN105405879B (zh) * | 2014-08-05 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN110521001A (zh) * | 2016-01-18 | 2019-11-29 | 德克萨斯仪器股份有限公司 | 具有金属填充的深源极触点的功率mosfet |
| CN110521001B (zh) * | 2016-01-18 | 2022-05-24 | 德克萨斯仪器股份有限公司 | 具有金属填充的深源极触点的功率mosfet |
| CN105552053A (zh) * | 2016-02-23 | 2016-05-04 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN105552053B (zh) * | 2016-02-23 | 2019-03-08 | 华天科技（昆山）电子有限公司 | Mosfet封装结构及其晶圆级制作方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| US10658379B2 (en) | 2017-08-31 | 2020-05-19 | Yangtze Memory Technologies Co., Ltd. | Array common source structures of three-dimensional memory devices and fabricating methods thereof |
| CN109427586A (zh) * | 2017-09-01 | 2019-03-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制造方法 |
| CN110729242A (zh) * | 2018-07-17 | 2020-01-24 | 上海宝芯源功率半导体有限公司 | 一种半导体开关器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101385147B (zh) | 提高肖特基击穿电压(bv)而不影响集成的mosfet-肖特基器件布局 | |
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| KR20030062236A (ko) | 이중-확산된 바디 프로파일을 갖는 트렌치 모스 전계효과트랜지스터 | |
| CN103730494A (zh) | 一种芯片尺寸封装半导体功率器件的结构 | |
| CN101777514A (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN106024630A (zh) | 沟槽栅功率器件的制造方法及结构 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN103632964A (zh) | 一种制备沟槽半导体功率器件的方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN103730467A (zh) | 一种半导体功率器件的结构与制备方法 | |
| CN203721733U (zh) | 平面型功率mos器件 | |
| CN102130001B (zh) | 沟槽型双层栅功率mos器件的制备方法 | |
| CN103632965A (zh) | 一种制备沟槽栅控功率器件的方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103107186B (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 | |
| CN103730497A (zh) | 一种芯片尺寸封装功率器件的结构 | |
| CN103632963A (zh) | 一种制备沟槽栅控半导体功率器件的方法 | |
| CN103187291A (zh) | 一种制备沟槽半导体功率分立器件的方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of before Expiration of Request of Examination as to Substance |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification that Application Deemed to be Withdrawn |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140604 |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20170504 Address after: Gulou District of Nanjing City, Jiangsu province 210000 loop Longqiao No. 15-1 Applicant after: NANJING LISHENG SEMICONDUCTOR TECHNOLOGY CO., LTD. Address before: 518057 Guangdong city of Shenzhen province Nanshan District Hing Road three No. 8 China University of Geosciences research base in building C608, 610 Applicant before: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. |
|
| TA01 | Transfer of patent application right |