CN103632963A - 一种制备沟槽栅控半导体功率器件的方法 - Google Patents
一种制备沟槽栅控半导体功率器件的方法 Download PDFInfo
- Publication number
- CN103632963A CN103632963A CN201210298917.5A CN201210298917A CN103632963A CN 103632963 A CN103632963 A CN 103632963A CN 201210298917 A CN201210298917 A CN 201210298917A CN 103632963 A CN103632963 A CN 103632963A
- Authority
- CN
- China
- Prior art keywords
- groove
- active area
- contact hole
- place
- termination environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000002019 doping agent Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims description 13
- 238000001459 lithography Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000004064 recycling Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 abstract 7
- 230000003628 erosive effect Effects 0.000 abstract 4
- 239000011229 interlayer Substances 0.000 abstract 3
- 230000000873 masking effect Effects 0.000 abstract 2
- 230000004048 modification Effects 0.000 description 30
- 238000012986 modification Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种制备沟槽栅控半导体功率器件的方法，包括以下步骤：首先利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，并在外延层上进行侵蚀而形成多个沟槽；然后，对外延层注入N型掺杂剂形成N型源区，接着在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；最后，在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，采用本制备方法，省略了基区掩模和源区掩模的制备工序，使器件的制造成本得到了较大的降低。
Description
技术领域
本发明涉及半导体功率分立器件技术领域，具体的说，涉及一种沟槽型栅控半导体功率分立器件的制备方法。
背景技术
目前，功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)已广泛应用于各类电子、通讯产品，电脑，消费电器，汽车等，同时，其在工业上也有多种应用。
功率MOSFET所代表的功率半导体器件，由于导通电阻低且可高速开关，所以其可有效地控制高频大电流。同时，功率MOSFET作为小型功率转换元件正被广泛地利用在例如功率放大器、功率转换器、低噪音放大器以及一些个人计算机的电源部分开关、电源电路，其特点是低功耗、速度快。
沟槽型功率MOSFET，因其具有结构上的高效以及导通电阻特性低的优点，其作为电源控制用电子器件被广泛应用，产业的蓬勃发展要求电源电路具有更高的效率和更小的功耗，同时要求价格便宜，迫使生产厂家把制作成本降低。
在现有的沟槽型功率MOSFET的设计和制造领域中，MOSFET的基区和源区是各自都需要基区掩模和源区掩模步骤引入的，为了降低制造成本，有些之前提出的，如公开了的日本应用物理学杂志的一篇文章(Japanese Journal of Applied Physics Vol 47，No.3，2008，pp.1507-1511)，或美国专利文献US20110233667，US20090085074，US20110233666，US077996427等，试图省略 基区或源区掩模步骤的制造方法，其步骤较为复杂，不易生成，或其终端(termination)结构不好，以至制造出的半导体器件的击穿电压和可靠性相对较差。
发明内容
本发明克服了现有技术中的缺点，提供了一种制备沟槽栅控半导体功率器件的方法，其较之前的沟槽型功率分立器件制造方法步骤少，省略了基区和源区掩模步骤或只省略了基区掩模步骤，降低了沟槽型功率分立器件的制造成本，而且不影响沟槽型功率分立器件的电气性能，质量和可靠性，进而提高了半导体器件的性能价格比。
为了解决上述技术问题，本发明是通过以下技术方案来实现省略基区和源区掩模步骤的：
一种制备沟槽栅控半导体功率器件的方法，包括以下步骤：
(1)利用沟槽掩模对衬底10上的外延层200注入P型掺杂剂形成P型基区201，并在外延层上进行侵蚀而形成多个沟槽(300)；
(2)然后，对外延层注入N型掺杂剂形成N型源区(204)；
(3)在外延层表面沉积层间介质401，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；
(4)在器件的上表面沉积金属层404，利用金属掩模进行金属侵蚀，形成源区金属垫层(405)和栅极连线(406)和终端区场板(407)。
进一步，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层1000，再通过 沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，然后清除掉光刻涂层；
b、在表面注入P型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分会被注入，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层中形成P型基区201；
c、通过刻蚀形成沟槽300，该沟槽穿过P型基区延伸至外延层，对沟槽进行牺牲性氧化，然后清除掉所有氧化层；
d、在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层301，再在沟槽中沉积N型高掺杂剂的多晶硅302，以填充沟槽并覆盖顶面；
e、对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽303A连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度与有源区的沟槽宽度不一样；终端区处有部分沟槽的宽度比有源区的沟槽宽度窄，如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.15um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图13，图14图和图15。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤c中，所述的沟槽300的深度不是全都一样，终端区处至少有一条沟槽303A连续地把有源区围起来，其中在有源区的沟槽深度范围是0.8um至5.0um，终端区区处有部分沟槽的深度与有源区的沟槽深度不一样；终端区处有部分沟 槽的深度比有源区的沟槽深度浅，如有源区的沟槽深度为1.0um，终端区处有部分沟槽的深度为0.8um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图14和参考图15。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度比有源区的沟槽宽度宽，如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.8um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图16。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有二条沟槽303A和303B连续地把有源区围起来，其中在有源区的沟槽与沟槽的距离范围是0.8um至3.0um，终端区处有部分沟槽与沟槽的距离比有源区的沟槽与沟槽的距离为窄，如有源区的沟槽与沟槽的距离是1.0um，终端区处有部分沟槽与沟槽的距离是0.18um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图13，图14，图15，图16和图17等。
进一步，所述步骤(2)包括以下步骤：
a、在表面注入N型掺杂剂，并通过二次高温扩散作业将N型掺杂剂推进扩散到P型基区中形成N型源区204；
进一步，所述步骤(3)包括以下步骤：
a、在最顶层表面沉积层间介质；
b、在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；
c、通过层间介质开孔，对外延层表面进行侵蚀，形成接触孔沟槽，接触孔沟槽穿过N型源区进入到P型基区中，之后对接触孔沟槽注入P型高掺杂剂；
d、在接触孔沟槽侧壁、底部以及层间介质表面上依次沉积一层钛层和一层氮化钛层，再对接触孔沟槽进行钨填充以形成接触孔沟槽金属插塞。
进一步，所述步骤(3)的特征在于，在步骤a中，在最顶层表面依次沉积无掺杂二氧化硅和硼磷玻璃形成层间介质。
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤b中，接触孔掩模在终端区处除了栅极沟槽外没有接触孔，在终端区处除了栅极沟槽外没有形成接触孔沟槽，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图15。
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤b中，接触孔掩模在终端区处除了栅极沟槽外至少有一接触孔，在终端区处除了栅极接触孔沟槽外形成至少有一接触孔沟槽，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图14，和图16。
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤b中，接触孔掩模在终端区处有接触孔把沟槽两旁的N区除掉，这种把沟槽两旁的N区除掉的接触孔的宽度为0.2um至10.0um，参考图18和图19。
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤b中，接触孔掩模在终端区处有接触孔把沟槽两旁的N区除掉，连同沟槽顶部一起除掉，这种把沟槽顶部也一起除掉的接触孔的宽度为0.6um至10.0um，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图20。
本发明的制备方法亦可用于只省略了基区掩模而源区需要源区掩模步骤引入，它的制备方法包括以下步骤：
(1)利用沟槽掩模对衬底10上的外延层200注入P型掺杂剂形成P型基区201，并在外延层上进行侵蚀而形成多个沟槽(300)；
(2)利用源区掩模步骤形成源区(204)；
(3)在外延层表面沉积层间介质401，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；
(4)在器件的上表面沉积金属层404，利用金属掩模进行金属侵蚀，形成源区金属垫层(405)和栅极连线(406)和终端区场板(407)。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽303A连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度与有源区的沟槽宽度不一样；终端区处有部分沟槽的宽度比有源区的沟槽宽度窄，如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.15um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图21，图 22和图23。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤(1)中，所述的沟槽300的深度不是全都一样，终端区处至少有一条沟槽303A连续地把有源区围起来，其中在有源区的沟槽深度范围是0.8um至5.0um，终端区区处有部分沟槽的深度与有源区的沟槽深度不一样；终端区处有部分沟槽的深度比有源区的沟槽深度浅，如有源区的沟槽深度为1.0um，终端区处有部分沟槽的深度为0.8um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图21，图22和图23。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度比有源区的沟槽宽度宽，如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.8um，这会使有源区的击穿电压比终端区的击穿电压低，这使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图24。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有二条沟槽303A和303B连续地把有源区围起来，其中在有源区的沟槽与沟槽的距离范围是0.8um至3.0um，终端区处有部分沟槽与沟槽的距离比有源区的沟槽与沟槽的距离为窄，如有源区的沟槽与沟槽的距离是1.0um，终端区处有部分沟槽与沟槽的距离是0.18um，这会使有源区的击穿电压比终端区的击穿电压低，这使 器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图21，图22，图23和图24。
进一步，所述步骤(2)包括以下步骤：
a、利用源区掩模步骤，在表面注入N型掺杂剂，并通过二次高温扩散作业将N型掺杂剂推进扩散到P型基区中形成N型源区204
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤(3)中，接触孔掩模在终端区处除了栅极沟槽外没有接触孔，在终端区处除了栅极接触孔沟槽外没有形成接触孔沟槽，参考图22。
进一步，所述步骤(3)在本发明的一种变型(embodiment)中包括以下步骤：
在步骤(3)中，接触孔掩模在终端区处除了栅极沟槽外至少有一接触孔，在终端区处除了栅极接触孔沟槽外形成至少有一接触孔沟槽，使器件的击穿先发生在有源区中，因而器件的击穿电压更稳定，参考图24，图25，图26和图27。
与现有技术相比，本发明的有益效果是：
采用本发明的制备方法，省略了基区掩模和源区掩模的制备工序或只省略了基区掩模的制备工序，，使器件的制造成本得到了较大的降低；同时不会影响器件原有的电气特性，从而增加了器件的性能价格比，而且不影响沟槽型功率分立器件的质量和可靠性。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1是本发明实施例1的暴露氧化层400示意图；
图2是本发明实施例1的暴露外延层示意图；
图3是本发明实施例1的注入P型掺杂剂示意图；
图4是本发明实施例1的P型基区201示意图；
图5是本发明实施例1的沟槽300示意图；
图6是本发明实施例1的清除掉所有牺牲性氧化层示意图；
图7是本发明实施例1的栅极氧化层301示意图；
图8是本发明实施例1的沉积高掺杂的多晶硅302示意图；
图9是本发明实施例1的N型源区204示意图；
图10是本发明实施例1的层间介质401示意图；
图11是本发明实施例1的接触孔沟槽示501意图；
图12是本发明实施例1的铜铝合金层404示意图；
图13是本发明实施例1的器件的横截面示意图；
图14是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图15是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图16是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图17是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图18是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图19是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图20是本发明实施例1(本发明的一种变型)的器件的横截面示意图；
图21是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图22是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图23是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图24是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图25是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图26是本发明实施例2(本发明的一种变型)的器件的横截面示意图；
图27是本发明实施例2(实施例的一种变型)的器件的横截面示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种制备沟槽栅控半导体功率器件的方法，包括以下步骤：首先利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，并在外延层上进行侵蚀而形成多个沟槽；然后，对外延层注入N型掺杂剂形成N型源区，接着在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；最后，在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，采用本制备方法，省略了基区掩模和源区掩模的制备工序，使器件的制造成本得到了较大的降低。
实施例1：
如图1所示，外延层200置于衬底10的上方，首先在外延层的上面采用积淀或热生长方式形成氧化层400(厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过沟槽掩模形成图案暴露出氧化层的一些部分。
如图2所示，对沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层，然后清除掉光刻涂层。
如图3所示，对硅片表面注入P型掺杂剂(剂量为2e12/cm3至2e14/cm3)，有原氧化层400覆盖的部分没有被注入，没有原氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上形成P型区，P型掺杂剂可采用B11(硼boron)。
如图4所示，注入的P型掺杂剂通过一次高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)被推进扩散到外延层中形成P型基区201。这步骤所形成的P型基区深度(深度为0.3um至4.0um)并非最终深度，因为这步骤之后还有其它高温作业，所以，这步骤所形成的P型基区深度要适当调整。
如图5所示，通过蚀刻形成沟槽300，该沟槽(深度为0.8um至5.0um，宽度为0.12um至1.5um)穿过P型基区延伸至N型外延层。
如图6所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，然后清除掉所有氧化层。
如图7所示，并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层301(厚度为0.01um至0.12um)。
如图8所示，在沟槽中沉积N型高掺杂剂的多晶硅302，多晶硅掺杂浓度为 RS＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
如图9所示，再向外延层注入N型掺杂剂(磷或砷，剂量为1e15/cm3至2e16/cm3)，在外延层上形成N型区，通过二次高温扩散处理，温度为950至1200℃，时间为10分钟至100分钟，使N型区推進扩散到P型基区形成N型源区204(N型源区深度为0.2um至0.8um，P型基区深度为0.5um至4.5um)。
如图10所示，在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1um至0.5um)，然后沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质401。
如图11所示，在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；接着对含有掺杂剂的外延层进行浸蚀，使接触孔沟槽500(深度为0.4um至1.0um，宽度为0.12um至1.6um)穿过N型源区进入到P型基区，之后对接触孔沟槽注入P型高掺杂剂205，杂剂浓度为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图12所示，在接触孔沟槽侧壁、底部以及外延层上表面沉积一层钛/氮化钛层402，接着对接触孔沟槽进行钨403填充以形成金属插塞，再在该器件的上面沉积一层铝铜合金404(厚度为0.8um至10um)。
如图13所示，然后通过金属掩模进行金属浸蚀，形成源区金属垫层(405)和栅极连线(406)和终端区场板(407)。
实施例2：
为本发明的一种变型(embodiment)。
步骤与实施例1由图1至图8相同，然后利用源区掩模步骤形成N型源区204，余下步骤与实施例1由图10至图13相同。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之。
参考符号表：
10 衬底
200 外延层
201 P型基区
204 N型源区
205 接触孔沟槽底部的P型高掺杂区
300 沟槽
301 栅极氧化层
302 高掺杂的多晶硅
303A 把有源区连续地围起来的一条沟槽
303B 把有源区连续地围起来的一条沟槽
400 氧化层
401 层间介质
402 钛层/氮化钛层
403 钨
404 铝铜合金
405 源区金属垫层
406 栅极连线
407 端区场板
501 接触孔沟槽
1000 光刻涂层。
Claims (18)
1.一种制备沟槽栅控半导体功率器件的方法，其特征在于，包括以下步骤：
(1)利用沟槽掩模对衬底10上的外延层200注入P型掺杂剂形成P型基区201，并在外延层上进行侵蚀而形成多个沟槽(300)；
(2)然后，对外延层注入N型掺杂剂形成N型源区(204)；
(3)在外延层表面沉积层间介质401，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；
(4)在器件的上表面沉积金属层404，利用金属掩模进行金属侵蚀，形成源区金属垫层(405)和栅极连线(406)和终端区场板(407)。
2.根据权利要求1所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层1000，再通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，然后清除掉光刻涂层；
b、在表面注入P型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分会被注入，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层中形成P型基区201；
c、通过刻蚀形成沟槽300，该沟槽穿过P型基区延伸至外延层，对沟槽进行牺牲性氧化，然后清除掉所有氧化层；
d、在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层301，再在沟槽中沉积N型高掺杂剂的多晶硅302，以填充沟槽并覆盖顶面；
e、对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。
3.根据权利要求2所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度与有源区的沟槽宽度不一样；终端区处有部分沟槽的宽度比有源区的沟槽宽度窄，例如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.15um。
4.根据权利要求2所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤c中，所述的沟槽300的深度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽深度范围是0.8um至5.0um，终端区处有部分沟槽的的深度与有源区的沟槽深度不一样；终端区处有部分沟槽的深度比有源区的沟槽深度浅，例如有源区的沟槽深度为1.0um，终端区处有部分沟槽的深度为0.8um。
5.根据权利要求2所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度比有源区的沟槽宽度宽，例如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.8um。
6.根据权利要求2所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤c中，所述的沟槽300的宽度不是全都一样，终端区处至少有二条沟槽连续地把有源区围起来，其中在有源区中的沟槽与沟槽的距离范围是0.8um至3.0um，终端区处有部分沟槽与沟槽的距离比有源区的沟槽与沟槽的距离窄，例如有源区的沟槽与沟槽的距离是1.0um，终端区处有部分沟槽与沟槽的距离是0.18um。
7.根据权利要求1所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，所述步骤(3)包括以下步骤：
a、在最顶层表面沉积层间介质；
b、在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；
c、通过层间介质开孔，对外延层表面进行侵蚀，形成接触孔沟槽，接触孔沟槽穿过N型源区进入到P型基区中，之后对接触孔沟槽注入P型高掺杂剂；
d、在接触孔沟槽侧壁、底部以及层间介质表面上依次沉积一层钛层和一层氮化钛层，再对接触孔沟槽进行钨填充以形成接触孔沟槽金属插塞。
8.根据权利要求7所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤b中，接触孔掩模在终端区处除了栅极沟槽外没有接触孔，在终端区处除了栅极沟槽外没有形成接触孔沟槽。
9.根据权利要求7所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤b中，接触孔掩模在终端区处除了栅极沟槽外至少有一接触孔，在终端区处除了栅极接触孔沟槽外形成至少有一接触孔沟槽。
10.根据权利要求7所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤b中，接触孔掩模在终端区处至少有一接触孔把沟槽两旁的N区除掉，这种把沟槽两旁的N区除掉的接触孔的宽度为0.2um至10.0um。
11.根据权利要求7所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤b中，接触孔掩模在终端区处的接触孔把沟槽两旁的N区除掉，连同沟槽顶部也一起除掉，这种把沟槽顶部也一起除掉的接触孔的宽度为0.6um至10.0um。
12.一种制备沟槽栅控半导体功率器件的方法只省略了基区掩模而源区需要源区掩模步骤引入，其特征在于，包括以下步骤：
(1)利用沟槽掩模对衬底10上的外延层200注入P型掺杂剂形成P型基区201，并在外延层上进行侵蚀而形成多个沟槽(300)；
(2)利用源区掩模步骤形成源区(204)
(3)在外延层表面沉积层间介质401，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；
(4)在器件的上表面沉积金属层404，利用金属掩模进行金属侵蚀，形成源区金属垫层(405)和栅极连线(406)和终端区场板(407)。
13.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度与有源区的沟槽宽度不一样；终端区处有部分沟槽的宽度比有源区的沟槽宽度窄，例如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.15um。
14.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(1)中，所述的沟槽300的深度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽深度范围是0.8um至5.0um，终端区处有部分沟槽的深度与有源区的沟槽深度不一样；终端区处有部分沟槽的深度比有源区的沟槽深度浅，例如有源区的沟槽深度为1.0um，终端区处有部分沟槽的深度为0.8um。
15.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有一条沟槽连续地把有源区围起来，其中在有源区的沟槽宽度范围是0.15um至1.5um，终端区处有部分沟槽的宽度比有源区的沟槽宽度宽，例如有源区的沟槽宽度为0.2um，终端区处有部分沟槽的宽度为0.8um。
16.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(1)中，所述的沟槽300的宽度不是全都一样，终端区处至少有二条沟槽连续地把有源区围起来，其中在有源区的沟槽与沟槽的距离范围是0.8um至3.0um，终端区处有部分沟槽与沟槽的距离比有源区的沟槽与沟槽的距离窄，例如有源区的沟槽与沟槽的距离是1.0um，终端区处有部分沟槽与沟槽的距离是0.18um。
17.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(3)中，接触孔掩模在终端区处除了栅极沟槽外没有接触孔，在终端区处除了栅极沟槽外没有形成接触孔沟槽。
18.根据权利要求12所述的一种制备沟槽栅控半导体功率器件的方法，其特征在于，在步骤(4)中，接触孔掩模在终端区处除了栅极沟槽外至少有一接触孔，在终端区处除了栅极接触孔沟槽外形成至少有一接触孔沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210298917.5A CN103632963A (zh) | 2012-08-21 | 2012-08-21 | 一种制备沟槽栅控半导体功率器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210298917.5A CN103632963A (zh) | 2012-08-21 | 2012-08-21 | 一种制备沟槽栅控半导体功率器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103632963A true CN103632963A (zh) | 2014-03-12 |
Family
ID=50213865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210298917.5A Pending CN103632963A (zh) | 2012-08-21 | 2012-08-21 | 一种制备沟槽栅控半导体功率器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632963A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785273A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN117747669A (zh) * | 2024-02-19 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种沟槽栅mos半导体器件及其制造方法 |
-
2012
- 2012-08-21 CN CN201210298917.5A patent/CN103632963A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785273A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN107785273B (zh) * | 2016-08-31 | 2020-03-13 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN117747669A (zh) * | 2024-02-19 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种沟槽栅mos半导体器件及其制造方法 |
| CN117747669B (zh) * | 2024-02-19 | 2024-04-30 | 中国科学院长春光学精密机械与物理研究所 | 一种沟槽栅mos半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101777514B (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN103632964A (zh) | 一种制备沟槽半导体功率器件的方法 | |
| CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| CN102034707A (zh) | 一种igbt的制作方法 | |
| CN102789979A (zh) | 肖特基二极管及其形成方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN103187288A (zh) | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 | |
| CN103187303B (zh) | 功率半导体装置的制作方法 | |
| CN101803030A (zh) | 半导体功率装置的制造方法 | |
| CN103632965A (zh) | 一种制备沟槽栅控功率器件的方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN103632963A (zh) | 一种制备沟槽栅控半导体功率器件的方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102254822B (zh) | 制造功率半导体器件的方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN103187291B (zh) | 一种制备沟槽半导体功率分立器件的方法 | |
| CN108417637A (zh) | 一种多沟槽半导体功率器件及其制备方法 | |
| CN103187292B (zh) | 一种制造沟槽型半导体功率器件的方法 | |
| CN103219241B (zh) | 一种制备沟槽半导体分立器件的方法 | |
| CN103187287B (zh) | 一种沟槽半导体分立器件的制备方法 | |
| CN112530867B (zh) | 沟槽型场效应晶体管结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of before Expiration of Request of Examination as to Substance |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification that Application Deemed to be Withdrawn |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140312 |