CN103187291B - 一种制备沟槽半导体功率分立器件的方法 - Google Patents
一种制备沟槽半导体功率分立器件的方法 Download PDFInfo
- Publication number
- CN103187291B CN103187291B CN201110458250.6A CN201110458250A CN103187291B CN 103187291 B CN103187291 B CN 103187291B CN 201110458250 A CN201110458250 A CN 201110458250A CN 103187291 B CN103187291 B CN 103187291B
- Authority
- CN
- China
- Prior art keywords
- trench
- groove
- epitaxial loayer
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种制备沟槽半导体功率分立器件的方法，包括以下步骤：首先利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，再在外延层上进行侵蚀而形成多个栅极沟槽；并向沟槽顶部的侧壁注入N型掺杂剂，形成N型源区；然后，在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行金属插塞填充；最后，在器件的上表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，采用本制备方法，省略了基区掩模和源区掩模的制备工序，使器件的制造成本得到了较大的降低；同时不会影响器件原有的电气特性，从而增加了器件的性能价格比。
Description
技术领域
本发明涉及半导体功率分立器件技术领域，具体的说，涉及一种制备沟槽半导体功率分立器件的方法。
背景技术
目前，功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)已广泛应用于各类电子、通讯产品中，同时，其在工业上也有多种应用。
功率MOSFET所代表的功率半导体器件，由于导通电阻低且可高速开关，所以其可有效地控制高频大电流。同时，功率MOSFET作为小型功率转换元件正被广泛地利用在例如功率放大器、功率转换器、低噪音放大器以及一些个人计算机的电源部分开关、电源电路，其特点是低功耗、速度快。
沟槽型功率MOSFET，因其具有结构上的高效以及导通电阻特性低的优点，其作为电源控制用电子器件被广泛应用。
在现有的沟槽型功率MOSFET的设计和制造领域中，MOSFET的基区和源区是各自都需要基区掩模和源区掩模步骤引入的，而有些之前提出的，如公开了的美国专利文献US07799642，US20090085074，US20110233666，US20110233667等，试图省略基区或源区掩模步骤的制造方法，其步骤较为复杂，不易生成，而且制造出的半导体器件的终端(termination)结构不好，以至器件的击穿电压和可靠性也相对较差。
发明内容
本发明克服了现有技术中的缺点，提供了一种制备沟槽半导体功率分立器件的方法，其较之前的沟槽型功率分立器件制造方法步骤少，省略了基区或源区掩模步骤，降低了沟槽型功率分立器件的制造成本，进而提高了半导体器件的性能价格比，而且不影响沟槽型功率分立器件的电气性能，质量和可靠性。
本发明可用于制备12V至1200V的沟槽半导体功率分立器件。
为了解决上述技术问题，本发明是通过以下技术方案实现的：
一种制备沟槽半导体功率分立器件的方法，包括以下步骤：
(1)利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，再在外延层上进行侵蚀而形成多个栅极沟槽；并向沟槽顶部的侧壁注入N型掺杂剂，形成N型源；
(2)在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行金属插塞填充；
(3)在器件的上表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
进一步，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层，再通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，沟槽掩模开孔不是全都一样大小，其中的宽度范围是0.2um至2.0um，然后清除掉光刻涂层；
b、在表面注入P型掺杂剂，有氧化层覆盖的部分没有被注入，没有氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层内形成P型基区；
c、通过刻蚀形成沟槽，该沟槽穿过P型基区延伸至外延层，对沟槽进行牺牲性氧化，然后清除掉所有氧化层；
d、在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层，再在沟槽中沉积N型高掺杂剂的多晶硅，以填充沟槽并覆盖顶面；
e、对在外延层表面上的多晶硅层进行化学机械抛光或腐蚀，把从最表面至沟槽内顶部处外延层表面以下一段深度的多晶硅都清除掉，深度为外延层表面以下0.3um至0.8um；
f、向沟槽顶部的侧壁注入N型掺杂剂，并通过二次高温扩散作业将N型掺杂剂推进扩散到P型基区中，在沟槽顶部侧壁的外延层上形成N型源区。
进一步，其特征在于，所述一次高温扩散作业温度为950至1200℃，时间为10分钟至1000分钟，所述二次高温扩散作业温度为950至1200℃，时间为10分钟至100分钟。
进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤c中，在刻蚀沟槽前，先沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上，这步骤的好处是使有些沟槽掩模的开孔有被P型掺杂剂注入但没有N型掺杂剂注入，也没有被开出沟槽，器件的终端结构更好，因而器件的击穿电压更高和更稳定，然后对氧化层进行干蚀，清除开孔里的氧化层，暴露出开孔里的外延层；之后刻蚀沟槽。
进一步，所述步骤(2)包括以下步骤：
a、在最顶层表面沉积层间介质；
b、通过接触孔掩模对层间介质和外延层表面进行侵蚀，形成接触孔沟槽，接触孔沟槽穿过N型源区进行到P型基区，接着对接触孔沟槽注入P型高掺杂剂；
c、在接触孔沟槽侧壁、底部以及层间介质表面上沉积一钛层和氮化钛层，并对接触孔沟槽进行钨填充以形成沟槽金属插塞。
进一步，其特征在于，在步骤a中，在最顶层表面依次沉积无掺杂二氧化硅和硼磷玻璃形成层间介质。
进一步，所述步骤(3)中的金属层为铝铜合金。
与现有技术相比，本发明的有益效果是：
采用本发明的制备方法，省略了基区掩模和源区掩模的制备工序，使器件的制造成本得到了较大的降低；同时不会影响器件原有的电气特性，从而增加了器件的性能价格比，而且不影响沟槽型功率MOSFET的质量和可靠性。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1是本发明实施例1的暴露氧化层示意图；
图2是本发明实施例1的暴露外延层示意图；
图3是本发明实施例1的注入P型掺杂剂示意图；
图4是本发明实施例1的P型基区示意图；
图5是本发明实施例1的沟槽示意图；
图6是本发明实施例1的对沟槽进行牺牲性氧化处理示意图；
图7是本发明实施例1的清除掉所有牺牲性氧化层示意图；
图8是本发明实施例1的栅极氧化层示意图；
图9是本发明实施例1的沉积高掺杂的多晶硅示意图；
图10是本发明实施例1的多晶硅层被侵蚀至沟槽顶部下一段深度的示意图；
图11是本发明实施例1的向沟槽顶部的侧壁注入N型掺杂剂示意图；
图12是本发明实施例1的N型源区示意图；
图13是本发明实施例1的沉淀一层二氧化硅以填充沟槽顶部的示意图；
图14是本发明实施例1的进行平面处理示意图；
图15是本发明实施例1的层间介质示意图；
图16是本发明实施例1的接触孔沟槽示意图；
图17是本发明实施例1的金属插塞示意图；
图18是本发明实施例1的铜铝合金层示意图；
图19是本发明实施例2(本发明的另一种变型)的铜铝合金层示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种制备沟槽半导体功率分立器件的方法，包括以下步骤：首先利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，接着在外延层上进行侵蚀而形成多个栅极沟槽；并向沟槽顶部的侧壁注入N型掺杂剂，形成N型源区；然后，在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行金属插塞填充；最后，在器件的上表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
实施例1：
如图1所示，外延层生长在衬底的上方，首先在外延层的上面采用积淀或热生长方式形成氧化层(厚度为0.3um至1.5um的氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分。
如图2所示，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成开孔，然后清除掉光刻涂层。
如图3所示，对硅片表面注入P型掺杂剂(剂量为8e12/cm3至2e14/cm3)，有厚氧化层覆盖的部分没有被注入，没有厚氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，P型掺杂剂可采用B11(硼boron)。
如图4所示，注入的P型掺杂剂通过一次高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)被推进扩散到外延层中形成P型基区，这步骤所形成的P型基区深度(深度为1.0um至4.0um)并非最终深度，因为这步骤之后还有其它高温作业，所以，这步骤所形成的基区深度要适当调整。
如图5所示，通过刻蚀形成沟槽，该沟槽(深度为1.0um至7.0um，宽度为0.2um至2.0um)穿过P型基区延伸至N型外延层。
如图6所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，牺牲性氧化作业将P型掺杂物进一步推进扩散到外延层。
如图7所示，清除掉沟槽的侧壁和底部的氧化层，仍保留外延层上的氧化层。
如图8所示，并通过热生长的方式，在沟槽暴露着的侧壁和底部形成一层薄的栅极氧化层(厚度为0.02um至0.12um)。
如图9所示，在沟槽中沉积N型高掺杂剂的多晶硅，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面。
如图10所示，接着对在外延层表面上的多晶硅层进行化学机械抛光和腐蚀处理，把从最表面至沟槽内顶部处外延层表面以下一段深度的多晶硅都清除掉，深度为外延层表面以下0.3um至0.8um。
如图11所示，向沟槽顶部的侧壁注入N型掺杂剂(砷或磷：剂量为1e15/cm3至2e16/cm3)，高温扩散后在沟槽顶部侧壁的外延层上形成N型源区。
如图12所示，通过二次高温扩散作业，温度为950至1200℃，时间为10分钟至100分钟，使P型基区和N型源区推进扩散到外延层中(N型源区深度为0.4um至1.0um，P型基区深度为1.0um至4.5um)。
如图13所示，用LPCVD方法沉淀一层二氧化硅(厚度为0.05um至0.5um)以填充沟槽顶部。
如图14所示，接着对在外延层表面上的氧化层进行化学机械抛光或腐蚀处理，把外延层表面上的氧化层都清除掉。
如图15所示，在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1um至0.5um)，然后沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质。
如图16所示，通过接触孔掩模，对层间介质和外延层进行浸蚀，使接触沟槽(深度为0.4um至1.0um，宽度为0.20um至1.0um)穿过N型源区进入到P型基区，之后对接触孔沟槽注入P型高掺杂剂，杂剂浓度为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图17所示，在接触孔沟槽侧壁、底部以及层间介质表面上依次沉积一层钛和一层氮化钛层，再对接触孔沟槽进行钨填充以形成沟槽金属插塞。
如图18所示，在该器件的上表面沉积一层铝铜合金(厚度为0.8um至10um)，然后通过金属掩模进行金属浸蚀，形成金属垫层和连线。
实施例2：
本实施例的技术方案与实施例1大致相同，其区别仅在于：
在上述实施例1中图5刻蚀沟槽前，先沉淀一层氧化层并把在氧化层中的沟槽掩模开孔宽度范围由0.2um至0.6um的开孔封上，封上的开孔宽度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等，视制备方法而定，这步骤的好处是使有些沟槽掩模的开孔有被P型掺杂剂注入但没有N型掺杂剂注入，也没有被开出沟槽，器件的终端结构更好，因而器件的击穿电压更高和更稳定，然后对氧化层进行干蚀，清除开孔上的氧化层，暴露出开孔上的外延层；之后刻蚀沟槽，这时只有那些未被沉淀的氧化层封上的开孔才被开出沟槽，该沟槽(深度为1.0um至7.0um，宽度为0.2um至2.0um)穿过P型基区延伸至外延层，其他步骤和实施例1相同，器件的横截面如图19所示。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制备沟槽半导体功率分立器件(例如，沟槽绝缘栅双极晶体管(TrenchIGBT)或沟槽二极管、沟槽有特基二极管)，本发明可用于制备12V至1200V的沟槽半导体功率分立器件，本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之。
Claims (10)
1.一种制备沟槽半导体功率分立器件的方法，其特征在于，由以下步骤构成：
(1)利用沟槽掩模对衬底上的外延层注入P型掺杂剂形成P型基区，再在外延层上进行侵蚀而形成多个栅极沟槽；并向沟槽顶部的侧壁注入N型掺杂剂，形成N型源；
(2)在外延层表面沉积层间介质，再利用接触孔掩模，对层间介质和外延层表面进行侵蚀形成接触沟槽，并对接触沟槽进行金属插塞填充；
(3)在器件的上表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线。
2.根据权利要求1所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，所述步骤(1)包括以下步骤：
a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层，接着通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层,形成在氧化层上的多个沟槽掩模开孔，然后清除掉光刻涂层；
b、在表面注入P型掺杂剂，有氧化层覆盖的部分没有被注入，没有氧化层覆盖的部分，P型掺杂剂会注入到外延层表面上，通过一次高温扩散作业将P型掺杂剂推进扩散到外延层中形成P型基区；
c、通过刻蚀在开孔处形成沟槽，该沟槽穿过P型基区延伸至外延层，对沟槽进行牺牲性氧化，然后清除掉所有氧化层；
d、在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层，再在沟槽中沉积N型高掺杂剂的多晶硅，以填充沟槽并覆盖顶面；
e、对在外延层表面上的多晶硅层进行化学机械抛光或腐蚀，把从最上表面至沟槽内顶部处外延层表面以下一段深度的多晶硅都清除掉,深度为外延层表面以下0.3um至0.8um；
f、向沟槽顶部的侧壁注入N型掺杂剂，再通过二次高温扩散作业将N型掺杂剂推进扩散到P型基区中,在沟槽顶部侧壁的外延层上形成N型源区。
3.根据权利要求2所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，在步骤a中，所述的沟槽掩模开孔不是全都一样大小,其中的宽度范围是0.2um至2.0um。
4.根据权利要求2所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，在步骤b中，P型掺杂剂是从沟槽掩模开孔处注入到外延层表面上。
5.根据权利要求2所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，在步骤c中，在刻蚀沟槽前,先沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上，然后对氧化层进行干蚀，清除开孔里的氧化层，暴露出开孔里的外延层；之后刻蚀沟槽。
6.根据权利要求2所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，在步骤d中，通过热生长的方式，在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层。
7.根据权利要求2所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，所述一次高温扩散作业温度为950至1200℃，时间为10分钟至1000分钟，所述二次高温扩散作业温度为950至1200℃，时间为10分钟至100分钟。
8.根据权利要求1所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，所述步骤(2)包括以下步骤：
a、在最顶层表面沉积层间介质；
b、通过接触孔掩模对层间介质和外延层表面进行侵蚀，形成接触孔沟槽，接触孔沟槽穿过N型源区进行到P型基区，之后对接触孔沟槽注入P型高掺杂剂；
c、在接触孔沟槽侧壁、底部以及层间介质表面上沉积一钛层和氮化钛层，再对接触孔沟槽进行钨填充以形成沟槽金属插塞。
9.根据权利要求8所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，在步骤a中，在最顶层表面依次沉积无掺杂二氧化硅和硼磷玻璃形成层间介质。
10.根据权利要求1所述的一种制备沟槽半导体功率分立器件的方法，其特征在于，所述步骤(3)中的金属层为铝铜合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110458250.6A CN103187291B (zh) | 2011-12-29 | 2011-12-29 | 一种制备沟槽半导体功率分立器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110458250.6A CN103187291B (zh) | 2011-12-29 | 2011-12-29 | 一种制备沟槽半导体功率分立器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187291A CN103187291A (zh) | 2013-07-03 |
| CN103187291B true CN103187291B (zh) | 2016-02-10 |
Family
ID=48678397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110458250.6A Expired - Fee Related CN103187291B (zh) | 2011-12-29 | 2011-12-29 | 一种制备沟槽半导体功率分立器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187291B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328515B (zh) * | 2015-06-30 | 2019-11-08 | 北大方正集团有限公司 | 恒流二极管的制作方法和恒流二极管 |
| CN115084247A (zh) * | 2022-08-22 | 2022-09-20 | 泰科天润半导体科技（北京）有限公司 | 一种双沟槽型碳化硅mosfet的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052690A2 (en) * | 1999-05-10 | 2000-11-15 | Intersil Corporation | Process or forming MOS-gated devices having self-aligned trenches |
| CN101673685A (zh) * | 2009-08-05 | 2010-03-17 | 科达半导体有限公司 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
| CN101777514A (zh) * | 2010-02-03 | 2010-07-14 | 香港商莫斯飞特半导体有限公司 | 一种沟槽型半导体功率器件及其制备方法 |
| US7786528B2 (en) * | 2009-01-14 | 2010-08-31 | Force Mos Technology Co., Ltd. | Metal schemes of trench MOSFET for copper bonding |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687352B2 (en) * | 2007-10-02 | 2010-03-30 | Inpower Semiconductor Co., Ltd. | Trench MOSFET and method of manufacture utilizing four masks |
-
2011
- 2011-12-29 CN CN201110458250.6A patent/CN103187291B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052690A2 (en) * | 1999-05-10 | 2000-11-15 | Intersil Corporation | Process or forming MOS-gated devices having self-aligned trenches |
| US7786528B2 (en) * | 2009-01-14 | 2010-08-31 | Force Mos Technology Co., Ltd. | Metal schemes of trench MOSFET for copper bonding |
| CN101673685A (zh) * | 2009-08-05 | 2010-03-17 | 科达半导体有限公司 | 一种掩膜数量减少的沟槽mosfet器件制造工艺 |
| CN101777514A (zh) * | 2010-02-03 | 2010-07-14 | 香港商莫斯飞特半导体有限公司 | 一种沟槽型半导体功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187291A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN101777514A (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| JP2005123447A (ja) | 太陽電池及びその製造方法 | |
| CN102034707A (zh) | 一种igbt的制作方法 | |
| US20230282713A1 (en) | Trench type power device and manufacturing method thereof | |
| CN103632964A (zh) | 一种制备沟槽半导体功率器件的方法 | |
| CN103187288B (zh) | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 | |
| CN103730494A (zh) | 一种芯片尺寸封装半导体功率器件的结构 | |
| CN103187291B (zh) | 一种制备沟槽半导体功率分立器件的方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN103187281B (zh) | 一种沟槽半导体功率分立器件的制备方法 | |
| CN103632965A (zh) | 一种制备沟槽栅控功率器件的方法 | |
| CN103187292B (zh) | 一种制造沟槽型半导体功率器件的方法 | |
| CN103187282B (zh) | 一种沟槽半导体功率器件的制备方法 | |
| CN108417637A (zh) | 一种多沟槽半导体功率器件及其制备方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN104701169A (zh) | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 | |
| CN103632963A (zh) | 一种制备沟槽栅控半导体功率器件的方法 | |
| CN112530867B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN103187287B (zh) | 一种沟槽半导体分立器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160210 Termination date: 20201229 |