CN105280493A - 一种沟槽igbt器件的制造方法 - Google Patents
一种沟槽igbt器件的制造方法 Download PDFInfo
- Publication number
- CN105280493A CN105280493A CN201510739999.6A CN201510739999A CN105280493A CN 105280493 A CN105280493 A CN 105280493A CN 201510739999 A CN201510739999 A CN 201510739999A CN 105280493 A CN105280493 A CN 105280493A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- photoetching
- etching
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000002210 silicon-based material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract 3
- 238000000407 epitaxy Methods 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000005275 alloying Methods 0.000 abstract 1
- 238000011065 in-situ storage Methods 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽IGBT器件的制造方法，该制造方法是在选定的N型外延硅衬底或者区熔片上生长N型外延形成电荷贮存层，在上面生长P型外延形成沟道区；光刻沟槽图形，干法刻蚀硅衬底，生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形，刻蚀多晶硅形成顶层MOS结构的栅极；光刻N型源区注入N型杂质；然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触；采取溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；有效增强沟槽IGBT电学性能。
Description
技术领域
本发明涉及的是一种沟槽IGBT器件结构及制造方法，属于半导体及制造技术领域。
背景技术
作为新型电力半导体器件的主要代表，IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。目前，市场上的IGBT器件的耐压高达6500V,单管芯电流高达200A,频率达到300KHz。在高频大功率领域，目前还没有任何一个其它器件可以代替它。随着半导体材料和加工工艺的不断进步，采用沟槽技术的IGBT器件已成为主流产品。同时对沟槽IGBT器件电学性能的要求也越来越高。
为了降低器件导通损耗，需要优化器件结构，比如增强沟道区下方的N型扩散区参杂浓度（这一浓度增强的区域通常命名为电荷贮存层）来实现。现在通常采用离子注入和扩散方法形成电荷贮存层，这种方法形成的电荷贮存层容易受P阱的影响，因而工艺控制难度较大,并且对形成的电荷贮存层的深度和最高掺杂浓度造成限制。
发明内容
本发明的目的在于克服现有技术存在的不足，而提供一种在现有技术基础上进行改进的，方法简单、可靠，通过外延的方法形成电荷贮存和沟道层的器件结构，可以精确定义电荷贮存层厚度和掺杂浓度，并且不受P阱的影响；同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性的沟槽IGBT器件的制造方法。
本发明的目的是通过如下技术方案来完成的，一种沟槽IGBT器件的制造方法，该制造方法是在选定的N型外延硅衬底或者区熔片上生长N型外延形成电荷贮存层，在上面生长P型外延形成沟道区；光刻沟槽图形，干法刻蚀硅衬底，生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形，刻蚀多晶硅形成顶层MOS结构的栅极；光刻N型源区注入N型杂质；然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触。
作为优选：本发明采取溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
将硅片背面减薄到特定的厚度，并在该硅片背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
本发明具有方法简单、可靠，通过外延的方法形成电荷贮存和沟道层的器件结构，可以精确定义电荷贮存层厚度和掺杂浓度，并且不受P阱的影响；同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性等特点。
附图说明
图1是本发明所述沟槽IGBT器件的结构示意图。
具体实施方式
下面将结合附图及实施例本发明作详细的介绍：结合图1所示，本发明所述的一种沟槽IGBT器件的制造方法，该制造方法与其它沟槽IGBT器件完全兼容，无需增加工艺难度。
首先：在选定的N型外延硅衬底或者区熔片上生长N型外延形成电荷贮存层，在上面生长P型外延形成沟道区；光刻沟槽图形，干法刻蚀硅衬底，生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形，刻蚀多晶硅形成顶层MOS结构的栅极；光刻N型源区注入N型杂质；然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区（沟道区）和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触。
本发明还通过：溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
将硅片背面减薄到特定的厚度，并在该硅片背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
Claims (2)
1.一种沟槽IGBT器件的制造方法，其特征在于：该制造方法是在选定的N型外延硅衬底或者区熔片上生长N型外延形成电荷贮存层，在上面生长P型外延形成沟道区；光刻沟槽图形，干法刻蚀硅衬底，生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形，刻蚀多晶硅形成顶层MOS结构的栅极；光刻N型源区注入N型杂质；然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触。
2.根据权利要求1所述沟槽IGBT器件的制造方法，其特征在于：溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
将硅片背面减薄到特定的厚度，并在该硅片背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510739999.6A CN105280493A (zh) | 2015-11-04 | 2015-11-04 | 一种沟槽igbt器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510739999.6A CN105280493A (zh) | 2015-11-04 | 2015-11-04 | 一种沟槽igbt器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105280493A true CN105280493A (zh) | 2016-01-27 |
Family
ID=55149307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510739999.6A Pending CN105280493A (zh) | 2015-11-04 | 2015-11-04 | 一种沟槽igbt器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105280493A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
| CN105679668A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的制造方法 |
| CN111370464A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579296A (zh) * | 2012-08-06 | 2014-02-12 | 三垦电气株式会社 | 半导体装置及其制造方法 |
-
2015
- 2015-11-04 CN CN201510739999.6A patent/CN105280493A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579296A (zh) * | 2012-08-06 | 2014-02-12 | 三垦电气株式会社 | 半导体装置及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
| CN105679668A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的制造方法 |
| CN111370464A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| TW201025609A (en) | MOSFET device with reduced breakdown voltage | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| TW200805657A (en) | Power semiconductor device having improved performance and method | |
| CN105870194A (zh) | 一种沟槽型CoolMOS及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN102117834B (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN104253040A (zh) | Trench FS结构的绝缘栅双极型晶体管的制备方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN105679668A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN115332330A (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160127 |