CN102034707A - 一种igbt的制作方法 - Google Patents

Abstract

本发明提供了一种IGBT的制作方法。本发明利用多晶硅层作为两次掩模得到具有改善闩锁效应的IGBT，第一次多晶硅层作掩模时，注入第一导电类型杂质离子，形成重掺杂的阱区；第二次多晶硅层作掩模时，与源区光罩同时作用，注入第二导电类型的杂质离子，形成源区；该作为第二次掩模的多晶硅层是在作为第一次掩模的多晶硅层经过湿法蚀刻得到的，这样使得源区下的阱区浓度保持高而均匀的分布，克服了沟道区的浓度过高而无法形成反型层和阈值过高的问题，同时省略传统工艺中的P+阱这层工艺掩模，有利的减小了元胞的尺寸，以及避开了工艺掩模的对准问题。

Description

一种IGBT的制作方法

技术领域

本发明属于半导体器件制造技术领域，特别涉及一种IGBT的制作方法。

背景技术

众所周知，闩锁效应是限制功率半导体器件中的栅控晶体管的工作电流的主要因素。如果形成于n+源区下的p-阱通道流动的空穴流增加，导致p-阱和源区间存在一电压差。当电压差高于某一定值时(约0.7V)，即通常所指寄生的NPN管的发射极与基极正偏，栅控晶体管中的寄生晶体管便开始工作，器件发生闩锁。闩锁不仅使器件的栅失去控制功能，严重时，器件的电流不断增强导致芯片的温度升高直至烧毁。

图1A和图1B为绝缘栅双极型晶体管IGBT的结构原理以及发生闩锁效应时的信号流向图。以图1A和图1B所示的绝缘栅双极型晶体管(IGBT)为例讲述闩锁效应的原理，IGBT器件闩锁效应发生在器件寄生的NPN管被触发处于放大工作状态，当IGBT器件集电极端出现的小信号ΔI_C经过晶闸管的反馈回路，PNP管的基极信号电流变为αNPN/(1-αNPN)*αPNP*ΔIC；此信号经过PNP管放大至1/(1-α_PNP)倍。则 $\frac{1}{1-{\mathrm{\α}}_{\mathrm{PNP}}}\×\frac{{\mathrm{\α}}_{\mathrm{NPN}}}{(1-{\mathrm{\α}}_{\mathrm{NPN}})}\×{\mathrm{\α}}_{\mathrm{PNP}}\·{\mathrm{\ΔI}}_C\≥{\mathrm{\ΔI}}_C$ 时，即α_PNP+α_NPN≥1，此小信号将经过循环放大直至器件烧毁。

因此，抑制功率半导体器件的闩锁效应的根本在于阻止寄生的NPN管工作在放大状态。通常采用减小位于P阱中N+源区下面的寄生横向电阻的方法以减少闩锁效应。现有技术中减小位于P阱中N+源区下面的寄生横向电阻的方法，一般采用对P阱进行重掺杂成为具有P+的阱区。然而，制造上述小寄生横向电阻的IGBT的常规方法中，由于需要对轻掺杂p阱进行重掺杂成为p+阱区，因此不得不使用另外的工艺掩模，进一步就会造成深p+阱相对于N+源区的精确对准以及工艺掩模的对准问题，同时也会造成掺杂浓度分布不均匀。

发明内容

本发明主要为解决现有技术中为了减少寄生横向电阻而需要使用另外的工艺掩模以制作P+阱的技术问题，提供一种IGBT新型的制作方法。

一种IGBT的制作方法，包括以下步骤：

A：提供一具有轻掺杂第二导电类型杂质离子的衬底；

B：在所述衬底上依次形成第一绝缘层和多晶硅层；

C：在多晶硅层上形成光刻胶图形，用于限定阱区，然后用光刻胶图形作掩模，除去多晶硅；

其中，所述制作方法还包括如下步骤：

D：用残留的被光刻胶覆盖的多晶硅层作掩模，进行第一导电类型杂质离子注入；

E：通过湿法横向刻蚀部分多晶硅层，再去除光刻胶，形成栅多晶硅层；

F：对第一导电类型杂质离子进行扩散，形成重掺杂的第一导电类型的阱区；

G：在阱区上形成源区光罩，以源区光罩与栅多晶硅层为掩模，注入第二导电类型杂质离子，在阱区中形成源区；

H：在栅多晶硅层上形成第二绝缘层将其包裹，在源区、阱区与包裹有第二绝缘层的栅多晶硅层上形成IGBT的正面结构；

I：在所述衬底形成第一绝缘层的一面的相对面上形成集电极区。

本发明通过两次使用多晶硅层为掩模进行制作IGBT，省略了传统工艺中的P+阱这层工艺掩模，减小了元胞的尺寸，以及解决了P+阱这层工艺掩模的对准问题，并且这一次性高浓度的注入以及栅多晶硅的两次刻蚀使器件的结构能保持沟道区的适合浓度分布而又使源区下的阱区浓度保持高而均匀的分布，得到了寄生横向电阻较小的IGBT。

附图说明

图1A和图1B为绝缘栅双极型晶体管IGBT的结构原理以及发生闩锁效应时的信号流向图；

图2a至图2q为本发明实施例一的IGBT一系列制作工艺的完成后的结构示意图；

图3a至图3q为本发明实施例二的IGBT一系列制作工艺的完成后的结构示意图；

图4是现有工艺形成的IGBT结构仿真图；

图5是本实施例改进的工艺形成的IGBT结构仿真图；

图6为本实施例工艺和现有工艺下形成的IGBT的阈值仿真图；

图7是本实施例工艺和传统工艺下的IGBT的N+源区下面的浓度分布对比图；

图8是本实施例工艺和传统工艺下的IGBT的N+源区周围的阱区浓度分布对比图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明的核心思想是利用多晶硅层作为两次掩模得到具有改善闩锁效应IGBT的制作方法。第一次多晶硅层作掩模时，注入第一导电类型杂质离子，形成重掺杂的阱区；第二次多晶硅层作掩模时，与源区光罩同时作用，注入第二导电类型的杂质离子，形成源区；该作为第二次掩模的多晶硅层是在作为第一次掩模的多晶硅层经过湿法蚀刻得到的，这样使得源区下的阱区浓度保持高而均匀的分布，克服了沟道区的浓度过高而无法形成反型层和阈值过高的问题，同时省略传统工艺中的P+阱这层工艺掩模，有利于减小了元胞的尺寸，以及避开了工艺掩模的对准问题。

一种IGBT的制作方法，包括以下步骤：

A：提供一具有轻掺杂第二导电类型杂质离子的衬底；

B：在所述衬底上依次形成第一绝缘层和多晶硅层；

C：在多晶硅层上形成光刻胶图形，用于限定阱区，然后用光刻胶图形作掩模，除去多晶硅；

其中，所述制作方法还包括如下步骤：

D：用残留的被光刻胶覆盖的多晶硅层作掩模，进行第一导电类型杂质离子注入；

E：通过湿法横向刻蚀部分多晶硅层，再去除光刻胶，形成栅多晶硅层；

F：对第一导电类型杂质离子进行扩散，形成重掺杂的第一导电类型的阱区；

G：在阱区上形成源区光罩，以源区光罩与栅多晶硅层为掩模，注入第二导电类型杂质离子，在阱区中形成源区；

H：在栅多晶硅层上形成第二绝缘层将其包裹，在源区、阱区与包裹有第二绝缘层的栅多晶硅层上形成IGBT的正面结构；

I：在所述衬底形成第一绝缘层的一面的相对面上形成集电极区。

进一步，所述衬底包括第二半导体层和位于第二半导体层之上的第一半导体层，所述第二半导体层具有重掺杂的第一导电类型杂质离子，所述第一半导体层具有轻掺杂的第二导电类型杂质离子；所述集电极区为第二半导体层以及与第二半导体层形成欧姆接触的金属层。

进一步，所述第一半导体层和第二半导体层之间形成重掺杂的第二导电类型的缓冲层。

进一步，所述衬底为单晶，所述集电极区的形成方法为：在形成第一绝缘层的一面的相对面上减薄所述单晶，然后向这一面注入第一导电类型杂质离子；最后在所述单晶这一面生长或沉积电极金属层，以形成集电极；所述这一面为单晶被减薄的一面。

进一步，所述衬底为单晶硅，在注入第一导电类型杂质离子之前还具有如下步骤：向所述单晶硅注入重掺杂的第二导电类型杂质离子，以形成重掺杂的第二导电类型的缓冲层。

进一步，在步骤E和步骤F之间还包括步骤E2，

步骤E2：以所述栅多晶硅层为掩模，注入第一导电类型的杂质离子，用于改善阱区中心纵向浓度。

由于本方案中，采用的是以初步刻蚀的多晶硅层为掩模一次性高浓度注入杂质离子形成阱区，为使阱区边界的沟道区的浓度满足阈值，必须通过湿法横向再次刻蚀初步多晶硅层若干，否则沟道区的浓度过高而无法形成反型层。正是这一次性高浓度的注入以及栅多晶硅的两次刻蚀使器件的结构能保持沟道区的适合浓度分布而又使源区下的阱区浓度保持高而均匀的分布。而这一方案可以省略传统工艺中的深P+这层工艺掩模，有利的减小了元胞的尺寸，以及工艺掩模的对准问题。

实施例一

图2a至图2q为本发明实施例一的IGBT一系列制作工艺的完成后的结构示意图。

参照图2a，提供重掺杂的第一导电类型(例如P型)的第二半导体层；

参照图2b，在所述第二半导体层上，用MOCVD(金属有机化学气相沉积系统)或者CVD(化学气相沉积设备)生长或者沉积一层重掺杂的第二导电类型的缓冲层。

参照图2c，在所述缓冲层上用相同的设备生长或者沉积一层轻掺杂的第二导电类型(例如N型)的第一半导体层，形成衬底。所述第一半导体层的厚度为100微米至500微米之间，优选第一半导体层的厚度为400微米。

在所述第一半导体层的上面生长一层氧化层，所述氧化层的厚度为10000埃至10100埃之间，优选10050埃，起隔离阻挡之用，如图2d所示。

参照图2e，在所述氧化层上进行光刻工艺，光刻胶PR形成掩模图形，即将掩模板上的图形转移到第一半导体层上。

参照图2f，用干法或者湿法刻蚀法，除去没有光刻胶覆盖的氧化层。

去除光刻胶，露出剩下的氧化层，如图2g所示。

参照图2h，在露出的第一半导体层上形成一层绝缘层，所述绝缘层优选半导体氧化物。该绝缘层对开启电压有很大的影响。

由于金属和下面的氧化层接触不是太理想，并且使用金属会影响后面的高温制程，所以在此选用多晶硅(Poly)来替代金属作为栅极导电层，并且优选经过掺杂的多晶硅作为栅极导电层即栅多晶硅层。在此，采用LPCVD(低压化学气相沉积)，在630±3℃环境下沉积多晶硅，然后再将其放入炉管中，进行N型杂质离子掺杂，以改变多晶硅的导电性能，如图2i所示。

参照图2j，在多晶硅上运用光刻工艺，用于限定阱区，并运用湿法或者干法蚀刻去除部分多晶硅层。本实施例优选采用干法蚀刻，即用氯气对多晶硅进行反应除去没有光刻胶覆盖的多晶硅。

参照图2k，对阱区进行第一导电类型杂质离子(例如硼离子(B11))注入，以形成Pwell，要求在能量为40Kev至60Kev下进行注入，本实施例优选50Kev；注入的倾斜角度是6至8度，本实施例优选7度；形成浓度为4E15/cm²至6E15/cm²的阱区，本实施例优选浓度为5E15/cm²；本步骤的参数为本发明较优的工艺参数，以得到效果较佳的IGBT。

参照图2l，用11C₆H₄(OH)₂∶28H₂O对多晶硅层进行再次蚀刻，此次为湿法蚀刻，蚀刻速率为50-90埃/秒，本实施例优选蚀刻速率为78埃/秒，蚀刻时间的范围是15～30分钟，具体时间要根据实际器件的特性进行调解；该蚀刻液不会对半导体的氧化物进行蚀刻。

去除光刻胶，露出多晶硅，形成栅多晶硅，如图2m所示。

参照图2n，在所述第一半导体层和栅多晶硅层上面形成一层厚度为150埃的氧化层，以防止离子植入时的通道效应，并对下面的第一半导体层具有保护作用。此氧化层在920℃的环境下形成的。

参照图2o，通过在1150℃下扩散并将注入的离子杂质分布均匀并且使阱区到达4～5um的深度。

参照图2p，再次通过光刻工艺，形成源区光罩，利用源区光罩和栅多晶硅层为掩模板，进行第二导电类型杂质离子注入，形成源区。

参照图2q，通过传统工艺，形成IGBT的正面结构并在所述第二半导体层形成第一绝缘层的一面的相对面上形成集电极区：去掉源区光罩，淀积BPSG层(Borophosphosilicate glass，硼磷硅玻璃)并热回流让表面平坦化；所述BPSG层的厚度优选7500埃；通过刻蚀使源区的BPSG刻蚀掉，从而显露出源区；除去光刻胶，然后在正面淀积金属层，所述金属层的厚度为2um，用于引出源电极即发射极；在栅多晶硅的一侧刻蚀上述BPSG，通过沉积另一金属层，用于引出栅电极。这样就使源区形成电连接的金属和栅极区形成电连接的金属彼此分开；这样就形成了器件的正面结构的发射极和栅极。本实施例中，在正面沉积金属层的步骤之前，还可以包括在阱区中通过孔注P型导电离子杂质，以增加源区与金属层间的欧姆接触的步骤。在所述第二半导体层形成第一绝缘层的一面的相对面上生长或者沉积一金属层，形成集电极区。

在本实施例的制作过程中，在形成150埃的氧化层之前还可以包括如下步骤：以所述栅多晶硅层为掩模，注入第一导电类型的杂质离子，用于改善阱区中心纵向浓度。

实施例二

本实施例是在第一实施例的基础提出的，本实施例和第一实施例的区别在于：本实施例的衬底为单晶硅，所述单晶硅的厚度优选的区间为360um-625um，在单晶硅的一面用现有的工艺形成IGBT的正面结构，至于IGBT的背面结构的形成，需要根据器件的特性，对单晶硅进行一定程度的减薄，一般会减薄到使单晶硅层的厚度120um-180um之间，然后向这一面注入第一导电类型的杂质离子，形成半导体器件的集电极区；在所述集电极区的表面生成或者沉积电极金属层形成集电极；

还可以在形成集电极区之前先形成一缓冲层，具体步骤如下：减薄所述单晶硅至合适的厚度，然后向这一面高能量注入高浓度的第二导电类型的杂质离子，形成一缓冲层；继续向这一面以低能量注入合适浓度的第一导电类型的杂质离子，形成半导体器件的集电极区；在所述的集电极区的表面电极金属层形成集电极；

图3a至图3q为本发明实施例二的IGBT一系列制作工艺的完成后的结构示意图。

图3a-3o是用于示出形成实施例二IGBT的上部结构，它们与实施例一的上部结构的工艺流程一致；所述上部结构为第一半导体层及其以上部分的IGBT结构。

图3p是单晶硅减薄后以50kev的能量向背面注入剂量为5e14/cm²的B11(硼离子)，然后激光激活形成约1um左右的厚度；

图3q是实施例二的另一种背面工艺，单晶硅减薄后以150kev-200kev的高能量向背面注入剂量为5e15/cm²的P31(磷离子)，然后激光激活在距背面形成5um左右的缓冲层；最后以50kev的能量向背面注入剂量为5e14/cm²的B11(硼离子)，低温或者激光激活形成约1um左右的厚度；

要说明的是，本发明专注于IGBT的上部结构，通过改善IGBT上部结构的浓度分布达到优化器件性能的目的，而根据制作IGBT的材料外延或者单晶硅的不同，背面的工艺是会有所改变的；除了以上提到的两种实施例，还有一种选用扩散单晶硅即单晶硅的浓度由正面到背面是逐渐增高的，做完IGBT的上部结构，将其背面减薄到合适的厚度，然后背注形成P形的集电极区即可。

图4是现有工艺形成的IGBT结构仿真图，图中显示的是IGBT的上部正面结构剖面图，图中颜色(灰度)深则代表浓度高。其P型阱区是由以栅多晶为掩模50kev能量注入4e14/cm²的阱区和以深P+掩模注入1.1e15/cm²的深P+阱区，两次注入形成；

图5是本实施例改进的工艺形成的IGBT结构仿真图，图中显示的是器件的上部正面结构剖面图，该结构的阱区是以第一次刻蚀后的多晶为掩模60kev能量注入2.5e15/cm²一次形成，这种高剂量的注入是为了形成更好的阱区浓度分布；但势必会影响器件的阈值特性，故而该器件结构的栅多晶层是由第一次刻蚀后的多晶层横向继续湿法刻蚀0.5um形成，从而使刻蚀后的栅多晶层下的沟道区(栅多晶层覆盖的阱区)的浓度不至于过高，能够满足器件阈值的要求。对比图4和图5可以发现，在source区(源区)下面的区域，图5中的颜色(灰度)分布更为均匀，说明本实施例工艺的阱区浓度分布更为均匀。图6为本实施例工艺和现有工艺下形成的IGBT的阈值仿真图，曲线100为改进结构(本实施例工艺形成的结构)的阈值曲线，曲线200为传统结构的阈值曲线，其他曲线为参考曲线，在此不作说明。从图6可以看出改进结构的阈值与传统结构的阈值在误差允许的范围内一致；图7是本实施例工艺和传统工艺下的IGBT的N+源区下面的浓度分布对比图，曲线300为本实施例工艺下的IGBTN+源区下面的浓度分布曲线，曲线400为传统工艺下的IGBTN+源区下面的浓度分布曲线，其他曲线为参考曲线，在此不作说明；从图7中可以看出本实施例工艺下的IGBT的N+源区下面的浓度分布较传统工艺下的要均匀。

图6可以看出传统结构、本实施例工艺结构仿真结果显示，发明工艺的调节可以达到与传统结构一致的阈值电压；图8是本实施例工艺和传统工艺下的IGBT的N+源区周围的阱区浓度分布对比图，曲线500为本实施例工艺下的N+源区周围的阱区浓度的分布曲线，曲线600为传统工艺下的N+源区周围的阱区浓度的分布曲线，其他曲线为参考曲线，在此不作说明。参照图8，说明本实施例工艺下的N+源区周围的阱区浓度的分布较传统工艺的高，有利于大大改善器件的闩锁特性。

图4至图8是通过“silvaco”的工艺和器件仿真软件仿真得到的。具体的仿真过程为本领域的技术人员熟知的知识，在此不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种IGBT的制作方法，包括以下步骤：

A：提供一具有轻掺杂第二导电类型杂质离子的衬底；

B：在所述衬底上依次形成第一绝缘层和多晶硅层；

C：在多晶硅层上形成光刻胶图形，用于限定阱区，然后用光刻胶图形作掩模，除去多晶硅；

其特征在于，所述制作方法还包括如下步骤：

D：用残留的被光刻胶覆盖的多晶硅层作掩模，进行第一导电类型杂质离子注入；

E：通过湿法横向刻蚀部分多晶硅层，再去除光刻胶，形成栅多晶硅层；

F：对第一导电类型杂质离子进行扩散，形成重掺杂的第一导电类型的阱区；

G：在阱区上形成源区光罩，以源区光罩与栅多晶硅层为掩模，注入第二导电类型杂质离子，在阱区中形成源区；

H：在栅多晶硅层上形成第二绝缘层将其包裹，在源区、阱区与包裹有第二绝缘层的栅多晶硅层上形成IGBT的正面结构；

I：在所述衬底形成第一绝缘层的一面的相对面上形成集电极区。

2.如权利要求1所述的IGBT的制作方法，其特征在于，所述衬底包括第二半导体层和位于第二半导体层之上的第一半导体层，所述第二半导体层具有重掺杂的第一导电类型杂质离子，所述第一半导体层具有轻掺杂的第二导电类型杂质离子。

3.如权利要求2所述的IGBT的制作方法，其特征在于，所述集电极区为第二半导体层以及与第二半导体层形成欧姆接触的金属层。

4.如权利要求2所述的IGBT的制作方法，其特征在于，所述第一半导体层和第二半导体层之间还形成有重掺杂的第二导电类型杂质离子的缓冲层。

5.如权利要求1所述的IGBT的制作方法，其特征在于，所述衬底为单晶硅。

6.如权利要求5所述的IGBT的制作方法，其特征在于，所述集电极区的形成方法如下：在形成第一绝缘层的一面的相对面上减薄所述单晶，然后向被减薄的一面注入第一导电类型杂质离子、生长或沉积电极金属层。

7.如权利要求6所述的IGBT的制作方法，其特征在于，在注入第一导电类型杂质离子之前还具有如下步骤：向所述单晶被减薄的一面注入重掺杂的第二导电类型杂质离子，以形成重掺杂的第二导电类型的缓冲层。

8.如权利要求1-7任一项所述的IGBT的制作方法，其特征在于，在步骤E和步骤F之间还包括步骤E2，

步骤E2：以所述栅多晶硅层为掩模，注入第一导电类型的杂质离子。

9.如权利要求1-7任一项所述的IGBT的制作方法，其特征在于，步骤D中，将第一导电类型杂质离子注入阱区，要求在能量为40Kev至60Kev下进行注入，注入的倾斜角度是6至8度，形成浓度为4E15/cm²至6E15/cm²的阱区。

10.如权利要求1-7任一项所述的IGBT的制作方法，其特征在于，步骤E中，湿法横向蚀刻的速率为50至90埃/秒，湿法横向蚀刻的时间为15至30分钟。

Images