CN103219238B - 一种全自对准的绝缘栅双极晶体管器件及其制造方法 - Google Patents
一种全自对准的绝缘栅双极晶体管器件及其制造方法 Download PDFInfo
- Publication number
- CN103219238B CN103219238B CN201310151983.4A CN201310151983A CN103219238B CN 103219238 B CN103219238 B CN 103219238B CN 201310151983 A CN201310151983 A CN 201310151983A CN 103219238 B CN103219238 B CN 103219238B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- region
- type
- polycrystalline silicon
- launch site
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000009792 diffusion process Methods 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 31
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 28
- 239000012212 insulator Substances 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 239000011521 glass Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 10
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910019213 POCl3 Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- CWAFVXWRGIEBPL-UHFFFAOYSA-N ethoxysilane Chemical class CCO[SiH3] CWAFVXWRGIEBPL-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
本发明的涉及电力电子技术领域的半导体器件，具体为一种全自对准的绝缘栅双极晶体管器件及其制造方法，包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型基区，第二导电类型基区内设有第二导电类型深扩散区，所述第二导电类型深扩散区呈“凹”形，本发明的双极晶体管器件采用绝缘侧壁是一种全自对准的技术，不需要光刻，因此能够将多晶硅的窗口的宽度减小到4um，甚至能到2um；这样就能实现更精细化的图形。
Description
技术领域
本发明的涉及电力电子技术领域的半导体器件，具体为一种全自对准的绝缘栅双极晶体管器件及其制造方法。
背景技术
现有的绝缘栅双极晶体管IGBT主要由N-漂移区、P体区、深P+区、N+发射区、P+集电区、SiO2栅氧层、多晶硅栅层、SiO2氧化层（包括SiO2层，PSG磷硅玻璃层，SiO2层）以及正面金属层、背面金属层组成。正面金属层同时接触P体区和N+发射区，构成器件的发射极。背面金属接触P+集电区，构成器件的集电极。多晶硅栅连同连接的金属构成器件栅极。
如图2所示，在IGBT器件可以分为由多晶硅栅定义的PIN二极管区（宽度为L）和由多晶硅栅间隔定义的PNP双极晶体管区（宽度为W）。当器件正向导通时，电子从N+发射极经过多晶硅栅下形成的沟道注入到N-漂移区。同时空穴从P+集电极注入到N-漂移区。对于PIN二极管区，由于储存的电子空穴较多，由于半导体过剩载流子的电导调制效应，使得这个区域的电阻较低。相反对于PNP双极晶体管区，由于储存的电子空穴较少，这个区域的电阻较高。电流同时流经PNP和PIN这两个区域，形成导通压降Vce（sat）。减小高阻PNP区域和低阻PIN区域宽度的比值W：L可以降低器件的Vce（sat）。
目前传统的IGBT制造工艺如下：
（1）在N-漂移区的一侧通过热氧化的方式生长栅氧化层，并在栅氧化层上面通过LPCVD沉积多晶硅，并对多晶硅进行掺杂。
（2）通过光刻、干法刻蚀，形成分离的多晶硅栅层已及栅极之间没有多晶硅覆盖的窗口，在窗口中注入硼，退火、推阱处理，形成P体区。
（3）在窗口区的两侧通过光刻形成发射极图形，并在发射极图形中注入磷；去除光刻胶，在窗口中注入磷；退火、推阱处理，形成N+发射区和深P+区。
（4）在窗口区和多晶硅栅层上面通过LPCVD或PECVD沉积SiO2，后再生长一层PSG或BPSG；在窗口去的中部N+区之间和P+区中部通过光刻、干法刻蚀，形成接触电机孔。
（5）在背面注入硼，退火推阱处理形成P+集电极；再在正面和背面通过蒸发或者溅射制作金属电极形成IGBT器件。
通过上面的IGBT制造工序我们可以看到，工艺流程采用了多次光刻和刻蚀处理，由于光刻机本身存在对准精度的问题，使得多晶栅之间的窗口层的宽度W只能限定在光刻机的精度所能达到的宽度之内，如进一步缩小器件窗口层的宽度W，将会给器件带来许多隐患。特别是在步骤（3）中对N+发射极区的光刻，很有可能出现因为套偏而引起图形转移偏差，如窗口中一侧的N+发射极没有和金属接触，导致器件活性区一半失效。同时，在步骤（4）中对电极孔的光刻会因为套偏而发生发射极和栅极之间的短路，导致器件全部失效。所以，利用现有的技术生产的IGBT器件，普遍存在因为光刻机对准精度的制约，导致器件结构欠合理而影响器件的工作参数和可靠性，因为需要一种新的器件设计来减小生产中对光刻机设备的依赖。此外，传统工艺的步骤（3）中，N+发射极是通过光刻和注入形成，它的宽度较大，导致器件容易发生闩锁效应。
如专利号为CN201110165393.8，专利名称为“绝缘栅双极晶体管及制作方法”的发明专利，其技术方案为：一种绝缘栅双极晶体管，包括：集电区，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极；漂移区，由依次形成于所述集电区上的第一N+层和第一N-层组成，所述第一N+层的N型杂质浓度大于所述第一N-层的N型杂质浓度；P阱，形成于所述第一N-层中；发射区，由形成于所述P阱上部的第二N+层组成，所述P阱将所述发射区和所述漂移区隔开；栅极，覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述P阱两侧的所述漂移区和所述发射区；其特征在于：在所述P阱中形成有沟槽或孔，在所述沟槽或孔的底部的所述P阱中形成有P+连接层，所述P+连接层位于所述发射区的底部；在所述沟槽或孔上部形成有发射极引线孔，所述发射极引线孔的宽度大于所述沟槽或孔的宽度，在所述沟槽或孔和所述发射极引线孔中填充有金属并引出发射极。
在结构方面，上述专利描述的双极晶体管的多晶硅窗口开口较大，电极孔和多晶硅的距离只有1.5~3.5um，这样电极孔一般在2um以上总共加起多晶硅窗口的宽度最小只能到5~9um；上述双极晶体管器件结构是左右不对称的，这样就降低了器件抗闩锁的能力。
在生产工艺方面现有技术采用了多次光刻和刻蚀处理，由于光刻机本身存在对准精度的问题，使得多晶栅之间的窗口层的宽度W只能限定在光刻机的精度所能达到的宽度之内，如进一步缩小器件窗口层的宽度W，将会给器件带来许多隐患，并且导致器件结构欠合理而影响器件的工作参数和可靠性。
发明内容
为了克服现有的绝缘栅双极晶体及其制造方法存在的上述问题，现特别提出一种全自对准的绝缘栅双极晶体管器件及其制造方法。
本发明的具体方案如下：
一种全自对准的绝缘栅双极晶体管器件，其特征在于：包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型基区，第二导电类型基区内设有第二导电类型深扩散区，所述第二导电类型深扩散区呈“凹”形，第二导电类型基区内设有第一导电类型发射区，第一导电类型发射区分别设置在第二导电类型深扩散区“凹”型的两凸起部分上，每个第一导电类型发射区的第一主面上设有栅极绝缘层，栅极绝缘层上设有多晶硅栅层，多晶硅栅层上设有第二绝缘层，多晶硅栅层两侧设有绝缘侧壁、第一导电类型衬底的第二主面内设有第二导电类型集电区。
所述多晶硅栅层之间的区域为窗口区，窗口区的中央通过刻蚀多晶硅栅层形成沟槽。
所述第一导电类型发射区包括两个分立的发射区，其掺杂浓度高于第二导电类型基区；每个发射区的一部分被多晶硅栅层覆盖，另一部分位于窗口区，两个分立的发射区被位于窗口区中部的沟槽隔开。
所述第一导电类型衬底为硅衬底，第一导电类型衬底第一主面为正面，第二主面为背面。
所述第一导电类型发射区的扩散深度为0.2-0.5um，每个发射区宽度为0.4-1um之间。
所述第一导电类型衬底窗口区中部的沟槽深度大于第一导电类型发射区的扩散深度，小于第二导电类型深扩散区的扩散深度，其宽度小于等于绝缘侧壁之间的宽度。
所述栅极绝缘层为热氧化工艺形成的二氧化硅层。
所述绝缘侧壁的宽度小于第一导电类型发射区的宽度，所述绝缘侧壁的宽度为0.1-1um，高度为0.7-2um之间。
所述多晶硅栅层之间窗口区的宽度在2-20um之间。
多晶硅栅层之间窗口区的宽度在3-5um之间。
一种全自对准的绝缘栅双极晶体管器件的制造工序为：
A.在第一导电类型衬底的第一主面上，用热氧化、LPCVD或PECVD的方法生长栅极绝缘层；
B.在栅极绝缘层的上面用LPCVD或PECVD的方法，沉积多晶硅栅层。
C.使用POCl3对多晶硅栅层进行掺杂。
D.在多晶硅栅层上面通过LPCVD或PECVD沉积第二绝缘层。
E.通过光刻、干法刻蚀对第二绝缘层和多晶硅栅层进行刻蚀，形成窗口区（宽度为W）和多晶硅栅层区（宽度为L）。
F.在窗口中注入第二导电类型杂质，退火、推阱处理，第二导电类型基区。
G.在窗口区中注入第一导电类型杂质，退火、推阱处理，形成相连的第一导电类型的发射极区。
H.在窗口区和多晶硅栅层区上通过LPCVD或PECVD沉积第三绝缘介质层，通过干法刻蚀，刻蚀到第一导电类型衬底表面，在窗口区内靠多晶硅栅层处形成绝缘侧壁。
I.以绝缘侧壁为掩模，注入第二导电类型杂质，退火、推阱形成第二导电类型深扩散区。
J.以绝缘侧壁为掩模，对硅衬底进行刻蚀，刻蚀深度大于第一导电类型发射极区的深度，形成两个分离的发射极区。
K.湿法刻蚀绝缘侧壁，使发射区在第一导电类型衬底的第一主面上部分暴露出来。
L.在背面注入第二导电类型杂质，退火推阱处理形成第二导电类型集电区；再在正面和背面通过蒸发或者溅射制作金属电极形成IGBT器件。
所述第二导电类型基区掺杂浓度高于第一导电类型衬底的掺杂浓度。
所述第二导电类型深扩散区掺杂浓度大于第二导电类型基区的掺杂浓度，并小于第一导电类型发射区的浓度；所述第二导电类型深扩散区的深度大于第一导电类型发射区；并且扩散不到多晶硅栅层下面的第二导电类型基区所扩散到的区域。
所述第二绝缘层为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，以及它们的任意组合。
所述绝缘侧壁为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，以及它们的任意组合。
所述第二导电类型集电区的掺杂浓度大于第二导电类型基区，并小于第一导电类型发射区。
本发明的优点在于：
1、本发明的双极晶体管器件采用绝缘侧壁是一种全自对准的技术，不需要光刻，因此能够将多晶硅栅层的窗口的宽度减小到4um，甚至能到2um；这样就能实现更精细化的图形。
2、由于本专利的技术没有光刻对准的偏差，是自对准的技术，因此专利中的器件结构是左右完全对称的，首先由于器件没有光刻对准的偏差，两个N+发射极宽度是一样的；其次窗口宽度的减小能够减小N+发射区的面积，这样对器件的闩锁效应也有明显的改善。
3、本发明的双极晶体管器件在结构上增加了绝缘侧壁,器件结构是完全对准的，工艺步骤能得到减少,因为绝缘侧壁的存在，N+发射区和电极孔不需要光刻,所以能够节省掉电极孔和N+发射区光刻需要的步骤，能够减少窗口的宽度,缩小窗口的宽度带来的另一个效果是增加了多晶栅和多晶窗口的面积之比，这样带来的效果是IGBT的导通压降Vce（sat）能够减小。
4、在工序上减少了发射极的光刻和电极孔的光刻，增加了绝缘侧壁的沉积步骤，增加了腐蚀缩小绝缘侧壁的步骤。减少了光刻工序能使多晶栅之间的窗口层的宽度W在保证器件可靠性的前提下尽量缩小。
5、D步骤为在多晶硅栅层上面通过LPCVD或PECVD沉积第二绝缘层，用来隔离多晶栅和发射极电极。
6、G步骤与现有器件相比减少了发射极的光刻，减少了工艺步骤。
7、H步骤形成了绝缘侧壁，通过绝缘侧壁形成全自对准工艺。
8、I步骤中由于绝缘侧壁的自对准掩模作用，第二导电类型的深扩散区的宽度小于现有器件的宽度，减小了开启电压Vth。
9、J步骤形成自对准电极孔，不需要电极孔的光刻步骤，减少工艺步骤；此外形成了两边对称的发射极，改善了器件的抗闩锁能力。
10、K步骤使得电极不仅仅在侧面能与第一导电类型发射极接触，在正面也能接触，改善了电极的接触特性。
附图说明
图1为器件整体效果图。
图2为传统器件的整体效果图。
图3为原始硅衬底示意图。
图4为步骤A、B、C、D示意图。
图5，步骤E示意图。
图6，步骤F示意图。
图7，步骤G示意图。
图8，步骤H示意图。
图9，步骤I示意图。
图10，步骤J示意图。
图11，步骤K示意图。
图12，步骤L示意图。
附图中110：第一导电类型衬底；120：第二导电类型基区；130：第二导电类型深扩散区；140：第一导电类型发射区；150：第二导电类型集电区；160：栅极绝缘层；170：多晶硅栅层；180：第二绝缘层；190：绝缘侧壁。
具体实施方式
实施例1
如图1所示，是一种全自对准的绝缘栅双极晶体管器件，包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设有第二导电类型深扩散区130，所述第二导电类型深扩散区130呈“凹”形，第二导电类型基区120内设有第一导电类型发射区140，第一导电类型发射区140分别设置在第二导电类型深扩散区130“凹”型的两凸起部分上，每个第一导电类型发射区140的第一主面上设有栅极绝缘层160，栅极绝缘层160上设有多晶硅栅层170，多晶硅栅层170上设有第二绝缘层180，多晶硅栅层170两侧设有绝缘侧壁190、第一导电类型衬底的第二主面内设有第二导电类型集电区150。
一种全自对准的绝缘栅双极晶体管器件还包括有正面金属和背面金属，正面金属同时接触第二导电类型基区120和第一导电类型发射区140，构成器件的发射极，背面金属接触第二导电类型集电区150，构成器件的集电极。多晶硅栅层连同连接它的金属构成器件栅极。
所述多晶硅栅层之间的区域为窗口区，窗口区的中央通过刻蚀多晶硅栅层形成沟槽。
所述第一导电类型发射区140包括两个分立的发射区，其掺杂浓度高于第二导电类型基区120；每个发射区的一部分被多晶硅栅层170覆盖，另一部分位于窗口区，两个分立的发射区被位于窗口区中部的沟槽隔开。
第一导电类型为N型，第二导电类型为P型。第一导电类型衬底为硅衬底110，第一导电类型衬底第一主面为正面，第二主面为背面。
第二导电类型基区120掺杂浓度高于第一导电类型衬底110的掺杂浓度；
第二导电类型深扩散区130掺杂浓度大于第二导电类型基区110的掺杂浓度，并小于第一导电类型发射区140的浓度；第二导电类型深扩散区130的深度大于第一导电类型发射区140；并且扩散不到多晶硅栅层170下面的第二导电类型基区120所扩散到的区域；
第一导电类型发射区140的扩散深度为0.2~0.5um；各发射区宽度在0.2~1um之间，左、右各一个，都是一样的宽度。
第二导电类型集电区150的掺杂浓度大于第二导电类型基区110。
具体的，第一导电类型衬底110掺杂浓度为2e13~2e14㎝-3，第二导电类型基区120掺杂浓度1e17~5e17㎝-3，第二导电类型深扩散区130掺杂浓度为1e19-3e19㎝-3；第一导电类型发射区140掺杂浓度为1.5e20~2.5e20㎝-3；第二导电类型集电区150掺杂浓度为1e17~1e19㎝-3。
所述栅极绝缘层160为热氧化工艺形成的二氧化硅层，其厚度为0.03~0.2um。
所述多晶硅栅层170为LPCVD或PECVD沉积的多晶硅层，多晶硅层的宽度在8~20um，厚度在0.4~1um；多晶硅栅层之间的部分形成窗口区，窗口区的宽度在2~8um；
所述第二绝缘层180为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃（PSG），硼磷硅玻璃（BPSG）或氮化硅（SiNx），以及它们的任意组合，其厚度为0.5~2um；
所述绝缘侧壁190为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，绝缘侧壁190的宽度小于第一导电类型发射区140的宽度，所述绝缘侧壁的宽度在0.1-1um之间，高度在0.7-2um之间。绝缘侧壁的形状为图1中的形状，也可以为三角形等其他形状。
第一导电类型衬底窗口区中部的沟槽深度大于第一导电类型发射区140的扩散深度，小于第二导电类型深扩散区130的扩散深度，一般为0.2~0.6um；其宽度小于等于绝缘侧壁190之间的宽度，一般为1~7um。
一种全自对准的绝缘栅双极晶体管器件的制造工序如图3-12所示：
A.在第一导电类型衬底的第一主面上，用热氧化、LPCVD或PECVD的方法生长栅极绝缘层；
B.在栅极绝缘层的上面用LPCVD或PECVD的方法，沉积多晶硅栅层。
C.使用POCl3对多晶硅栅层进行掺杂，或者在步骤B时就对多晶硅进行掺杂。
D.在多晶硅栅层上面通过LPCVD或PECVD沉积第二绝缘层。
E.通过光刻、干法刻蚀对第二绝缘层和多晶硅栅层进行刻蚀，形成窗口区（宽度为W）和多晶硅栅层区（宽度为L）。
F.在窗口中注入第二导电类型杂质，退火、推阱处理，第二导电类型基区。步骤F中注入的杂质为硼，注入计量1e13~2e14 cm-2，理想的选择为6e13~1.5e14cm-2，注入能量为10~200KeV，退火温度为900℃~1300℃，时间为10~200min。
G.在窗口区中注入第一导电类型杂质，退火、推阱处理，形成相连的第一导电类型的发射极区。步骤G中注入的杂质为磷或砷，注入计量2e15~2e16 cm-2，理想的选择为1e16~2e16cm-2，注入能量为10~200KeV，退火温度为900℃~1100℃，时间为5~200min。
H.在窗口区和多晶硅栅层区上通过LPCVD或PECVD沉积第三绝缘介质层，通过干法刻蚀，刻蚀到第一导电类型衬底表面，在窗口区内靠多晶硅栅层处形成绝缘侧壁。
I.以绝缘侧壁为掩模，注入第二导电类型杂质，退火、推阱形成第二导电类型深扩散区。步骤I中注入的杂质为硼，注入计量1e15~2e15 cm-2，理想的选择为3e15~1e16cm-2，注入能量为10~200KeV，退火温度为900℃~1000℃，时间为10~200min。
J.以绝缘侧壁为掩模，对硅衬底进行刻蚀，刻蚀深度大于第一导电类型发射极区的深度，形成两个分离的发射极区。步骤J中刻蚀的深度为0.1~1um；
K.湿法刻蚀绝缘侧壁，使发射区在第一导电类型衬底的第一主面上部分暴露出来。步骤K中腐蚀的深度为0~0.3um。
L.在背面注入第二导电类型杂质，退火推阱处理形成第二导电类型集电区150；再在正面和背面通过蒸发或者溅射制作金属电极形成IGBT器件。步骤L中注入的杂质为硼，注入计量1e13~1e16 cm-2，理想的选择为1e13~1e15cm-2，注入能量为10~200KeV，退火温度为300℃~900℃，时间为100~1000min。
本专利仅涉及绝缘栅双极晶体管的正面工艺，对于不同的背面技术：场截止型绝缘栅双极晶体管、逆导型绝缘栅双极晶体管以及其他背面技术，同样适用。
实施例2
如图1所示，是一种全自对准的绝缘栅双极晶体管器件，包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设有第二导电类型深扩散区130，所述第二导电类型深扩散区130呈“凹”形，第二导电类型基区120内设有第一导电类型发射区140，第一导电类型发射区140分别设置在第二导电类型深扩散区130“凹”型的两凸起部分上，每个第一导电类型发射区140的第一主面上设有栅极绝缘层160，栅极绝缘层160上设有多晶硅栅层170，多晶硅栅层170上设有第二绝缘层180，多晶硅栅层170两侧设有绝缘侧壁190、第一导电类型衬底的第二主面内设有第二导电类型集电区150。
实施例3
如图1所示，是一种全自对准的绝缘栅双极晶体管器件，包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设有第二导电类型深扩散区130，所述第二导电类型深扩散区130呈“凹”形，第二导电类型基区120内设有第一导电类型发射区140，第一导电类型发射区140分别设置在第二导电类型深扩散区130“凹”型的两凸起部分上，每个第一导电类型发射区140的第一主面上设有栅极绝缘层160，栅极绝缘层160上设有多晶硅栅层170，多晶硅栅层170上设有第二绝缘层180，多晶硅栅层170两侧设有绝缘侧壁190、第一导电类型衬底的第二主面内设有第二导电类型集电区150。
所述多晶硅之间的区域为窗口区，窗口区的中央通过刻蚀多晶硅形成沟槽。
所述第一导电类型发射区140包括两个分立的发射区，其掺杂浓度高于第二导电类型基区120；每个发射区的一部分被多晶硅栅层170覆盖，另一部分位于窗口区，两个分立的发射区被位于窗口区中部的沟槽隔开。
第一导电类型为N型，第二导电类型为P型。第一导电类型衬底为硅衬底110，第一导电类型衬底第一主面为正面，第二主面为背面。
第二导电类型基区120掺杂浓度高于第一导电类型衬底110的掺杂浓度；
第二导电类型深扩散区130掺杂浓度大于第二导电类型基区110的掺杂浓度，并小于第一导电类型发射区140的浓度；第二导电类型深扩散区130的深度大于第一导电类型发射区140；并且扩散不到多晶硅栅160下面的第二导电类型基区120所扩散到的区域；
第一导电类型发射区140的扩散深度为0.2~0.5um；各发射区宽度在0.2~1um之间，左、右各一个，都是一样的宽度。
第二导电类型集电区150的掺杂浓度大于第二导电类型基区110。
具体的，第一导电类型衬底110掺杂浓度为2e13~2e14㎝-3，第二导电类型基区120掺杂浓度1e17~5e17㎝-3，第二导电类型深扩散区130掺杂浓度为1e19-3e19㎝-3；第一导电类型发射区140掺杂浓度为1.5e20~2.5e20㎝-3；第二导电类型集电极区150掺杂浓度为1e17~1e19㎝-3。
所述栅极绝缘层160为热氧化工艺形成的二氧化硅层，其厚度为0.03~0.2um。
所述多晶硅栅层170为LPCVD或PECVD沉积的多晶硅层，多晶硅层的宽度在8~20um，厚度在0.4~1um；多晶硅栅层之间的部分形成窗口区，窗口区的宽度在2~8um；
所述第二绝缘层180为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃（PSG），硼磷硅玻璃（BPSG）或氮化硅（SiNx），以及它们的任意组合，其厚度为0.5~2um；
所述绝缘侧壁190为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，绝缘侧壁190的宽度小于第一导电类型发射区140的宽度，所述绝缘侧壁的宽度在0.1-1um之间，高度在0.7-2um之间。绝缘侧壁的形状为图1中的形状，也可以为三角形等其他形状。
第一导电类型衬底窗口区中部的沟槽深度大于第一导电类型发射区140的扩散深度，小于第二导电类型深扩散区130的扩散深度，一般为0.2~0.6um；其宽度小于等于绝缘侧壁190之间的宽度，一般为1~7um。
实施例4
一种全自对准的绝缘栅双极晶体管器件的制造工序如图3-12所示：
A.在第一导电类型衬底110的第一主面上，用热氧化、LPCVD或PECVD的方法生长栅极绝缘层160；
B.在栅极绝缘层160的上面用LPCVD或PECVD的方法，沉积多晶硅栅层170。
C.使用POCl3对多晶硅栅层170进行掺杂，或者在步骤B时就对多晶硅进行掺杂。
D.在多晶硅栅层170上面通过LPCVD或PECVD沉积第二绝缘层180。
E.通过光刻、干法刻蚀对第二绝缘层180和多晶硅栅层170进行刻蚀，形成窗口区（宽度为W）和多晶硅栅层（170）区（宽度为L）。
F.在窗口中注入第二导电类型杂质，退火、推阱处理，第二导电类型基区120。步骤F中注入的杂质为硼，注入计量1e13~2e14 cm-2，理想的选择为6e13~1.5e14cm-2，注入能量为10~200KeV，退火温度为900℃~1300℃，时间为10~200min。
G.在窗口区中注入第一导电类型杂质，退火、推阱处理，形成相连的第一导电类型的发射极区。步骤G中注入的杂质为磷或砷，注入计量2e15~2e16 cm-2，理想的选择为1e16~2e16cm-2，注入能量为10~200KeV，退火温度为900℃~1100℃，时间为5~200min。
H.在窗口区和多晶硅栅层170区上通过LPCVD或PECVD沉积第三绝缘介质层，通过干法刻蚀，刻蚀到第一导电类型衬底110表面，在窗口区内靠多晶硅栅层170处形成绝缘侧壁190。
I.以绝缘侧壁190为掩模，注入第二导电类型杂质，退火、推阱形成第二导电类型深扩散区130。步骤I中注入的杂质为硼，注入计量1e15~2e15 cm-2，理想的选择为3e15~1e16cm-2，注入能量为10~200KeV，退火温度为900℃~1000℃，时间为10~200min。
J.以绝缘侧壁190为掩模，对硅衬底进行刻蚀，刻蚀深度大于第一导电类型发射极区的深度，形成两个分离的发射极区。步骤J中刻蚀的深度为0.1~1um；
K.湿法刻蚀绝缘侧壁190，使发射区在第一导电类型衬底110的第一主面上部分暴露出来。步骤K中腐蚀的深度为0~0.3um。
L.在背面注入第二导电类型杂质，退火推阱处理形成第二导电类型集电区150；再在正面和背面通过蒸发或者溅射制作金属电极形成IGBT器件。步骤L中注入的杂质为硼，注入计量1e13~1e16 cm-2，理想的选择为1e13~1e15cm-2，注入能量为10~200KeV，退火温度为300℃~900℃，时间为100~1000min。
第二导电类型基区120掺杂浓度高于第一导电类型衬底110的掺杂浓度，掺杂具体指的是硅材料通过注入和扩散的工艺之后，在硅材料中形成的硼、磷或者其它杂质的浓度，比如掺杂硼形成P导电类型硅，掺杂磷形成N导电类型硅，这里所含杂质浓度与传统IGBT没有变化。第二导电类型深扩散区130掺杂浓度大于第二导电类型基区120的掺杂浓度，并小于第一导电类型发射区140的浓度；所述第二导电类型深扩散区130的深度大于第一导电类型发射区140；并且扩散不到多晶硅栅下面的第二导电类型基区120所扩散到的区域；
所述栅极绝缘层160为热氧化工艺形成的二氧化硅层。
所述第二绝缘层180为通过LPCVD（低压化学气象沉积）或PECVD淀积的TEOS二氧化硅（TEOS二氧化硅是二氧化硅的一种沉积方式，TEOS是4乙氧基硅烷的简称，分解之后形成二氧化硅），磷硅玻璃PSG（简称PSG，全称Phosphosilicate
glass），硼磷硅玻璃BPSG（鹏磷硅玻璃简称BPSG）或氮化硅SiNx（氮化硅），以及它们的任意组合。
绝缘侧壁190为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，以及它们的任意组合。
第二导电类型集电区150的掺杂浓度大于第二导电类型基区120，并小于第一导电类型发射区140。
Claims (9)
1.一种全自对准的绝缘栅双极晶体管器件，其特征在于：包括第一导电类型衬底（110），第一导电类型衬底（110）的第一主面内设有第二导电类型基区（120），第二导电类型基区（120）内设有第二导电类型深扩散区（130），所述第二导电类型深扩散区（130）呈“凹”形，第二导电类型基区（120）内设有第一导电类型发射区（140），第一导电类型发射区（140）分别设置在第二导电类型深扩散区（130）“凹”型的两凸起部分上，每个第一导电类型发射区（140）的第一主面上设有栅极绝缘层（160），栅极绝缘层（160）上设有多晶硅栅层（170），多晶硅栅层（170）上设有第二绝缘层（180），多晶硅栅层（170）两侧设有绝缘侧壁（190）、第一导电类型衬底（110）的第二主面内设有第二导电类型集电区（150）；
所述第一导电类型为N型，第二导电类型为P型，所述第一导电类型衬底（110）为硅衬底，第一导电类型衬底（110）第一主面为正面，第二主面为背面，所述第一导电类型发射区（140）的扩散深度为0.2-0.5um，每个发射区宽度为0.4-1um之间，所述第一导电类型衬底（110）窗口区中部的沟槽深度大于第一导电类型发射区（140）的扩散深度，小于第二导电类型深扩散区（130）的扩散深度，其宽度小于等于绝缘侧壁（190）之间的宽度。
2.根据权利要求1所述的一种全自对准的绝缘栅双极晶体管器件，其特征在于：所述多晶硅之间的区域为窗口区，窗口区的中央通过刻蚀多晶硅形成沟槽。
3.根据权利要求2所述的一种全自对准的绝缘栅双极晶体管器件，其特征在于：所述第一导电类型发射区（140）包括两个分立的发射区，其掺杂浓度高于第二导电类型基区（120）；每个发射区的一部分被多晶硅栅层（170）覆盖，另一部分位于窗口区，两个分立的发射区被位于窗口区中部的沟槽隔开。
4.根据权利要求1所述的一种全自对准的绝缘栅双极晶体管器件，其特征在于：所述栅极绝缘层（160）为热氧化工艺形成的二氧化硅层，所述绝缘侧壁（190）的宽度小于第一导电类型发射区（140）的宽度，所述绝缘侧壁（190）的宽度为0.1-1um，高度为0.7-2um之间。
5.根据权利要求4所述的一种全自对准的绝缘栅双极晶体管器件，其特征在于：所述多晶硅之间窗口区的宽度在2-20um之间。
6.根据权利要求4所述的一种全自对准的绝缘栅双极晶体管器件，其特征在于：多晶硅之间窗口区的宽度在3-5um之间。
7.一种全自对准的绝缘栅双极晶体管器件的制造方法，其特征在于：具体的制造工序为：
A.在第一导电类型衬底（110）的第一主面上，用热氧化、LPCVD或PECVD的方法生长栅极绝缘层（160）；
B.在栅极绝缘层（160）的上面用LPCVD或PECVD的方法，沉积多晶硅栅层（170）；
C.使用POCl3对多晶硅栅层（170）进行掺杂；
D.在多晶硅栅层（170）上面通过LPCVD或PECVD沉积第二绝缘层（180）；
E.通过光刻、干法刻蚀对第二绝缘层（180）和多晶硅栅层（170）进行刻蚀，形成窗口区和多晶硅栅层（170）区；
F.在窗口中注入第二导电类型杂质，退火、推阱处理，第二导电类型基区（120）；
G.在窗口区中注入第一导电类型杂质，退火、推阱处理，形成相连的第一导电类型发射区（140）；
H.在窗口区和多晶硅栅层（170）区上通过LPCVD或PECVD沉积第三绝缘介质层，通过干法刻蚀，刻蚀到第一导电类型衬底（110）表面，在窗口区内靠多晶硅栅层（170）处形成绝缘侧壁（190）；
I.以绝缘侧壁（190）为掩模，注入第二导电类型杂质，退火、推阱形成第二导电类型深扩散区（130）；
J.以绝缘侧壁（190）为掩模，对硅衬底进行刻蚀，刻蚀深度大于第一导电类型发射极区的深度，形成两个分离的发射极区；
K.湿法刻蚀绝缘侧壁（190），使发射区在第一导电类型衬底（110）的第一主面上部分暴露出来；
L.在背面注入第二导电类型杂质，退火推阱处理形成第二导电类型集电区（150）；再在正面和背面通过蒸发或者溅射制作金属电极形成IGBT器件。
8.根据权利要求7所述的一种全自对准的绝缘栅双极晶体管器件的制造方法，其特征在于：所述第二导电类型基区（120）掺杂浓度高于第一导电类型衬底（110）的掺杂浓度，所述第二导电类型深扩散区（130）掺杂浓度大于第二导电类型基区（120）的掺杂浓度，并小于第一导电类型发射区（140）的浓度；所述第二导电类型深扩散区（130）的深度大于第一导电类型发射区（140）；并且扩散不到多晶硅栅下面的第二导电类型基区（120）所扩散到的区域，所述第二导电类型集电区（150）的掺杂浓度大于第二导电类型基区（120），并小于第一导电类型发射区（140）。
9.根据权利要求7所述的一种全自对准的绝缘栅双极晶体管器件的制造方法，其特征在于：所述第二绝缘层（180）为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，以及它们的任意组合；所述绝缘侧壁（190）为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃PSG，硼磷硅玻璃BPSG，氮化硅SiNx，以及它们的任意组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151983.4A CN103219238B (zh) | 2013-04-27 | 2013-04-27 | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151983.4A CN103219238B (zh) | 2013-04-27 | 2013-04-27 | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103219238A CN103219238A (zh) | 2013-07-24 |
| CN103219238B true CN103219238B (zh) | 2016-09-21 |
Family
ID=48816923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310151983.4A Active CN103219238B (zh) | 2013-04-27 | 2013-04-27 | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103219238B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033772A (zh) * | 2015-03-19 | 2016-10-19 | 国家电网公司 | 一种具有改善安全工作区的igbt器件及其制造方法 |
| CN106033773A (zh) * | 2015-03-19 | 2016-10-19 | 国家电网公司 | 一种具有空穴旁路结构的igbt器件及其制造方法 |
| CN105931970A (zh) * | 2016-06-30 | 2016-09-07 | 杭州士兰集成电路有限公司 | 一种平面栅功率器件结构及其形成方法 |
| CN109494254A (zh) * | 2018-10-16 | 2019-03-19 | 扬州国扬电子有限公司 | 改进栅控型功率器件安全工作区性能的自对准工艺 |
| CN115084215B (zh) * | 2021-11-10 | 2023-12-12 | 安徽瑞迪微电子有限公司 | 功率半导体器件制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN1374703A (zh) * | 2001-03-07 | 2002-10-16 | 株式会社东芝 | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 |
| CN102034707A (zh) * | 2009-09-29 | 2011-04-27 | 比亚迪股份有限公司 | 一种igbt的制作方法 |
-
2013
- 2013-04-27 CN CN201310151983.4A patent/CN103219238B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN1374703A (zh) * | 2001-03-07 | 2002-10-16 | 株式会社东芝 | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 |
| CN102034707A (zh) * | 2009-09-29 | 2011-04-27 | 比亚迪股份有限公司 | 一种igbt的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103219238A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100508209C (zh) | Npn型的锗硅异质结双极晶体管及其制造方法 | |
| CN103219237B (zh) | 一种自对准绝缘栅双极型晶体管的制作方法 | |
| CN103219238B (zh) | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 | |
| CN102403222B (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN104769723A (zh) | 沟槽栅功率半导体场效应晶体管 | |
| US20030227071A1 (en) | Bipolar junction transistor and fabricating method | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN102034707A (zh) | 一种igbt的制作方法 | |
| CN101916780A (zh) | 一种具有多层超结结构的ldmos器件 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN103367413B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| JP2006523018A (ja) | バイポーラ・トランジスタ | |
| CN203242631U (zh) | 一种全自对准的绝缘栅双极晶体管器件 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| US8455975B2 (en) | Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN104425577B (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| JP2515055B2 (ja) | 半導体デバイス | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| CN102881595B (zh) | 一种超结高压功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |