CN106033773A - 一种具有空穴旁路结构的igbt器件及其制造方法 - Google Patents
一种具有空穴旁路结构的igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN106033773A CN106033773A CN201510123044.8A CN201510123044A CN106033773A CN 106033773 A CN106033773 A CN 106033773A CN 201510123044 A CN201510123044 A CN 201510123044A CN 106033773 A CN106033773 A CN 106033773A
- Authority
- CN
- China
- Prior art keywords
- igbt device
- base
- shallow
- igbt
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明涉及一种具有空穴旁路结构的IGBT器件及其制造方法，在IGBT器件有源区设有多晶侧壁保护结构、浅P+结构和P+深基区；所述多晶侧壁保护结构位于多晶硅栅极两侧；所述浅P+结构位于N+区和P-基区之间；所述P+深基区设置于P-基区的外侧且包围P-基区，形成空穴旁路结构。本发明引入高掺杂P+深基区，改善了空穴流分布，改善了电场分布，减少了寄生晶闸管栓锁，提高了IGBT可靠性。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，具体讲涉及一种具有空穴旁路结构的IGBT器件及其制造方法。
背景技术
IGBT(绝缘栅双极晶体管)同时具有单极性器件和双极性器件的优点，驱动电路简单，控制电路功耗和成本低，饱和电压低，器件自身损耗小，是未来高压大电流的发展方向。
IGBT为三端器件，包括正面发射极，栅极及背面集电极。IGBT芯片有源区剖面图详见图1，包括正面的发射极6，栅极1和背面的集电极7。表面为MOSFET结构，背面为寄生PNP管结构。其中：1为多晶硅栅极，2为栅极氧化层，3为P-基区，4为N+发射极，5为P+集电极，6为发射极金属，7为集电极金属。
IGBT设计需综合考虑导通损耗，关断损耗和安全工作区。为改善IGBT的安全工作区(SOA)，针对器件关断器件的栓锁电流(latch-up current)，通常引入高掺杂的P+深基区结构。
现有的IGBT器件的安全工作区小，使得IGBT的可靠性降低，因此，现有的IGBT器件的安全工作区有待提高。
发明内容
为解决上述现有技术中的不足，本发明的目的是提供一种具有空穴旁路结构的IGBT器件及其制造方法，本发明引入高掺杂P+深基区，改善了空穴流分布，改善了电场分布，减少了寄生晶闸管栓锁，提高了IGBT可靠性。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
本发明的目的是采用下述技术方案实现的：
本发明提供一种具有空穴旁路结构的IGBT器件，所述IGBT器件包括有源区，所述有源区包括N-衬底区、设置在N-衬底区表面的栅极氧化层、沉积在栅极氧化层上的多晶硅栅极、设置在栅极氧化层与N-衬底区之间的P-基区、位于P-基区与栅极氧化层之间的N+区、位于N-衬底区下方P+集电极、位于栅极氧化层上方的发射极金属以及P+集电极下方的集电极金属；其改进之处在于，在所述有源区设有多晶侧壁保护结构(spacer结构)、浅P+结构和P+深基区；所述多晶侧壁保护结构位于多晶硅栅极两侧；所述浅P+结构位于N+区和P-基区之间；所述P+深基区设置于P-基区的外侧且包围P-基区，形成空穴旁路结构。
进一步地，所述P+深基区掺杂浓度为1×1014～1×1015cm-2，掺杂元素为硼元素，其深度为5-8um；所述P-基区掺杂浓度为1×1013～1×1014cm-2，掺杂元素为硼元素，深度为2-4um；所述浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um；所述多晶侧壁保护结构的宽度为0.3-0.6um。
进一步地，所述P+深基区设置于P-基区的外侧且与P-基区和N+区有重叠区域(即P+与P-、N+有重叠区域)。
进一步地，所述IGBT器件包括终端区；所述终端区位于IGBT器件的边缘区域，集成IGBT器件的耐压参数(包括发射极-集电极击穿电压和集电极-发射极饱和电压)，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力。
进一步地，所述IGBT器件包括栅极区；所述栅极区集成IGBT芯片的开关特性(开通特性和关断特性)，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
进一步地，所述P+深基区与终端区耐压环共用光刻版。
本发明还提供一种具有空穴旁路结构的IGBT器件的制造方法，其改进之处在于，所述方法包括下述步骤：
A、制造P+深基区；
B、制造IGBT器件的有源区、终端区和栅极区。
进一步地，所述步骤A包括下述步骤：
a、制造P+深基区：包括P+注入和P+推结；所述P+深基区掺杂浓度为1×1014～1×1015cm-2，掺杂元素为硼元素，其深度为5-8um；
b、双扩散工艺：以多晶硅栅极为注入窗口进行P-基区注入、P-基区推结和N+源区注入；
c、多晶侧壁保护膜质淀积：采用二氧化硅SiO2、氮化硅SiN或其他绝缘隔离材料进行多晶侧壁保护膜质淀积；
d、多晶侧壁保护膜质刻蚀，在多晶硅栅极两侧形成宽度0.3-0.6um的残留形貌，即多晶侧壁保护结构；
e、制造浅P+结构：包括浅P+掺杂和浅P+推结；浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um。
进一步地，所述步骤B包括下述步骤：
B1，制造IGBT器件的终端区耐压环掩膜版；
B2，制造IGBT器件的有源区掩模版；
B3，制造IGBT器件的多晶掩模版；
B4，制造IGBT器件的孔掩模版；
B5，制造IGBT器件的金属掩模版；
B6，制造IGBT器件的钝化掩模版；
B7，制造IGBT器件的背面工艺。
进一步地，所述步骤B7包括：背面减薄，背面P+注入，背面退火和背面金属。
与最接近的现有技术相比，本发明提供的技术方案具有的优异效果是：
(一)引入空穴旁路结构，优化了空穴流分布，减少了寄生晶闸管栓锁；
(二)引入高掺杂P+深基区，改善了空穴流分布，改善了电场分布，减少了寄生晶闸管栓锁，提高了IGBT可靠性；
(三)无需增加光刻版，工艺步骤简单，成本低；
(四)优化光刻版，可调整高掺杂P+深基区位置、掺杂浓度、深度等，工艺简单，可塑性强；
(五)与传统IGBT制造工艺兼容，工艺易实现，可行性强；
(六)与新型IGBT结构和设计理念兼容，易移植，可塑性强。
为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术的IGBT器件剖面图；
图2是本发明提供的高掺杂P+深基区结构IGBT器件剖面图；
图3是本发明提供的IGBT器件高掺杂P+深基区结构制造方法；
图4是本发明提供的IGBT器件有源区引入空穴旁路的俯视图一；
图5是本发明提供的IGBT器件有源区引入空穴旁路的俯视图二；
图6是本发明提供的IGBT器件有源区引入空穴旁路的俯视图三；
其中：1-多晶硅栅极，2-栅极氧化层，3-P-基区，4-N+区，5-P+集电极，6-发射极金属，7-集电极金属，8-spacer结构，9-浅P+结构，10-P+深基区。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。
本发明提供一种具有空穴旁路结构的IGBT器件，其IGBT剖面图如图2所示，所述IGBT器件包括有源区，所述有源区包括N-衬底区、设置在N-衬底区表面的栅极氧化层2、沉积在栅极氧化层上的多晶硅栅极1、设置在栅极氧化层2与N-衬底区之间的P-基区3、位于P-基区3与栅极氧化层2之间的N+区4、位于N-衬底区下方P+集电极5、位于栅极氧化层2上方的发射极金属6以及P+集电极下方的集电极金属7；在所述有源区设有spacer结构8、浅P+结构9和P+深基区10；所述spacer结构位于多晶硅栅极两侧；所述浅P+结构位于N+区和P-基区之间；所述P+深基区设置于P-基区的外侧且包围P-基区，形成空穴旁路结构。
所述P+深基区掺杂浓度为1×1014cm-2，掺杂元素为硼元素，其深度为5-8um；所述P-基区掺杂浓度为1×1013cm-2，掺杂元素为硼元素，深度为2-4um；所述浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um。
所述P+深基区设置于P-基区的外侧且与P-基区和N+区有重叠区域。
所述IGBT器件包括终端区；所述终端区位于IGBT器件的边缘区域，集成IGBT器件的耐压参数，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力。所述IGBT器件包括栅极区；所述栅极区集成IGBT芯片的开关特性，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
本发明提供一种具有空穴旁路结构的IGBT器件的制造方法，包括下述步骤：
A、制造P+深基区，如图3所示，包括下述步骤：
a、制造P+深基区：包括P+注入和P+推结；所述P+深基区掺杂浓度为1×1014～1×1015cm-2，掺杂元素为硼元素，其深度为5-8um；
b、双扩散工艺：以多晶硅栅极为注入窗口进行P-基区注入、P-基区推结和N+源区注入；
c、制造多晶侧壁保护结构：采用二氧化硅SiO2、氮化硅SiN或其他绝缘隔离材料进行多晶侧壁保护膜质淀积；
d、多晶侧壁保护膜质刻蚀，在多晶硅栅极两侧形成宽度0.3-0.6um的残留形貌，即多晶侧壁保护结构；
e、制造浅P+结构：包括浅P+掺杂和浅P+推结；浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um。
B、制造IGBT器件的有源区、终端区和栅极区，包括下述步骤：
B1，制造IGBT器件的终端区耐压环掩膜版；
B2，制造IGBT器件的有源区掩模版；
B3，制造IGBT器件的多晶掩模版；
B4，制造IGBT器件的孔掩模版；
B5，制造IGBT器件的金属掩模版；
B6，制造IGBT器件的钝化掩模版；
B7，制造IGBT器件的背面工艺。
图4-6为IGBT有源区引入高掺杂P+深基区俯视图一、二、三。通过设计，引入空穴旁路结构，可调整沟道宽/长比，调整短路电流大小，扩大IGBT短路安全工作区，提高IGBT可靠性。优化沟道区空穴流，可有效降低够导出空穴流分布，优化电场分布，可有效减少寄生晶闸管栓锁。其中：Contact表示接触孔区域，更详细的描述为发射极金属接触孔区域。
应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。
在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。
上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。
Claims (10)
1.一种具有空穴旁路结构的IGBT器件，所述IGBT器件包括有源区，所述有源区包括N-衬底区、设置在N-衬底区表面的栅极氧化层、沉积在栅极氧化层上的多晶硅栅极、设置在栅极氧化层与N-衬底区之间的P-基区、位于P-基区与栅极氧化层之间的N+区、位于N-衬底区下方P+集电极、位于栅极氧化层上方的发射极金属以及P+集电极下方的集电极金属；其特征在于，在所述有源区设有多晶侧壁保护结构、浅P+结构和P+深基区；所述多晶侧壁保护结构位于多晶硅栅极两侧；所述浅P+结构位于N+区和P-基区之间；所述P+深基区设置于P-基区的外侧且包围P-基区，形成空穴旁路结构。
2.如权利要求1所述的IGBT器件，其特征在于，所述P+深基区掺杂浓度为1×1014～1×1015cm-2，掺杂元素为硼元素，其深度为5-8um；所述P-基区掺杂浓度为1×1013～1×1014cm-2，掺杂元素为硼元素，深度为2-4um；所述浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um；所述多晶侧壁保护结构的宽度为0.3-0.6um。
3.如权利要求1所述的IGBT器件，其特征在于，所述P+深基区设置于P-基区的外侧且与P-基区和N+区有重叠区域。
4.如权利要求1所述的IGBT器件，其特征在于，所述IGBT器件包括终端区；所述终端区位于IGBT器件的边缘区域，集成IGBT器件的耐压参数，所述终端区包括终端基本单元；所述终端基本单元包括场板、场限环、结终端延伸保护模块、横向变掺杂模块和阻性场板，所述终端基本单元用于减少有源区边缘PN结的曲率，耗尽层横向延伸，增强水平方向的耐压能力。
5.如权利要求1所述的IGBT器件，其特征在于，所述IGBT器件包括栅极区；所述栅极区集成IGBT芯片的开关特性，位于有源区一角，包括栅焊盘区和栅汇流条区；栅内阻串联在所述栅焊盘区和栅汇流条区之间。
6.如权利要求1所述的IGBT器件，其特征在于，所述P+深基区与终端区耐压环共用光刻版。
7.一种如权利要求1-6中任一项所述的具有空穴旁路结构的IGBT器件的制造方法，其特征在于，所述方法包括下述步骤：
A、制造P+深基区；
B、制造IGBT器件的有源区、终端区和栅极区。
8.如权利要求7所述的制造方法，其特征在于，所述步骤A包括下述步骤：
a、制造P+深基区：包括P+注入和P+推结；所述P+深基区掺杂浓度为1×1014～1×1015cm-2，掺杂元素为硼元素，其深度为5-8um；
b、双扩散工艺：以多晶硅栅极为注入窗口进行P-基区注入、P-基区推结和N+源区注入；
c、多晶侧壁保护膜质淀积：采用二氧化硅SiO2、氮化硅SiN或其他绝缘隔离材料进行多晶侧壁保护膜质淀积；
d、多晶侧壁保护膜质刻蚀，在多晶硅栅极两侧形成宽度0.3-0.6um的残留形貌，即多晶侧壁保护结构；
e、制造浅P+结构：包括浅P+掺杂和浅P+推结；浅P+结构的掺杂浓度为1×1014cm-2～1×1016cm-2，掺杂元素为硼元素，深度为0.5-1.0um。
9.如权利要求7所述的制造方法，其特征在于，所述步骤B包括下述步骤：
B1，制造IGBT器件的终端区耐压环掩膜版；
B2，制造IGBT器件的有源区掩模版；
B3，制造IGBT器件的多晶掩模版；
B4，制造IGBT器件的孔掩模版；
B5，制造IGBT器件的金属掩模版；
B6，制造IGBT器件的钝化掩模版；
B7，制造IGBT器件的背面工艺。
10.如权利要求9所述的制造方法，其特征在于，所述步骤B7包括：背面减薄，背面P+注入，背面退火和背面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510123044.8A CN106033773A (zh) | 2015-03-19 | 2015-03-19 | 一种具有空穴旁路结构的igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510123044.8A CN106033773A (zh) | 2015-03-19 | 2015-03-19 | 一种具有空穴旁路结构的igbt器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106033773A true CN106033773A (zh) | 2016-10-19 |
Family
ID=57149243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510123044.8A Pending CN106033773A (zh) | 2015-03-19 | 2015-03-19 | 一种具有空穴旁路结构的igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106033773A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111278A (en) * | 1997-05-07 | 2000-08-29 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor devices having discontinuous emitter regions therein for inhibiting parasitic thyristor latch-up |
| US20010020719A1 (en) * | 1997-10-22 | 2001-09-13 | Kim Tae-Hoon | Insulated gate bipolar transistor |
| CN103219238A (zh) * | 2013-04-27 | 2013-07-24 | 中国东方电气集团有限公司 | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 |
| CN103531620A (zh) * | 2013-10-30 | 2014-01-22 | 国家电网公司 | 一种基于n型注入层的igbt芯片及其制造方法 |
-
2015
- 2015-03-19 CN CN201510123044.8A patent/CN106033773A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111278A (en) * | 1997-05-07 | 2000-08-29 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor devices having discontinuous emitter regions therein for inhibiting parasitic thyristor latch-up |
| US20010020719A1 (en) * | 1997-10-22 | 2001-09-13 | Kim Tae-Hoon | Insulated gate bipolar transistor |
| CN103219238A (zh) * | 2013-04-27 | 2013-07-24 | 中国东方电气集团有限公司 | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 |
| CN103531620A (zh) * | 2013-10-30 | 2014-01-22 | 国家电网公司 | 一种基于n型注入层的igbt芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8872264B2 (en) | Semiconductor device having a floating semiconductor zone | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| CN103986447B (zh) | 双极半导体开关及其制造方法 | |
| CN104716168B (zh) | 带有复合区的半导体器件 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| US20170309704A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| US10290726B2 (en) | Lateral insulated gate bipolar transistor | |
| JP2002246597A (ja) | 半導体装置 | |
| WO2010050130A1 (ja) | 半導体装置及びその製造方法 | |
| JP2020072137A (ja) | 半導体装置 | |
| JP3869580B2 (ja) | 半導体装置 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| JP6771433B2 (ja) | 半導体装置 | |
| CN111066148B (zh) | 半导体装置 | |
| CN105047706A (zh) | 一种低通态损耗igbt及其制造方法 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN106033773A (zh) | 一种具有空穴旁路结构的igbt器件及其制造方法 | |
| CN208797006U (zh) | 一种用于半导体功率器件的终端 | |
| CN102263127B (zh) | 一种mos型功率器件及其制造方法 | |
| US20160013301A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN106033772A (zh) | 一种具有改善安全工作区的igbt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161019 |
|
| RJ01 | Rejection of invention patent application after publication |