CN109065609A - 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 - Google Patents
一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN109065609A CN109065609A CN201810954843.3A CN201810954843A CN109065609A CN 109065609 A CN109065609 A CN 109065609A CN 201810954843 A CN201810954843 A CN 201810954843A CN 109065609 A CN109065609 A CN 109065609A
- Authority
- CN
- China
- Prior art keywords
- source region
- type
- layer
- metal
- trap zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000000407 epitaxy Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及功率半导体技术，特别涉及一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。本发明对传统横向绝缘栅双极型晶体的阴极区进行了改造，通过隔离氧化层分隔成第一NMOS区、第二NMOS区和传统LIGBT区。第一NMOS的漏极通过金属互联与传统LIGBT的N+源区相连，第一NMOS的栅极通过金属互联与传统LIGBT的栅极相连作为本发明器件栅极，第二NMOS的漏极及栅极同时与传统LIGBT的P+源区相连，第一NMOS的源极通过金属互联与第二NMOS的源极连接在一起作为本发明器件的阴极。在线性工作区工作时，传统LIGBT区内发生了闩锁，漂移区中充满大量的电子空穴对，电导调制强烈，因此器件导通电阻极大地减小。另外，可以通过控制第二NMOS沟道的掺杂浓度来改变器件的饱和电流值，满足实际运用的需要。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种低导通电阻绝缘体上硅横向绝缘栅双极 型晶体管。
背景技术
绝缘栅双极型晶体管(简称IGBT)是一种由功率MOS场效应晶体管与双极型晶体管组 合成的复合器件，其利用MOSFET来控制双极型晶体管的开启与关断，因此IGBT既具有双极型晶体管导通压降低、通态电流大、损耗小的优点，又具有功率MOSFET的输出阻抗高、 易驱动、控制简单的优点。IGBT器件的功耗与其导通电阻密切相关，降低器件导通电阻可以降低器件导通功耗。
发明内容
本发明的目的，就是针对目前常规绝缘体上硅横向绝缘栅双极型晶体管导通电阻较大的 问题，提出一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。
本发明的技术方案：一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构 包括P型衬底1、位于P型衬底上的埋氧2和在埋氧2上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层6和第二隔离氧化层7，第一隔离氧化层6和第二隔离氧化层7均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层3、第二N型外延层4及第三N型外延层5；
在第一N型外延层3上部设有第一P型阱区8，在所述第一P型阱区8上部设有一个N型MOS管，所述N型MOS管包括第一P+源区16、第一N+源区11、第一N+漏区12以及第一 栅氧化层110，第一P+源区16和第一N+源区11并列位于第一P型阱区8上层一侧，第一N+ 漏区12位于第一P型阱区8上层另一侧，且第一N+漏区12与第一隔离氧化层6接触；第一 栅氧化层110的下表面分别与部分第一N+源区11和第一N+漏区12的上表面，以及位于第一 N+源区11和第一N+漏区12之间的第一P型阱区8上表面接触；所述第一P+源区16和第一 N+源区11上方设有第一阴极金属130，所述第一栅氧化层110上设有第一多晶硅栅极120， 所述N+漏区12上方设有第一阳极金属131；
在第二N型外延层4上部设有第二P型阱区9，在所述第二P型阱区9上部设有一个N型MOS管，所述N型MOS管包括第二P+源区17、第二N+源区13、第二N+漏区14以及第二 栅氧化层111，第二P+源区17、第二N+源区13并列位于第二P型阱区9上层一侧，第二N+ 漏区14位于第二P型阱区9上层另一侧，且第二N+漏区14与第二隔离氧化层7接触；第二 栅氧化层111的下表面分别与部分第二P+源区17和第二N+源区13的上表面，以及位于第二 P+源区17和第二N+源区13之间的第二P型阱区9上表面接触；所述第二P+源区17和第二 N+源区13上方设有第二阴极金属132，所述第二栅氧化层111上设有第二多晶硅栅极121， 所述第二N+漏极上方设有第二阳极金属133；
在第三外延层5上层两侧分别设有第三P型阱区10和N型缓冲层19，且第三P型阱区10与第二隔离氧化层7接触；在所述N型缓冲层19上层远离第三P型阱区10的一侧设有第 三P+漏区20，在所述第三P+漏区20上方设有第三阳极金属136；在所述第三P型阱区10上 层靠近第二隔离氧化层7的一侧并列设置有第三P+源区18和第三N+源区15，且第三P+源区 18与第二隔离氧化层7接触；在所述第三P+源区18上方设有第三阴极金属，在所述第三N+ 源区15上方设有第四阴极金属；在所述第三P型阱区10上方设有第三栅氧化层112，第三 栅氧化层112的下表面与部分第三N+源区15的上表面接触，并沿第三P型阱区10的上表面 延伸至第三N型外延层3上方；在所述第三栅氧化层112上设有第三多晶硅栅极122；
所述第一阴极金属130与第二阴极金属132通过金属互联作为器件阴极；所述第一多晶 硅栅极120与第三多晶硅栅极122通过金属互联作为器件栅极；所述第一阳极金属131通过 金属互联与第四阴极金属135相连；所述第二多晶硅栅121通过金属与第二阳极金属133及 第三阴极金属134相连；所述第三阳极金属136为器件阳极。
本发明的有益效果为，本发明器件工作在低阳极电压时，第二NMOS未导通，导致传统 LIGBT区中寄生NPN晶体管开启，器件进入闩锁状态，传统LIGBT漂移区中发生强烈电导调制；随着阳极电压的升高，第二NMOS开启，由于第二NMOS的电压钳位作用，寄生NPN 晶体管关闭，使得器件退出闩锁状态，器件逐渐进入饱和状态。由于器件在线性区时，传统LIGBT区内发生了闩锁，漂移区中充满大量的电子空穴对，电导调制强烈，因此器件导通电阻极大地减小。另外，可以通过控制第二NMOS沟道的掺杂浓度来改变器件的饱和电流值，满足实际运用的需要。
附图说明
图1是传统绝缘体上硅横向双极型晶体管(LIGBT)的器件剖面结构图；
图2是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的器件剖面结构图 (未标序)；
图3是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的器件剖面结构图 (标序)；
图4是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的在小阳极电压情 况下寄生NPN晶体管导通后的电流路径图；
图5是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的较大阳极电压情 况下正向导通的电流路径图；
图6是传统绝缘体上硅横向双极型晶体管的等效简化电路图及其正向导通状况下电流流 向图；
图7是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的等效简化电路图 及其工作在闩锁状态下电流流向图；
图8是本发明提出的低导通电阻绝缘体上硅横向绝缘栅双极型晶体管的等效简化电路图 及其工作在饱和状态下电流流向图；
图9是本发明LIGBT器件与传统LIGBT器件正向耐压特性曲线对比图；
图10是本发明LIGBT器件与传统LIGBT器件正向导通I-V特性曲线对比图；
图11是本发明LIGBT器件与传统LIGBT器件在正向导通状态下漂移区中空穴浓度分布 的对比图；
图12是本发明LIGBT器件在第二NMOS沟道不同掺杂浓度下与传统LIGBT器件的正向导通I-V特性曲线对比图；
具体实施方式
下面结合附图对本发明进行详细的描述。
如图3所示，一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P 型衬底1、位于P型衬底上的埋氧2和在埋氧2上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层6和第二隔离氧化层7，第一隔离氧化层6和第二隔离氧化层7均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层3、第二N型外延层4及第三N型外延层5；在第一N型外延层3上部设有第 一P型阱区8，在所述第一P型阱区8上部设有一个N型MOS管，所述N型MOS管包括第一 P+源区16、第一N+源区11、第一N+漏区12以及第一栅氧化层110，第一P+源区16和第一 N+源区11并列位于第一P型阱区8上层一侧，第一N+漏区12位于第一P型阱区8上层另一 侧，且第一N+漏区12与第一隔离氧化层6接触；第一栅氧化层110的下表面分别与部分第 一N+源区11和第一N+漏区12的上表面，以及位于第一N+源区11和第一N+漏区12之间的 第一P型阱区8上表面接触；所述第一P+源区16和第一N+源区11上方设有第一阴极金属 130，所述第一栅氧化层110上设有第一多晶硅栅极120，所述N+漏区12上方设有第一阳极 金属131；在第二N型外延层4上部设有第二P型阱区9，在所述第二P型阱区9上部设有一 个N型MOS管，所述N型MOS管包括第二P+源区17、第二N+源区13、第二N+漏区14以及 第二栅氧化层111，第二P+源区17、第二N+源区13并列位于第二P型阱区9上层一侧，第 二N+漏区14位于第二P型阱区9上层另一侧，且第二N+漏区14与第二隔离氧化层7接触； 第二栅氧化层111的下表面分别与部分第二P+源区17和第二N+源区13的上表面，以及位于 第二P+源区17和第二N+源区13之间的第二P型阱区9上表面接触；所述第二P+源区17和 第二N+源区13上方设有第二阴极金属132，所述第二栅氧化层111上设有第二多晶硅栅极 121，所述第二N+漏极上方设有第二阳极金属133；在第三外延层5上层两侧分别设有第三P 型阱区10和N型缓冲层19，且第三P型阱区10与第二隔离氧化层7接触；在所述N型缓冲 层19上层远离第三P型阱区10的一侧设有第三P+漏区20，在所述第三P+漏区20上方设有 第三阳极金属136；在所述第三P型阱区10上层靠近第二隔离氧化层7的一侧并列设置有第 三P+源区18和第三N+源区15，且第三P+源区18与第二隔离氧化层7接触；在所述第三P+ 源区18上方设有第三阴极金属，在所述第三N+源区15上方设有第四阴极金属；在所述第三 P型阱区10上方设有第三栅氧化层112，第三栅氧化层112的下表面与部分第三N+源区15 的上表面接触，并沿第三P型阱区10的上表面延伸至第三N型外延层3上方；在所述第三栅 氧化层112上设有第三多晶硅栅极122；所述第一阴极金属130与第二阴极金属132通过金 属互联作为器件阴极；所述第一多晶硅栅极120与第三多晶硅栅极122通过金属互联作为器 件栅极；所述第一阳极金属131通过金属互联与第四阴极金属135相连；所述第二多晶硅栅 121通过金属与第二阳极金属133及第三阴极金属134相连；所述第三阳极金属136为器件 阳极。
如图1所示，为传统绝缘体上硅横向双极型晶体管。如图2所示，为本发明提出的一种 低导通电阻绝缘体上硅横向绝缘栅双极型晶体管。本发明与传统LIGBT结构不同的地方在于， 本发明对器件阴极区进行了改造。传统LIGBT器件其阴极金属同时与P+源区、N+源区短接， 而本发明通过将传统LIGBT结构区中的P+源区、N+源区不短接，在传统LIGBT的N+源区上的 外接一个N型MOS管(传统LIGBT区的栅极连接此N型MOS管的栅极，共同作为本发明器件 的栅极；传统LIGBT的N+源区连接此N型MOS管的N+漏区；此N型MOS管的源极作为本发明器件的阴极)，在传统LIGBT的P+源区上外接另一个N型MOS管(传统LIGBT的P+源区同 时连接此N型MOS管的N+漏区和栅极；此N型MOS管的源极作为本发明器件的阴极；传统LIGBT的阳极作为本发明器件的阳极)。并且两个MOS管通过隔离氧化层进行隔离。
本发明提出的一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，如图3所示，其工 作原理如下：
通态线性区原理：器件栅极上施加大于阈值电压的电压，电子由器件的阴极依次流过第 一NMOS和LIGBT的N沟道，最后流入传统LIGBT结构区的漂移区(第三N型外延层5)，为 传统LIGBT结构区中寄生PNP管提供基极电流；当器件的阳极电压较小时，空穴从器件的阳 极注入到LIGBT的漂移区(第三N型外延层5)，此时第二NMOS区由于栅上电压未达到阈值电压，因此未开启，阻止了空穴从传统LIGBT结构区P+源区(第三P+源区18)流向器件的 阴极，使得空穴在LIGBT的P阱区(第三P阱区10)积累，从而使得P阱区(第三P阱区10) 电势抬高。当第三P阱区10/第三N+源区15之间的电势大于PN结内建电势时，由传统LIGBT 结构区中的NPN寄生三极管(由第三N+源区15、第三P阱区10、第三N型外延层5构成) 导通，传统LIGBT结构区中的寄生晶闸管发生闩锁，漂移区中发生强烈电导调制，实现低的 导通电阻。
通态饱和区原理：当通态下阳极电压进一步增加时，传统LIGBT结构区强烈的电导调制 效应导致传统LIGBT结构区的导通压降较低，从而使得传统LIGBT结构区P阱区(第三P阱 区10)和N+源区(第三N+源区15)的电势随之抬升。由于传统LIGBT结构区P阱区与第二NMOS区的栅极和漏极相连接，第二NMOS区的栅极和漏极电势随之提高，当传统LIGBT结构区的P阱区的电势大于第二NMOS的阈值电压后，第二NMOS导通，空穴可以通过第二NMOS从传统LIGBT结构区的P阱区流向器件阴极，同时传统LIGBT结构区的P阱区电势被第二NMOS所箝位，而传统LIGBT结构区中的N+源区的电势可以继续抬升。当传统LIGBT结构区中的P阱区/N+源区之间的电势小于其PN结内建电势时，由第三N+源区15、第三P阱区10、第三N 型外延层5构成的NPN寄生三极管关断，器件电子电流通过传统LIGBT结构区的MOS沟道流 走，而空穴电流通过第三P阱区由第二NMOS流向器件阴极，器件逐渐进入饱和状态。
为了验证本发明结构的优点，本发明采用了半导体器件仿真软件Medici对器件的结构进 行了对比仿真，结果如图4～图11所示，图4为本发明器件在阳极为低电压导通时，传统 LIGBT结构区发生闩锁效应的电流流向图。从图中可以看出，器件发生了闩锁效应，此时第 二NMOS尚未开启。图5本发明器件在较大的阳极电压下进入饱和状态后的电流流向图。从图 中可以看出，此时第二NMOS管导通，器件闩锁效应停止。图6是传统LIGBT结构的等效简 化电路图及其正向导通状况下电流流向图，其线性工作区与饱和工作区的电流流向均一样。 图7、图8分别为本发明LIGBT器件的线性工作区和饱和工作区下的电流流向图，从图中可 以看出，本发明拥有与传统LIGBT相同的饱和态电流路径，但是本发明器件在线性工作区时， 由PNP晶体管与寄生的NPN晶体管构成的寄生晶闸管开启，器件漂移区发生产生强烈的电 导调制。图9为本发明器件与传统LIGBT结构的耐压对比图，可以从图中看出，本发明结构 和传统结构的耐压能力没有明显区别；图10为本发明与传统结构的正向导通特性对比图，从 图中可以看出，本发明具有更低的导通电阻，工作时的导通压降更低。图11所示为本发明与 传统结构在在相同正向导通电流下空穴浓度分布的对比图，从图中可以看出，本发明器件在 漂移区中的空穴载流子的浓度分布相对于传统结构，分布更均匀，有利于降低器件导通电阻， 并且此浓度分布可以使器件在相同的导通压降下更容易关断。图12是本发明LIGBT器件在 第二NMOS沟道不同掺杂浓度下与传统LIGBT器件的正向导通I-V特性曲线对比图，通过 改变第二NMOS沟道的掺杂浓度，调节第二NMOS的开启电压，从而改变器件从低压闩锁状 态转变为饱和状态的电压值。从图中可以看出，减小第二NMOS沟道掺杂浓度，对器件小电流 线性区的导通压降几乎没有影响，但是器件饱和工作区的电流明显减小。但是当第二NMOS沟 道的掺杂浓度过低时，第二NMOS在低压时的漏电会增加，导致对传统LIGBT中的P阱区中积 累的空穴阻挡作用减弱。因此实际应用时需合理设计以避免产生第二NMOS漏电过大的现象。
Claims (1)
1.一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管，其元胞结构包括P型衬底(1)、位于P型衬底上的埋氧(2)和在埋氧(2)上的N型外延层，其特征在于，在N型外延层中沿器件横向方向依次设有第一隔离氧化层(6)和第二隔离氧化层(7)，第一隔离氧化层(6)和第二隔离氧化层(7)均沿器件垂直方向贯穿N型外延层，将N型外延层沿器件横向方向分隔成第一N型外延层(3)、第二N型外延层(4)及第三N型外延层(5)；
在第一N型外延层(3)上部设有第一P型阱区(8)，在所述第一P型阱区(8)上部设有一个N型MOS管，所述N型MOS管包括第一P+源区(16)、第一N+源区(11)、第一N+漏区(12)以及第一栅氧化层(110)，第一P+源区(16)和第一N+源区(11)并列位于第一P型阱区(8)上层一侧，第一N+漏区(12)位于第一P型阱区(8)上层另一侧，且第一N+漏区(12)与第一隔离氧化层(6)接触；第一栅氧化层(110)的下表面分别与部分第一N+源区(11)和第一N+漏区(12)的上表面，以及位于第一N+源区(11)和第一N+漏区(12)之间的第一P型阱区(8)上表面接触；所述第一P+源区(16)和第一N+源区(11)上方设有第一阴极金属(130)，所述第一栅氧化层(110)上设有第一多晶硅栅极(120)，所述N+漏区(12)上方设有第一阳极金属(131)；
在第二N型外延层(4)上部设有第二P型阱区(9)，在所述第二P型阱区(9)上部设有一个N型MOS管，所述N型MOS管包括第二P+源区(17)、第二N+源区(13)、第二N+漏区(14)以及第二栅氧化层(111)，第二P+源区(17)、第二N+源区(13)并列位于第二P型阱区(9)上层一侧，第二N+漏区(14)位于第二P型阱区(9)上层另一侧，且第二N+漏区(14)与第二隔离氧化层(7)接触；第二栅氧化层(111)的下表面分别与部分第二P+源区(17)和第二N+源区(13)的上表面，以及位于第二P+源区(17)和第二N+源区(13)之间的第二P型阱区(9)上表面接触；所述第二P+源区(17)和第二N+源区(13)上方设有第二阴极金属(132)，所述第二栅氧化层(111)上设有第二多晶硅栅极(121)，所述第二N+漏极上方设有第二阳极金属(133)；
在第三外延层(5)上层两侧分别设有第三P型阱区(10)和N型缓冲层(19)，且第三P型阱区(10)与第二隔离氧化层(7)接触；在所述N型缓冲层(19)上层远离第三P型阱区(10)的一侧设有第三P+漏区(20)，在所述第三P+漏区(20)上方设有第三阳极金属(136)；在所述第三P型阱区(10)上层靠近第二隔离氧化层(7)的一侧并列设置有第三P+源区(18)和第三N+源区(15)，且第三P+源区(18)与第二隔离氧化层(7)接触；在所述第三P+源区(18)上方设有第三阴极金属，在所述第三N+源区(15)上方设有第四阴极金属；在所述第三P型阱区(10)上方设有第三栅氧化层(112)，第三栅氧化层(112)的下表面与部分第三N+源区(15)的上表面接触，并沿第三P型阱区(10)的上表面延伸至第三N型外延层(3)上方；在所述第三栅氧化层(112)上设有第三多晶硅栅极(122)；
所述第一阴极金属(130)与第二阴极金属(132)通过金属互联作为器件阴极；所述第一多晶硅栅极(120)与第三多晶硅栅极(122)通过金属互联作为器件栅极；所述第一阳极金属(131)通过金属互联与第四阴极金属(135)相连；所述第二多晶硅栅(121)通过金属与第二阳极金属(133)及第三阴极金属(134)相连；所述第三阳极金属(136)为器件阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810954843.3A CN109065609B (zh) | 2018-08-21 | 2018-08-21 | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810954843.3A CN109065609B (zh) | 2018-08-21 | 2018-08-21 | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065609A true CN109065609A (zh) | 2018-12-21 |
| CN109065609B CN109065609B (zh) | 2021-08-17 |
Family
ID=64686739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810954843.3A Active CN109065609B (zh) | 2018-08-21 | 2018-08-21 | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065609B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034176A (zh) * | 2019-04-22 | 2019-07-19 | 东南大学 | 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管 |
| CN113066862A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113078211A (zh) * | 2021-03-25 | 2021-07-06 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113437143A (zh) * | 2021-06-25 | 2021-09-24 | 电子科技大学 | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 |
| CN114784102A (zh) * | 2022-05-05 | 2022-07-22 | 电子科技大学 | 一种具有混合导电模式的ligbt |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150084117A1 (en) * | 2009-06-17 | 2015-03-26 | Madhur Bobde | Bottom source nmos triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (tvs) |
| CN106505101A (zh) * | 2016-10-19 | 2017-03-15 | 东南大学 | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 |
-
2018
- 2018-08-21 CN CN201810954843.3A patent/CN109065609B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150084117A1 (en) * | 2009-06-17 | 2015-03-26 | Madhur Bobde | Bottom source nmos triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (tvs) |
| CN106505101A (zh) * | 2016-10-19 | 2017-03-15 | 东南大学 | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 |
Non-Patent Citations (1)
| Title |
|---|
| 吴金 等: "《CMOS模拟IP线性集成电路》", 31 December 2007, 东南大学 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034176A (zh) * | 2019-04-22 | 2019-07-19 | 东南大学 | 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管 |
| CN110034176B (zh) * | 2019-04-22 | 2022-02-11 | 东南大学 | 解决反向恢复失效的逆导型横向绝缘栅双极型晶体管 |
| CN113066862A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113078211A (zh) * | 2021-03-25 | 2021-07-06 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113437143A (zh) * | 2021-06-25 | 2021-09-24 | 电子科技大学 | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 |
| CN113437143B (zh) * | 2021-06-25 | 2023-05-02 | 电子科技大学 | 一种具有寄生二极管的三维mos栅控晶闸管及其制造方法 |
| CN114784102A (zh) * | 2022-05-05 | 2022-07-22 | 电子科技大学 | 一种具有混合导电模式的ligbt |
| CN114784102B (zh) * | 2022-05-05 | 2023-05-02 | 电子科技大学 | 一种具有混合导电模式的ligbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065609B (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN106505101B (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN105118862B (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| CN105185826B (zh) | 一种横向rc-igbt器件 | |
| CN101419981A (zh) | 一种槽栅soi ligbt器件 | |
| CN101553932A (zh) | 集成无闭锁绝缘栅极双极晶体管 | |
| US11211485B2 (en) | Trench power transistor | |
| CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN107482051A (zh) | 一种变禁带宽度的超结vdmos器件 | |
| CN109119419A (zh) | 一种集成肖特基续流二极管碳化硅槽栅mosfet | |
| CN101431096A (zh) | 一种soi ligbt器件 | |
| CN106067799B (zh) | 一种半导体器件 | |
| CN106098764B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN110783398A (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN103928507A (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |