CN104716168B - 带有复合区的半导体器件 - Google Patents

带有复合区的半导体器件 Download PDF

Info

Publication number
CN104716168B
CN104716168B CN201410754510.8A CN201410754510A CN104716168B CN 104716168 B CN104716168 B CN 104716168B CN 201410754510 A CN201410754510 A CN 201410754510A CN 104716168 B CN104716168 B CN 104716168B
Authority
CN
China
Prior art keywords
semiconductor devices
drift region
raceway groove
region band
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410754510.8A
Other languages
English (en)
Other versions
CN104716168A (zh
Inventor
R.巴布尔斯克
H.许斯肯
P.伊尔西格勒
J.G.拉文
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104716168A publication Critical patent/CN104716168A/zh
Application granted granted Critical
Publication of CN104716168B publication Critical patent/CN104716168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及带有复合区的半导体器件。半导体器件包含在半导体主体中在漂移区带和电荷载流子传输区之间的pn结。存取沟道提供持久电荷载流子路径，所述持久电荷载流子路径通过在漂移区带和复合区之间的分离区将漂移区带和复合区连接。存取沟道调节在漂移区带和复合区中的等离子体密度。

Description

带有复合区的半导体器件
背景技术
在半导体器件像半导体二极管、IGFET（绝缘栅场效应晶体管）和IGBT（绝缘栅双极晶体管）的正向偏置的pn结处，移动电荷载流子在pn结的两侧注满半导体区。在这些区中的至少一个被形成为带有沿着电流流动方向相当大的延伸和相当低的杂质浓度的漂移区带的情况下，电荷载流子形成电荷载流子等离子体。当pn结从正向偏置切换到反向偏置时反向恢复电流将电荷载流子等离子体从漂移区带去除。反向恢复电流促成半导体器件的动态切换损耗。期望的是提供带有改进的器件特性的半导体器件。
发明内容
实施例涉及包含pn结的半导体器件，所述pn结在半导体主体中在电荷载流子传输区和漂移区带之间。存取沟道（access channel）提供持久电荷载流子路径，所述持久电荷载流子路径通过在漂移区带和复合区之间的分离区将漂移区带与复合区连接。
本领域技术人员通过阅读下面详细的描述并且通过查看附图将意识到额外的特征和优点。
附图说明
附图被包含以提供本发明的进一步理解并且被结合在该说明书中且组成该说明书的一部分。附图图解本发明的实施例并且与描述一起用来解释本发明的原理。本发明的其它实施例和预期的优点将容易被意识到，因为通过参考下面详细的描述它们变得更好理解。
图1A是用于图解实施例的各方面的带有pn结的半导体器件的一部分的示意性横截面视图。
图1B是依据实施例的与垂直pn结相关的半导体器件的一部分的示意性横截面视图。
图1C是依据实施例的与水平pn结相关的半导体器件的一部分的示意性横截面视图。
图2A是依据实施例的与在前侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图2B是依据实施例的与在后侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图2C是依据实施例的与在前侧和后侧两者都带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图2D是依据实施例的与带有包括电连接的填充部分的去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图2E是依据实施例的与带有使用负载电极的去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图2F是依据进一步实施例的与在前侧带有去饱和单元的半导体二极管相关的半导体器件的一部分的示意性横截面视图。
图3A是依据实施例的与IGFET相关的半导体器件的一部分的示意性横截面视图。
图3B是依据实施例的与IGBT相关的半导体器件的一部分的示意性横截面视图。
图3C是依据实施例的与RC-IGBT（反向导通IGBT）相关的半导体器件的一部分的示意性横截面视图。
图4A是依据实施例的提供均匀分布的紧凑去饱和单元的半导体二极管的半导体主体的示意性平面视图。
图4B是依据实施例的提供条纹形状的去饱和单元的半导体二极管的半导体主体的示意性平面视图。
图4C是依据实施例的提供类网格去饱和单元的半导体二极管的半导体主体的示意性平面视图。
图4D是依据实施例的提供不均匀分布的紧凑去饱和单元的半导体二极管的半导体主体的示意性平面视图。
图5A是包含均匀分布的紧凑去饱和与晶体管单元的半导体器件的半导体主体的示意性平面视图。
图5B是包含规则布置的晶体管和去饱和单元的半导体器件的半导体主体的示意性平面视图。
图5C是包含网格形状的去饱和单元和在去饱和单元的网孔中形成的晶体管单元的半导体器件的半导体主体的示意性平面视图。
图5D是包含类框架去饱和单元和均匀分布的紧凑晶体管单元的半导体器件的半导体主体的示意性平面视图。
具体实施方式
在下面详细的描述中对附图进行参考，附图形成其一部分并且在其中通过图解的方式示出在其中可以实践本发明的特定实施例。要被理解的是可以采用其它实施例并且可以进行结构或逻辑的改变而没有脱离本发明的范围。比如对一个实施例图解或描述的特征能够被使用在其它实施例上或与其它实施例一起使用以产生又一个实施例。意欲的是本发明包含这样的修改和变更。使用特定的语言来描述示例，其不应该被理解为限制所附权利要求的范围。附图不成比例并且只为了图解的目的。为了清楚，相同的元件在不同的附图中已通过对应的参考标记来指代，如果没有另外陈述。
术语“具有”、“含有”、“包含”、“包括”等等是开放型的，并且术语指示陈述的结构、元件或特征的出现但是没有排除额外的元件或特征。冠词“一（a）”、“一个（an）”和“该（the）”意欲包含复数以及单数，除非上下文另外清楚地指示。
术语“电连接的”描述在电连接的元件之间的持久低欧姆连接，比如在涉及的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包含适配于信号传送的一个或多个居间元件可以被提供在电耦合的元件（比如可控的以暂时地在第一状态中提供低欧姆连接并且在第二状态中提供高欧姆电去耦的元件）之间。
附图通过指示与掺杂类型“n”或“p”紧邻的“-”或“+”来图解相对掺杂浓度。比如“n-”表示比“n”掺杂区的掺杂浓度更低的掺杂浓度而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。比如两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A示出半导体器件500的一部分，所述半导体器件500可以是半导体二极管、IGFET（比如在通常含义中包含带有金属栅极的FET（场效应晶体管）和带有非金属栅极的FET的MOSFET（金属氧化物半导体场效应晶体管））、或IGBT（比如RB-IGBT（反向阻断IGBT）或RC-IGBT（反向导通IGBT））。半导体器件500的半导体主体100从单晶半导体材料（比如，作为示例，硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）或砷化镓（GaAs））提供。
pn结171形成在半导体主体100中在电荷载流子传输区115和漂移区带120之间，其中电荷载流子传输区115具有第一导电类型并且漂移区带120具有第一导电类型，所述第一导电类型是第二导电类型的对立面。在图解的实施例中，第一导电类型是n型并且第二导电类型是p型。依据其它实施例，第一导电类型可以是p型并且第二导电类型可以是n型。
电荷载流子传输区115可以是半导体二极管的阳极区或是控制通过IGBT的电流流动的IGFET单元或IGFET的IGFET单元的主体区。
在漂移区带120中的杂质浓度可以低于在电荷载流子传输区115中的杂质浓度以使得当pn结171反向偏置时耗尽区主导地从pn结171延伸进入漂移区带120。依据实施例，在电荷载流子传输区115中的平均杂质浓度是在漂移区带120中的杂质浓度的至少十倍。作为示例，在漂移区带120中的杂质浓度可以是至多1×1015（1E15）cm-3，比如至多1×1014（1E14）cm-3。
半导体器件500进一步包含与pn结171隔一段距离的复合区190。在复合区190的表面处或甚至在复合区190的表面以下，复合率（复合速度）比在典型的半导体-绝缘体界面处的复合率更高。比如在完美的硅-氧化硅界面处的复合速度在30cm/s到100cm/s的范围内。在硅-氧化硅界面的更高密度的陷阱处，复合速度可以达到高达至多104cm/s的值。作为替代地，依据实施例，复合区190的表面复合率或表面复合速度是在半导体主体100中的电荷载流子的饱和速度的至少0.5%。在半导体主体100是基于硅的情形中，表面复合速度可以是至少5×104（5E04)cm/s，比如大于1×105（1E05）cm/s或至少1×106（1E06）cm/s。
复合区190可以由金属或金属化合物（比如导电的金属硅化物，像CoSi2、HfSi2、MoSi2、NiSi2、PdSi2、PtSi2、TaSi2、TiSi2、WSi2、或ZrSi2）组成或含有所述金属或金属化合物并且可以具有高温稳定性以使得复合区190能够在制造工艺的早期阶段被提供。依据其它实施例，复合区190可以由铝组成或含有铝，比如Al、AlSi、或AlSiCu，其能够以经济的方式被淀积并且被刻蚀。
依据进一步实施例，复合区190是变形的单晶半导体材料，所述变形的单晶半导体材料比如通过淀积无定形、单晶、微晶或多晶半导体材料或通过将杂质以高注入剂量和/或注入能量注入进入半导体主体100来提供，其中控制后继的制造工艺以确保受损的晶体在完成的半导体器件500中维持期望的复合特性。
复合区190可以与导电结构电介质绝缘或可以不与导电结构电介质绝缘，所述导电结构电连接到半导体器件500的负载端子。依据实施例，复合区190可以浮置。
分离区195在半导体主体100中将复合区190与漂移区带120空间地分离。分离区195可以与漂移区带120形成同质结或异质结。依据实施例，分离区195和漂移区带120具有互补导电类型。依据另一个实施例，分离区195和漂移区带120具有相同的导电类型，其中在分离区195中的平均净杂质浓度可以至少与在漂移区带120中的杂质浓度一样高。依据实施例，在分离区195中的平均净杂质浓度是在漂移区带120中的平均杂质浓度的至少两倍，例如至少十倍。在分离区195中的杂质浓度可以在电荷载流子传输区115中的杂质浓度的范围内或与在电荷载流子传输区115中的杂质浓度相同。
持久存取沟道184将复合区190与漂移区带120通过分离区195在结构上连接，并且为在分离区195中的少数电荷载流子提供高导电路径。比如对于p型分离区195，存取沟道184为电子提供导电沟道，并且对于n型分离区195，存取沟道184为空穴提供导电路径。
持久存取沟道184可以是含有固定杂质的掺杂沟道，所述固定杂质具有允许各自电荷载流子的电流流动的类型。比如针对p型分离区195的n型存取沟道184可以含有施主原子。针对n型分离区195的p型存取沟道184可以含有受主原子。施主原子或受主原子可以过补偿分离区195的导电类型的背景杂质浓度。
依据进一步实施例，持久存取沟道184可以关于固定杂质原子具有与分离区195相同的导电类型，并且邻接的场结构含有固定电荷载流子，所述固定电荷载流子的电场沿着与场结构的界面在反型沟道中局部地积累分离区195的移动少数电荷载流子，其中反型沟道为各自电荷载流子类型提供导电路径。比如，在邻接的场结构中的正的固定电荷载流子可以在反型沟道中积累电子，所述反型沟道邻接分隔结构180并且在p型分离区195中为电子提供路径。在邻接的场结构中的负的固定电荷载流子可以在反型沟道中积累空穴，所述反型沟道邻接场结构并且在邻接场结构的n型分离区195中为空穴提供路径。在每个情形中，各自的反型沟道形成存取沟道184，从而在漂移区带120和复合区190之间为一个类型的电荷载流子提供持久导电路径。
当pn结171正向偏置时，电荷载流子传输区115将p型电荷载流子（空穴）注入进入漂移区带120并且n型电荷载流子（电子）从相对侧被注入进入漂移区带120。注入的电荷载流子在漂移区带120形成电荷载流子等离子体，所述电荷载流子等离子体在半导体二极管的情形中保证低正向电阻或在像IGFET或IGBT的半导体开关器件的情形中保证低开态电阻。当pn结171从正向偏置切换到反向偏置时，反向恢复电流去除电荷载流子等离子体，其中产生的反向恢复损耗促成半导体器件500的切换损耗。
通过将漂移区带120与复合区190连接，存取沟道184减少在漂移区带120中的电荷载流子等离子体密度。当pn结171正向偏置时，分离区195和电荷载流子传输区115作为对在电荷载流子等离子体中的电子的势垒是有效的以使得复合区190的效率主导地受制于存取沟道184的特性。对于正向偏置的pn结171，势垒可以相当高以最小化复合区190对半导体器件500的特性的影响。分离区195可以被掺杂得足够高以使得在复合区190处的有效复合率只受通过存取沟道184的少数电荷载流子电流限制。
图1B涉及带有pn结171的横向器件，所述pn结171在与半导体主体100的第一表面101垂直的平面中延伸。电荷载流子传输区115、漂移区带120、以及分离区195可以直接邻接第一表面101。分隔结构180（例如浅槽绝缘）可以将电荷载流子传输区115与分离区195分离。n型存取沟道184可以在pn结171和复合区190之间的分离区195的垂直投影中在半导体主体100的第一表面101处形成。
图1C涉及带有pn结171的垂直器件，所述pn结171在与半导体主体100的第一表面101平行的平面中形成。电荷载流子传输区115以及分离区195可以在第一表面101和pn结171之间形成。分隔结构180可以从第一表面101向下延伸至少到pn结171。复合区190可以直接邻接分隔结构180。分隔结构180可以含有固定电荷载流子，所述固定电荷载流子沿着与分隔结构180的界面在分离区195中诱导少数电荷载流子的存取沟道184。
替选地或另外，存取沟道184可以含有与分离区195的导电类型相对的导电类型的固定杂质。施主原子和/或受主原子可以在形成用于分隔结构180的槽之后且在填充用于分隔结构180的槽之前从固相通过例如下述方式被引入：等离子体淀积，以与法线倾斜大于3.5度的注入角度的离子束注入，外延生长或向外扩散。
在图2A中图解的半导体器件是垂直半导体二极管501，所述垂直半导体二极管501带有第一导电类型的漂移区带120和第二导电类型的阳极区115a。阳极区115a可以作为图1A到1C的电荷载流子传输区115是有效的。阳极区115a和漂移区带120形成与半导体主体100的第一表面101平行的pn结171。第一表面101的法线定义垂直方向并且与第一表面101平行的方向是横向方向。
第一导电类型的重掺杂基座层（pedestal layer）130在漂移区带120和与第一表面101相对的第二表面102之间形成。在漂移区带120中的平均杂质浓度作为示例可以在1×1012（1E12）cm-3和1×1015（1E15）cm-3之间。在基座层130中的杂质浓度作为示例可以是至少5×1017（5E17）cm-3。在第一表面101和第二表面102之间的距离受制于半导体二极管501被规定用于的标称击穿电压并且可以大于45μm，比如至少90μm。关于半导体主体100的材料，对图1A的半导体器件500的描述进行参考。
第一负载电极310被布置在第一表面101的侧处并且直接邻接第一表面101和阳极区115a。第一负载电极310可以形成半导体二极管501的阳极端子A或可以被电连接或电耦合到半导体二极管501的阳极端子A。第二负载电极320直接邻接第二表面102和基座层130。第二负载电极320可以形成阴极端子K或可以被电连接或电耦合到阴极端子K。
第一负载电极310和第二负载电极320中的每个可以由下述材料组成或含有下述材料：作为主要的（一个或多个）成分，铝（Al）、铜（Cu）、或铝或铜的合金（比如AlSi、AlCu、或AlSiCu）。依据其它实施例，第一负载电极310和第二负载电极320中的至少一个可以含有：镍（Ni）、钛（Ti）、钨（W）、银（Ag）、金（Au）、铂（Pt）、和/或钯（Pd），作为主要的（一个或多个）成分。比如第一负载电极310和第二负载电极320中的至少一个可以包含两个或更多个子层，其中每个子层含有Ni、Ti、Ag、Au、Pt、W和Pd中的一个或多个作为主要的（一个或多个）成分，例如硅化物、氮化物和/或合金。
半导体二极管501可以包含可以从第一表面101延伸进入半导体主体100向下至少到pn结171的一个或多个去饱和单元DC1A、DC1B。
每个去饱和单元DC1A、DC1B包含掩埋在半导体主体100中并且与pn结171隔一段距离布置的复合区190。将复合区190与pn结171分离的分离区195可以与阳极区115a具有相同的杂质浓度。
单元绝缘体188可以将复合区190与第一负载电极310电介质绝缘。单元绝缘体188可以在第一表面101和复合区190之间或至少有些部分在第一表面101上方。从第一表面101延伸进入半导体主体100向下至少到pn结171的分隔结构180可以包含填充部分189和绝缘体部分185，所述绝缘体部分185将填充部分189与半导体主体100的周围材料绝缘。
绝缘体部分185可以包含诸如氧化硅、氧氮化硅、或氮化硅的电介质材料的一个或多个子层。填充部分189可以包含一个或多个电介质材料、本征半导体材料或导电材料，例如掺杂的多晶硅。去饱和单元DC1A、DC1B的导电填充部分189可以浮置或可以彼此电连接。
依据实施例，去饱和单元DC1A、DC1B可以关于垂直对称轴是旋转对称的。比如去饱和单元DC1A、DC1B的横向横截面区域可以是多边形（比如带有或不带有圆形拐角的方形或六边形）或圆，其中填充部分189可以在所有的横向方向中围绕复合区190。依据其它实施例，去饱和单元DC1A、DC1B是在横向方向中延伸通过半导体二极管501的有源区域的条纹，其中一对分隔结构180在条纹形状的复合区190的相对侧上延伸。
去饱和单元DC1A、DC1B包含持久存取沟道184，所述持久存取沟道184将复合区190与漂移区带120通过分离区195在结构上连接并且为在分离区195中的少数电荷载流子提供高导电路径。存取沟道184可以直接邻接复合区190。依据其它实施例，第一导电类型的重掺杂连接区可以分别将存取沟道184与复合区190在结构上连接。
在pn结171的正向偏置模式中，正的电压被施加到阳极端子A并且负的电压被施加到阴极端子K。第一负载电极310将空穴注入进入阳极区115a并且通过正向偏置的pn结171进入漂移区带120。第二负载电极320将电子注入通过基座层130进入漂移区带120。在漂移区带120中产生的高密度电荷载流子等离子体保证半导体二极管501的低正向电阻。
沿着分隔结构180从漂移区带120到各自复合区190的存取沟道184在复合区190和漂移区带120之间为电子形成导电路径。在复合区190处的高表面复合率减少电子的电荷载流子寿命。因而，存取沟道184减少在漂移区带120中的电子的数目并且控制电荷载流子等离子体密度。
当半导体二极管501从正向偏置切换到反向偏置时反向恢复电荷比没有去饱和单元DC1A、DC1B的更低。半导体二极管501更快且以更低反向恢复电流达到阻断状态。由于复合区190与第一负载电极310持久绝缘，去饱和单元DC1A、DC1B能够承受高阻断电压并且在到阻断模式的过渡期间不发生短路条件。
通过去饱和单元DC1A、DC1B的存取沟道184的电荷流动可以在通过漂移区带120的正向电流下饱和——所述正向电流低于、处于或超过在涉及的器件的数据表中对重复脉冲负载电流例如周期性负载电流（如例如出现在整流器或半桥应用中）规定的最大脉冲负载电流——以使得相对去饱和效率能够适合于不同的应用要求。对于半导体二极管，最大脉冲负载电流可以是最大二极管脉冲电流IFPuls或最大平均开态电流IFAVM。直到饱和，流动通过涉及的存取沟道184的电荷载流子的数目取决于电荷载流子等离子体密度并且随着正向电流或开态电流而增加。超过饱和，通过存取沟道184的电子电流只变化一点点。
如果通过存取沟道184的电荷流动在最大脉冲负载电流以下饱和，则相对去饱和效率对于高电流是低的并且存取沟道184在接近最大脉冲负载电流的正向电流或开态电流下允许相当高的电荷载流子等离子体密度。在相同的去饱和单元中相对去饱和效率在关断期间随着降低正向电流而增长以使得去饱和效率在正向状态和阻断状态之间的过渡阶段中是高的。
如果通过存取沟道184的电荷流动在最大脉冲负载电流或超过最大脉冲负载电流但是低于允许的过电流（例如允许的浪涌电流）而饱和，则相对去饱和效率对直到最大额定值的操作保持为高，导致在整个操作范围内的低切换损耗。同时，针对过电流产生的高电荷载流子密度提供高浪涌电流耐久性（ruggedness）。
依据另一个实施例，半导体二极管501包含用于减少切换损耗的带有低于最大脉冲负载电流的去饱和电流的第一去饱和单元DC1A以及用于改进浪涌电流耐久性的带有超过最大脉冲负载电流的去饱和电流的第二去饱和单元DC1B。
依据进一步实施例，半导体二极管包含去饱和单元，所述去饱和单元的n型存取沟道含有深级施主像硒（Se）或硫（S）原子。深级施主只在某一最小温度或在某一最小温度上方作为施主是有效的。含有Se和/或S原子的去饱和单元只在指示局部高温条件（例如由在半导体二极管501中的动态雪崩期间发生的电流丝（current filament）造成的热点事件）的温度处开始减少电荷载流子等离子体密度。含有S和/或Se的去饱和单元可以局部抵消热点事件。
半导体二极管501可以包含基于不同的杂质类型的不同类型的去饱和单元。
存取沟道184可以唯一地形成在面对复合区190的分隔结构180的一侧处或可以沿着分隔结构180包含进一步部分，其中单元绝缘体188可以包含区段，所述区段阻断沿着从复合区190避开的分隔结构180的外边缘延伸的存取沟道184的闲置（idle）部分184x以使得闲置部分184x没有不利地影响器件参数。替选地或另外，第二导电类型的重掺杂沟道停止区可以沿着分隔结构180的外边缘从第一表面101延伸进入阳极区115a。替选地或另外，从复合区190避开的绝缘体部分185的外区段可以比面对复合区190的内区段更厚。
用于切换分隔结构180的导电填充部分189的电位的任何电接触或任何控制结构的缺失显著地减少了制造复杂性并且促进甚至在如图2B中图解的与第一表面101相对的半导体主体100的后侧处的去饱和单元DC的实施。
图2B的半导体二极管502包含形成在器件的阴极侧上或后侧上的去饱和单元DC。
去饱和单元DC的分隔结构180从被定向朝向阴极电极的第二表面102延伸进入半导体主体100向下至少到在漂移区带120和基座层130之间的同质结172，并且可以包含填充部分189以及将填充部分189与半导体主体100的周围材料绝缘的绝缘体部分185。填充部分189可以与第二负载电极320绝缘或可以与第二负载电极320电连接。漂移区带120的导电类型的分离区195将复合区190与漂移区带120分离。关于进一步细节，对图2A的描述进行参考。
对于在分离区195中的少数电荷载流子，持久存取沟道184直接通过分离区195将漂移区带120与复合区190在结构上连接或通过第二导电类型的重掺杂连接区将漂移区带120与复合区190在结构上连接。存取沟道184通过n型分离区195为空穴提供高导电路径。
p型存取沟道184可以含有固定受主原子，所述固定受主原子可以过补偿定义分离区195的n型背景杂质浓度。
依据进一步实施例，持久存取沟道184可以关于固定杂质原子具有与分离区195相同的导电类型，并且分隔结构180可以含有负的固定电荷载流子，从而在邻接分隔结构180的n型分离区的反型沟道中积累空穴。存取沟道184在漂移区带120和复合区190之间为空穴形成持久导电路径。
由于对于低欧姆金属到半导体接触，在n型半导体部分中的杂质浓度比在p型半导体部分中的杂质浓度更高，所以阴极发射极效率典型地比阳极效率更高。因此，在阴极侧上的去饱和单元DC是高度高效的。可以忽略用于以增加的泄露电流为代价来减少载流子寿命的替选技术，例如将铂（Pt）原子扩散进入半导体主体100。
在图2C中图解的半导体二极管503组合如参考图2A描述的在前侧上的去饱和单元DC1和如参考图2B描述的在后侧上的去饱和单元DC2。在前侧上的去饱和单元DC1可以与在后侧上的去饱和单元DC2在大小、群体密度（population density）和/或内部配置上不同。
不同于图2A中的半导体二极管501的分隔结构180，在图2D中图解的半导体二极管504中的去饱和单元DC的分隔结构180包含可以被电连接到第一负载电极310的例如来自重掺杂多晶硅材料的导电填充部分189，其作为阳极电极是有效的以使得分隔结构180可以作为补偿结构是有效的。
在图2E中的半导体二极管505将电荷载流子等离子体的电子直接释放到第一负载电极310从而减少在阳极区115a前面的等离子体密度。正向电压降在低正向电流下增加，所述低正向电流指示在阳极区115a前面的更低密度的自由电荷和低发射极效率。对于高正向电流，正向电压降降低，因为高水平的自由电荷载流子和高发射极效率。半导体二极管505示出反转的发射极效率的注入依赖性：在低正向电流下低效率并且在高正向电流下高效率，然而传统p掺杂受控二极管由于在阳极区115a中的更多复合而示出发射极效率随着增加正向电流的强烈衰减。在阻断模式中，存取沟道184可以被全部耗尽。
图2F图解分离区195具有漂移区带120的导电类型的实施例。在该情形中，存取沟道184是空穴沟道，例如沿着分隔结构180的p掺杂区带或由电场形成的反型沟道，所述电场由分隔结构180生成。
在图3A中图解的半导体器件是带有晶体管单元TC的垂直IGFET 511，所述晶体管单元TC包含布置在槽结构中的栅极电极150，所述槽结构从第一表面101延伸进入半导体主体100。槽结构可以包含或可以不包含在栅极电极150和第二表面102之间的场电极160，其中场电介质202将场电极160与栅极电极150和半导体主体100绝缘。场电极160可以浮置或可以被电连接到场电极电位，所述场电极电位可以是施加到源极电极的源极电位。
半导体主体100包含直接邻接第一表面101的第一导电类型的源极区110。主体区115b将源极区110与漂移区带120分离，所述主体区115b作为图1A到1C的半导体器件的电荷载流子传输区115是有效的。接触结构305通过在电介质结构220中的开口延伸进入半导体主体100以将第一负载电极310电连接到源极区110和主体区115b两者。
第一负载电极310可以是半导体器件500的源极端子S或可以被电耦合或电连接到半导体器件500的源极端子S。第二负载电极320可以是漏极端子D或可以被电连接到漏极端子D。晶体管单元TC的栅极电极150被彼此电连接并且可以被电连接或电耦合到栅极端子G。
如参考图2A描述的去饱和单元DC可以被散置在半导体器件500的有源区域610之内的晶体管单元TC之中。依据其它实施例，去饱和单元DC主要或唯一沿着在有源区域610和边缘区域690之间的过渡区650而形成，所述边缘区域690没有任何晶体管单元并且直接邻接连接第一表面101和第二表面102的半导体主体100的外表面。
依据实施例，去饱和单元DC可以包含在结构上连接复合区190和存取沟道184的第一导电类型的连接区182。连接区182可以关于形状和杂质剂量对应于源极区110。复合区190可以沿着延伸进入半导体主体100并且产生于填充物沟的电介质结构220的凸出部221形成，所述填充物沟可以与用于接触结构305的接触槽一起用电介质结构220的材料来形成。凸出部221可以延伸进入分离区195并且可以具有与用于接触结构305的沟相同的深度。依据其它实施例，凸出部221可以比接触结构305更深地延伸进入半导体主体100或带有复合区190的台面不高于带有源极区110的台面以使得复合区190比接触结构305更接近漂移区带120。
去饱和单元DC在晶体管单元TC的开态中减少在漂移区带120中生成的等离子体密度并且改进IGFET 511的切换特性。在静态损耗和动态损耗之间的权衡能够被改进并且适合于应用要求。
通过去饱和单元DC的存取沟道184的电荷流动可以在通过漂移区带120的低于、处于或超过在涉及的IGFET 511的数据单中规定的最大脉冲负载电流的漏极电流下饱和，以使得相对去饱和效率能够适合于如关于图2A详细描述的不同的应用要求。对于IGFET，最大脉冲负载电流是脉冲漏极电流ID,puls。
在图3B中，图解的半导体器件是带有晶体管单元TC的主体区带115b的IGBT 512，所述主体区带115b在图1A到1C的意义上作为电荷载流子传输区115是有效的。可以被电连接到源极区110和主体区115b两者的第一负载电极310可以形成发射极端子E或可以被电耦合或电连接到发射极端子E。基座层130具有与漂移区带120的导电类型相对的导电类型，比如在图解的n沟道IGBT的情形中为p型。直接邻接基座层130的第二负载电极320可以形成集电极端子C或可以被电连接到集电极端子C。晶体管单元TC的栅极电极150和将栅极电极150与半导体主体100电介质绝缘的栅极电介质205可以被布置在从第一表面101延伸进入半导体主体100向下至少到pn结171的槽中。栅极电极150可以彼此电连接并且可以被电耦合或电连接到栅极端子G。
主体区115b可以是沿着横向方向延伸的条纹。对于每个晶体管单元TC，至少一个栅极电极150在主体区115b的一个横向侧上延伸。在图解的实施例中栅极电极150被布置在主体区115b的相对侧上。其它实施例可以提供带有旋转对称横向横截面区域的晶体管单元，其中横截面区域可以是多边形，比如带有或不带有圆形拐角的方形或六边形，或圆或椭圆。
IGBT 512包含如以上描述的去饱和单元DC。晶体管单元TC和去饱和单元DC的横截面区域可以具有相同的横截面形状。依据进一步实施例，去饱和单元DC和晶体管单元TC具有相同的横截面形状和区域。闲置区175可以被形成在去饱和单元DC和晶体管单元TC之间。闲置区175可以具有分离区181和主体区115b的导电类型。
电介质结构220可以直接邻接第一表面101并且可以将复合区190与第一负载电极310和/或设置在与半导体主体100相对的电介质结构220的表面上的其它金属结构绝缘。电介质结构220可以将闲置区175与设置在第一表面101的侧处的导电结构绝缘。
与图3A的IGFET类似，去饱和单元DC在晶体管单元TC的开态中减少在漂移区带120中生成的等离子体密度并且改进IGBT 512的切换特性。
通过去饱和单元DC的存取沟道184的电荷流动可以在通过漂移区带120的低于、处于或超过在涉及的IGBT 512的数据单中规定的最大脉冲负载电流的集电极电流下饱和，以使得相对去饱和效率能够适合于如关于图2A详细描述的不同的应用要求。对于IGBT，最大脉冲负载电流是脉冲集电极电流IC,puls。
图3C涉及带有基座层130的RC-IGBT 513，所述基座层130包含第一导电类型的第一区带131和第二导电类型的第二区带132。第二负载电极320直接邻接第一区带131和第二区带132两者。闲置区175中的没一个或一些或所有可以被电连接到第一负载电极310。对于进一步细节，对在图3B中的IGBT 512的描述进行参考。
RC-IGBT 513包含集成续流二极管，所述集成续流二极管带有：基座层130的第一区带131，作为阴极区是有效的；和连接到第一负载电极310的主体区115b以及（如果可应用的）闲置区175，作为阳极区是有效的。当在主体区115b和漂移区带120之间的pn结171反向偏置时RC-IGBT 513处于正向偏置模式，并且RC-IGBT只当合适的栅极电位被施加到栅极电极150时才传导电流。在反向偏置模式中，RC-IGBT的集成续流二极管传导电流，不管施加在栅极电极150处的电压。
在RC-IGBT 513的反向偏置模式中，内部的pn结171被正向偏置并且漂移区带120被移动电荷载流子注满。当RC-IGBT 513从反向偏置模式或二极管模式切换到正向阻断模式时电荷载流子必须从漂移区带120被排出。去饱和单元DC排出移动电荷载流子的显著部分。复合区190到漂移区带120的连接没有不利地影响RC-IGBT 513的阻断特性。如果半导体器件500被用作半桥配置中的开关，则能够避免短路条件。
通过去饱和单元DC的存取沟道184的电荷流动可以在通过漂移区带120的低于、处于或超过在涉及的RC-IGBT 513的数据单中对反向二极管规定的最大脉冲负载电流的反向电流下饱和，以使得相对去饱和效率能够适合于如关于图2A详细描述的不同的应用要求。对于RC-IGBT的反向二极管，最大脉冲负载电流是二极管脉冲电流IF,puls。
图4A到4D涉及在半导体二极管中的去饱和单元DC的布置。
图4A示出紧凑去饱和单元DC，其中两个横向尺寸均比半导体器件500的半导体主体100的有源区域610的对应横向尺寸显著地更小。半导体主体100包含有源区域610和边缘区域690，所述边缘区域690在有源区域610和半导体主体100的外表面103之间。没有任何阳极区的边缘区域690围绕包含（一个或多个）阳极区的有源区域610。
紧凑去饱和单元DC可以被布置在沿着矩形半导体主体100的对角线或沿着边缘来定向的规则间隔的行和列中。去饱和单元DC可以近似等同。去饱和单元DC的群体密度可以跨过整个有源区域610是均一的，其中去饱和单元DC可以具有等同的存取沟道184。依据实施例，在去饱和单元DC中的电荷载流子电流可以随着降低到边缘区域的距离而增加。比如去饱和单元DC可以具有不同的宽度。比如更接近边缘区域690的去饱和单元DC的存取沟道184可以比更远离边缘区域690的去饱和单元DC的存取沟道184更宽。
依据其它实施例，去饱和单元DC的群体密度可以在有源区域610的中心部分中更低并且在邻接边缘区域690的有源区域610的外部分中更致密以增加动态耐久性并且改进在半导体器件中的温度分布。
图4B示出条纹形状的去饱和单元DC，所述条纹形状的去饱和单元DC以规则的中心到中心距离（节距）被布置并且沿着半导体主体100的外边缘中的一个被定向。
图4C示出带有在网孔中形成的阳极区115b的多个子部分的网格形状的单元DC。网孔的大小可以跨过整个有源区域610是均一的或可以随着降低到边缘区域690的距离而降低。
在图4D中紧凑去饱和单元DC在有源区域610的中心部分中以更低群体密度被布置并且在定向到边缘区域690的有源区域610的部分中以更高群体密度被布置。
图5A到5D涉及用于IGFET和IGBT（包含RC-IGBT）的晶体管单元TC和去饱和单元DC的布置。
图5A涉及在等间隔的行和列中在规则的类矩阵的图案中的晶体管单元TC和去饱和单元DC的布置。去饱和单元DC和晶体管单元TC可以沿着每行并且沿着每列被交替布置。除了最外的去饱和单元DC和晶体管单元TC之外，每个晶体管单元TC可以邻接四个去饱和单元DC并且反之亦然。该布置可以类似于棋盘图案，其中晶体管单元TC被分配到白色场并且去饱和单元DC被分配到黑色场。依据其它实施例，邻接边缘区域690的最外的行和列可以包含比晶体管单元TC更多的去饱和单元DC以支持边缘区域690的去饱和。
图5B涉及条纹形状的晶体管单元TC和去饱和单元DC，其可以平行于半导体主体100的边缘中的一个而延伸并且可以以规则的节距被布置。
图5C示出形成网格的去饱和单元DC，其中晶体管单元TC布置在网孔中。另一个实施例可以提供反转的图案，其中晶体管单元形成网格并且去饱和单元形成在网格的网孔中。
图5D示出在有源区域610的中心部分中规则布置的紧凑晶体管单元TC和在定向到边缘区域690的有源区域610的外部分619中布置的类框架去饱和单元DC。
制造图2B和2C的实施例的半导体器件包含在半导体衬底中形成漂移区带和电荷载流子传输区，其中漂移区带和电荷载流子传输区形成pn结。形成复合区和在复合区与漂移区带之间的分离区。形成提供持久电荷载流子路径的存取沟道，所述持久电荷载流子路径连接复合区和分离区。包括复合区和存取沟道的去饱和单元可以在半导体衬底的前侧和/或后侧处形成。
尽管本文已图解和描述了特定实施例，但是本领域那些普通技术人员将意识到多种替选和/或等价的实施方式可以代替所示出的和所描述的特定实施例而没有脱离本发明的范围。该申请意欲覆盖本文所讨论的特定实施例的任何适配或变更。因此意欲的是该发明只被权利要求和其等价物限制。

Claims (20)

1.一种半导体器件，包括：
pn结，在半导体主体中在漂移区带和电荷载流子传输区之间形成；
复合区；和
存取沟道，配置成形成持久电荷载流子路径，所述持久电荷载流子路径通过在复合区和漂移区之间的分离区来连接复合区与漂移区带。
2.权利要求1的所述半导体器件，其中复合结构的表面复合速度是在半导体主体中的电荷载流子的饱和速度的至少0.5%。
3.权利要求1的所述半导体器件，其中复合结构的表面复合速度是至少5×104cm/s。
4.权利要求1的所述半导体器件，进一步包括：分隔结构，从半导体主体的表面延伸通过分离区向下至少到漂移区带并且直接邻接存取沟道。
5.权利要求4的所述半导体器件，其中：
分离区具有与漂移区带的导电类型互补的导电类型；
存取沟道具有漂移区带的导电类型；并且
分隔结构从半导体主体的第一表面延伸进入漂移区带。
6.权利要求4的所述半导体器件，其中：
分离区具有漂移区带的导电类型；
存取沟道具有与漂移区带的导电类型相对的导电类型；并且
分隔结构从半导体主体的第二表面延伸进入漂移区带。
7.权利要求4的所述半导体器件，其中：
第一分离区具有与漂移区带的导电类型互补的导电类型；
第一存取沟道具有漂移区带的导电类型；
第一分隔结构从半导体主体的第一表面延伸进入漂移区带；
第二分离区具有漂移区带的导电类型；
第二存取沟道具有与漂移区带的导电类型相对的导电类型；并且
第二分隔结构从半导体主体的与第一表面相对的第二表面延伸进入漂移区带。
8.权利要求4的所述半导体器件，其中分隔结构由电介质和/或本征半导体材料组成。
9.权利要求4的所述半导体器件，其中分隔结构包括与半导体器件的电极电介质绝缘的导电材料。
10.权利要求4的所述半导体器件，其中分隔结构包括电连接到半导体器件的电极的导电材料。
11.权利要求1的所述半导体器件，其中存取沟道具有与分离区的导电类型相对的导电类型。
12.权利要求4的所述半导体器件，其中：
存取沟道具有分离区的导电类型；并且
在分隔结构中的固定电荷诱导电场，该电场沿着分隔结构积累电荷载流子类型的自由电荷载流子，所述电荷载流子类型对应于与电荷载流子传输区的导电类型相对的导电类型。
13.权利要求1的所述半导体器件，其中存取沟道被配置以使得通过存取沟道的电荷流动在通过漂移区带的高于最大脉冲负载电流的负载电流下饱和。
14.权利要求1的所述半导体器件，其中存取沟道被配置以使得通过存取沟道的电荷流动在通过漂移区带的低于最大脉冲负载电流的负载电流下饱和。
15.权利要求1的所述半导体器件，其中：
第一去饱和单元的存取沟道被配置以使得通过存取沟道的电荷流动在通过漂移区带的高于最大脉冲负载电流的负载电流下饱和；并且
第二去饱和单元的存取沟道被配置以使得通过存取沟道的电荷流动在通过漂移区带的低于最大脉冲负载电流的负载电流下饱和。
16.权利要求1的所述半导体器件，其中复合区含有金属原子。
17.权利要求1的所述半导体器件，其中存取沟道含有深级施主。
18.权利要求1的所述半导体器件，其中：
存取沟道和复合区形成去饱和单元并且半导体器件进一步包括布置在有源区域中的多个去饱和单元；并且
在去饱和单元中的电荷载流子电流随着降低到边缘区域的距离而增加，所述边缘区域围绕有源区域并且没有去饱和单元。
19.权利要求1的所述半导体器件，其中：
半导体器件是二极管；并且
电荷载流子传输区被电连接到负载电极。
20.权利要求1的所述半导体器件，进一步包括：
场效应晶体管单元，包含电连接到负载电极的源极区，以及
其中电荷载流子传输区包括将源极区与漂移区带分离的主体区。
CN201410754510.8A 2013-12-11 2014-12-11 带有复合区的半导体器件 Active CN104716168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/102,883 US9419080B2 (en) 2013-12-11 2013-12-11 Semiconductor device with recombination region
US14/102883 2013-12-11

Publications (2)

Publication Number Publication Date
CN104716168A CN104716168A (zh) 2015-06-17
CN104716168B true CN104716168B (zh) 2018-07-24

Family

ID=53185453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410754510.8A Active CN104716168B (zh) 2013-12-11 2014-12-11 带有复合区的半导体器件

Country Status (3)

Country Link
US (1) US9419080B2 (zh)
CN (1) CN104716168B (zh)
DE (1) DE102014117767B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
JP6350679B2 (ja) * 2015-01-13 2018-07-04 富士電機株式会社 半導体装置及びその製造方法
DE102015111347B4 (de) 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016112018B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
JP6988175B2 (ja) * 2017-06-09 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102018106992B3 (de) * 2018-03-23 2019-07-04 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP2020034521A (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400003B1 (en) * 1998-02-12 2002-06-04 Koninklijke Philips Electronics N.V. High voltage MOSFET with geometrical depletion layer enhancement
CN103515384A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 具有电荷载流子寿命降低设备的半导体器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
DE10060428B4 (de) 2000-12-05 2006-07-06 Infineon Technologies Ag Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP2006245243A (ja) * 2005-03-02 2006-09-14 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US20120261746A1 (en) 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP2013235891A (ja) 2012-05-07 2013-11-21 Denso Corp 半導体装置
US8921931B2 (en) 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US9362349B2 (en) * 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
US8710620B2 (en) 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9245984B2 (en) 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
US9209109B2 (en) 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9082629B2 (en) 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400003B1 (en) * 1998-02-12 2002-06-04 Koninklijke Philips Electronics N.V. High voltage MOSFET with geometrical depletion layer enhancement
CN103515384A (zh) * 2012-06-21 2014-01-15 英飞凌科技股份有限公司 具有电荷载流子寿命降低设备的半导体器件

Also Published As

Publication number Publication date
CN104716168A (zh) 2015-06-17
US20150162406A1 (en) 2015-06-11
DE102014117767A1 (de) 2015-06-11
US9419080B2 (en) 2016-08-16
DE102014117767B4 (de) 2021-08-05

Similar Documents

Publication Publication Date Title
CN104716168B (zh) 带有复合区的半导体器件
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN204257660U (zh) Igbt和半导体器件
US9543389B2 (en) Semiconductor device with recombination region
US9553179B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier structure
US9159819B2 (en) Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
KR101987009B1 (ko) 개선된 쇼트키 정류기
CN103986447B (zh) 双极半导体开关及其制造方法
JP3799888B2 (ja) 超接合半導体素子およびその製造方法
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US9954056B2 (en) Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region
CN105940495B (zh) 电力用半导体装置
CN105940496B (zh) 电力用半导体装置
US10249746B2 (en) Bipolar transistor with superjunction structure
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
JP4764974B2 (ja) 半導体装置
JP2008258443A (ja) 電力用半導体素子及びその製造方法
CN109755293A (zh) 半导体装置
JPH06196705A (ja) 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US9502402B2 (en) Semiconductor device
CN103311271B (zh) 电荷补偿半导体器件
CN104916663A (zh) 半导体装置
CN103956381B (zh) 一种mos栅控晶闸管
CN103872097B (zh) 功率半导体设备及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant