CN103311271B - 电荷补偿半导体器件 - Google Patents

电荷补偿半导体器件 Download PDF

Info

Publication number
CN103311271B
CN103311271B CN201210117325.9A CN201210117325A CN103311271B CN 103311271 B CN103311271 B CN 103311271B CN 201210117325 A CN201210117325 A CN 201210117325A CN 103311271 B CN103311271 B CN 103311271B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
semiconductor device
conduction type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210117325.9A
Other languages
English (en)
Other versions
CN103311271A (zh
Inventor
F.希尔勒
H.韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103311271A publication Critical patent/CN103311271A/zh
Application granted granted Critical
Publication of CN103311271B publication Critical patent/CN103311271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电荷补偿半导体器件。一种半导体器件包括具有限定竖直方向的第一表面的半导体本体和布置在第一表面上的源极金属化。在竖直横截面中，半导体本体进一步包括：第一传导类型的漂移区域；第二传导类型的至少两个补偿区域，每个补偿区域与漂移区域形成pn结并且与源极金属化低阻电连接；第一传导类型的漏极区域，漏极区域的最大掺杂浓度高于漂移区域的最大掺杂浓度；以及第一传导类型的第三半导体层，布置在漂移区域和漏极区域之间并且包括浮动场板和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。

Description

电荷补偿半导体器件
技术领域
本发明的实施例涉及具有电荷补偿结构的半导体器件，特别地涉及具有电荷补偿结构的功率半导体晶体管，并且涉及用于生产这种半导体器件的相关方法。
背景技术
半导体晶体管，特别地是场效应受控开关器件诸如金属氧化物半导体场效应晶体管（MOSFET）或者绝缘栅双极晶体管（IGBT），已被用于各种应用，包括但不限于用作电源和功率转换器、电动汽车、空调机以及甚至立体声系统中的开关。特别地关于能够开关大电流和/或在较高电压下操作的功率器件，常常期望低接通状态电阻Ron和高击穿电压Ubd。
出于该目的，开发了电荷补偿半导体器件。补偿原理基于竖直MOSFET的漂移区域中的n和p掺杂区域中的电荷的相互补偿。
典型地，由p型和n型区域形成的电荷补偿结构被布置在具有源极、本体区域和栅极区域的实际MOSFET结构下面，并且还布置在相关联的MOS沟道下面，所述MOS沟道在半导体器件的半导体体积中彼此相邻地布置，或者彼此交错，使得在断开状态下它们的电荷可以相互耗尽并且在激活状态或接通状态下导致从表面附近的源极电极到布置在背面上的漏极电极的不间断的、低阻抗的传导路径。
借助p型和n型掺杂的补偿，在导致接通状态电阻Ron显著减少的补偿部件的情况下，电流承载区域的掺杂可以显著增加，尽管损失电流承载面积。这些半导体功率器件的接通状态电阻Ron的减少与热损失的减少相关联，使得具有电荷补偿结构的这些半导体功率器件较之传统的半导体功率器件保持“冷”。
同时，半导体器件的开关损失变得更加重要。根据器件操作，分别存储在空间电荷区域中的输出电荷QOSS和电能EOSS主要确定开关损失，所述空间电荷区域分别在断开状态下和在反向偏置期间形成。具有电荷补偿结构的半导体器件的存储的电荷QOSS可能相当高。这可能导致显著的开关损失EOSS。另外为了实现反向阻挡，输出电荷QOSS（在特定阻挡电压下）必须被完全去除，这导致了开关延迟。
因此，需要减少具有电荷补偿结构的半导体器件的开关损失和开关延迟。
发明内容
根据半导体器件的一个实施例，半导体器件包括具有限定竖直方向的第一表面的半导体本体和布置在第一表面上的源极金属化。在竖直横截面中，半导体本体进一步包括：第一传导类型的漂移区域；第二传导类型的至少两个补偿区域，每个补偿区域与漂移区域形成pn结并且与源极金属化低阻电连接；第一传导类型的漏极区域，漏极区域的最大掺杂浓度高于漂移区域的最大掺杂浓度；以及第一传导类型的第三半导体层，布置在漂移区域和漏极区域之间并且包括浮动场板和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。
根据半导体器件的一个实施例，半导体器件包括半导体本体，其包括：第一表面，限定竖直方向；第一半导体层，延伸到第一表面并且包括pn补偿结构；第二半导体层，与第一半导体层邻接并且由第一传导类型的半导体材料制成，并且第二半导体层的每水平面积的掺杂电荷低于半导体材料的每面积的击穿电荷；以及第一传导类型的第三半导体层，与第二半导体层邻接并且包括自充电电荷陷阱、浮动场板和与第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个。
根据半导体器件的一个实施例，半导体器件包括具有限定竖直方向的第一表面的半导体本体和布置在第一表面上的第一金属化。半导体本体在竖直横截面中进一步包括：第一半导体层，延伸到第一表面并且包括连接到第一金属化的pn补偿结构；以及第一传导类型的第三半导体层，布置在第一半导体层下面并且包括浮动场板和与第三半导体层形成封闭pn结的第二传导类型的半导体区域中的至少一个。
根据用于生产半导体器件的方法的一个实施例，该方法包括：提供第一传导类型的半导体本体，该半导体本体包括限定竖直方向的顶表面和与顶表面相对布置的背面表面；在半导体本体中从顶表面形成槽场板和第二传导类型的形成半导体本体内的pn结的半导体区域中的至少一个，所述槽场板部分地通过介电区域与半导体本体隔开；在顶表面上外延沉积第一传导类型的至少两个半导体层；在至少两个半导体层中的最上面的半导体层中形成pn补偿结构，使得在竖直横截面中形成第二传导类型的至少两个补偿区域，每个补偿区域与最上面的半导体层的剩余部分形成pn结；并且在至少两个半导体层上面形成与至少两个补偿区域低阻接触的第一金属化。
本领域的技术人员在阅读以下的详细描述之后并且在查看附图之后将认识到另外的特征和优点。
附图说明
图中的部件不一定依比例绘制，而是重点在于说明本发明的原理。此外，在图中相同的附图标记表示对应的部分。在附图中：
图1图示了穿过根据一个实施例的半导体器件的半导体本体的竖直横截面；
图2图示了穿过根据一个实施例的图1中图示的半导体器件的竖直横截面的一部分；
图3图示了根据实施例的图1中图示的半导体器件的竖直电场分布；
图4图示了穿过根据一个实施例的半导体器件的半导体本体的竖直横截面；
图5图示了根据实施例的图4中图示的半导体器件的竖直电场分布；
图6图示了穿过根据一个实施例的半导体器件的半导体本体的竖直横截面；
图7图示了穿过根据一个实施例的半导体器件的半导体本体的竖直横截面；
图8图示了穿过根据一个实施例的半导体器件的半导体本体的竖直横截面；以及
图9至12图示了在根据另外的实施例的方法的方法步骤期间穿过半导体本体的竖直横截面。
具体实施方式
在以下的详细描述中，参照形成其一部分的附图，并且在附图中借助图示示出了其中可以实践本发明的具体实施例。在这一点上，参照所描述的（一幅或多幅）附图的取向使用了方向术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等。由于实施例的部件可以位于许多不同的取向上，因此方向术语用于说明的目的而绝非作为限制。将理解，在不偏离本发明的范围的情况下可以利用其他实施例并且可以进行结构或逻辑的改变。因此以下的详细描述不要被视为限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参照各种实施例，在图中图示了所述各种实施例的一个或多个示例。每个示例被提供作为解释，并不意味着作为本发明的限制。例如，被说明或描述为一个实施例的部分的特征可以在其他实施例上使用或者结合其他实施例使用以产生另外的实施例。本发明旨在包括这些修改和变化。使用具体语言描述了示例，该具体语言不应被解释为限制所附权利要求的范围。附图不依比例绘制并且仅用于说明性目的。为了清楚起见，在没有另外阐明的情况下，在不同图中相同的元件或制造步骤由相同的附图标记表示。
如本说明书中使用的术语“水平”旨在描述与半导体基板或本体的第一或主水平表面基本上平行的取向。这可以是例如晶片或管芯的表面。
如本说明书中使用的术语“竖直”旨在描述被基本上布置为与第一表面垂直（即平行于半导体基板或本体的第一表面的法向方向）的取向。
在本说明书中，半导体基板或半导体本体的第二表面被视为由下面的或背面的表面形成，而第一表面被视为由半导体基板的上面的、正面的或者主表面形成。因此在考虑该取向的情况下，如本说明书中使用的术语“上方”和“下方”描述了一个结构特征相对于另一结构特征的相对位置。
在本说明书中，n掺杂被称为第一传导类型而p掺杂被称为第二传导类型。替选地，半导体器件可以被形成为具有相反的掺杂关系，使得第一传导类型可以是p掺杂并且第二传导类型可以是n掺杂。此外，一些图通过指示与掺杂类型相邻的“-”或“+”而图示了相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有大于“n”掺杂区域的掺杂浓度。然而，除非另外阐明，否则指示相对掺杂浓度并不意味着相同相对掺杂浓度的掺杂区域必须具有相同绝对掺杂浓度。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。这同样例如适用于n+掺杂和p+掺杂区域。
本说明书中描述的具体实施例涉及但不限于半导体器件，特别地涉及场效应半导体晶体管及其制造方法。在本说明书内，术语“半导体器件”和“半导体部件”被同义地使用。所形成的半导体器件典型地是竖直半导体器件诸如竖直MOSFET，其具有布置在第一表面上的源极金属化和绝缘栅极电极以及布置在与第一表面相对布置的第二表面上的漏极金属化。典型地，所形成的半导体器件是具有有源区域的功率半导体器件，该有源区域具有用于承载和/或控制负载电流的多个MOSFET单元。此外，功率半导体器件典型地具有外围区域，当从上方观看时该外围区域具有至少部分地围绕有源区域的至少一个边缘终止结构。
如本说明书中使用的术语“功率半导体器件”旨在描述具有高电压和/或高电流开关能力的单个芯片上的半导体器件。换言之，功率半导体器件旨在用于高电流（典型地处于安培范围）。在本说明书内，术语“功率半导体器件”和“功率半导体部件”被同义地使用。
如本说明书中使用的术语“场效应”旨在描述第一传导类型的传导“沟道”的电场介导形成和/或第二传导类型的半导体区域（典型地第二传导类型的本体区域）中的沟道的传导和/或形状的控制。由于场效应，在第一传导类型的源极区域或发射极区域和第一传导类型的漂移区域之间形成和/或控制穿过沟道区域的单极电流路径。漂移区域可以分别与漏极区域或集电极区域接触。漏极区域或集电极区域与漏极或集电极电极低阻电接触。源极区域或发射极区域与源极或发射极电极低阻电接触。在本说明书的上下文中，术语“低阻电接触”旨在描述：当未将电压施加到半导体器件和/或未跨越半导体器件施加电压时，在半导体器件的相应元件或部分之间存在低欧姆的欧姆电流路径。在本说明书内，术语“低阻电接触”、“电耦接”和“低阻电连接”被同义地使用。
在本说明书的上下文中，术语“MOS”（金属氧化物半导体）应被理解为包括更一般的术语“MIS”（金属绝缘体半导体）。例如，术语MOSFET（金属氧化物半导体场效应晶体管）应被理解为包括具有并非是氧化物的栅极绝缘体的FET，即术语MOSFET分别在IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更一般的术语含义下使用。
在本说明书的上下文中，术语“栅极电极”旨在描述如下电极，所述电极与本体区域相邻定位并且与本体区域绝缘且被配置成形成和/或控制穿过本体区域的沟道区域。
在本说明书的上下文中，术语“场电极”旨在描述如下电极，所述电极被布置成与半导体区域（典型地漂移区域）相邻，部分地与半导体区域绝缘，并且被配置成通过充电到适当的电压（典型地对于n型半导体区域，关于周围的半导体区域的负电压）来扩展半导体区域中的耗尽部分。
在本说明书的上下文中，术语“浮动场板”旨在描述形成电极的传导区域，其被布置在半导体区域（典型地漂移区域）中，在竖直横截面中在三个面与半导体区域绝缘，并且被配置成在半导体器件的阻挡模式期间捕获电荷（对于n型半导体区域，典型地负电荷），使得半导体区域的一部分被捕获的电荷耗尽。传导区域典型地由具有金属或者接近金属的电导率的材料制成，诸如例如钨的金属、高掺杂多晶硅、硅化物等。此外，浮动场板可以由其中可以形成电子沟道的弱掺杂单晶半导体区域形成。
在本说明书的上下文中，术语“自充电电荷陷阱”旨在描述被配置成在半导体器件的阻挡模式期间和/或在使半导体器件换向期间生成并且捕获电荷的浮动场板。术语“自充电电荷陷阱”应涵盖包括用于在使半导体器件换向期间和/或在半导体器件的阻挡模式期间生成电子-空穴对的电荷生成中心的浮动场板。此外，术语“自充电电荷陷阱”应涵盖在与周围的半导体材料接触的开口区域中至少具有在场板中和/或在周围的半导体材料中的中度或高度n掺杂的场停止部分的浮动场板。在使半导体器件换向期间和/或在半导体器件的阻挡模式期间，电子可以在场停止部分中被释放并且在自充电电荷陷阱中被捕获。场停止部分的掺杂浓度被选择为使得在换向期间和/或在阻挡模式期间形成的电场停止在场停止部分中或者与场停止部分相邻地停止。
在本说明书的上下文中，术语“平台”或“平台区域”旨在描述在竖直横截面中延伸到半导体基板或本体中的两个邻近槽之间的半导体区域。
如本说明书中使用的术语“换向”旨在描述半导体器件的电流从正向方向或传导方向切换到相反方向或反向方向，在正向方向或传导方向上pn负载结例如MOSFET的本体区域和漂移区域之间的pn结被正向偏置，而在相反方向或反向方向上pn负载结被反向偏置。如本说明书中使用的术语“硬换向”旨在描述以至少约1010V/S的速度换向，更典型地以至少约2*1010V/S的速度换向。
在下文中，主要参照硅（Si）半导体器件解释涉及半导体器件以及用于形成半导体器件的制造方法的实施例。因此，单晶半导体区域或层典型地是单晶Si区域或Si层。然而，应当理解，半导体本体40可以由适于制造半导体器件的任何半导体材料制成。这些材料的示例包括但不限于：基础半导体材料，诸如硅（Si）或锗（Ge）；IV族化合物半导体材料，诸如碳化硅（SiC）或锗硅（SiGe）；二元、三元或四元III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或者磷化铟镓砷（InGaAsP）；以及二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）等等。上述半导体材料还被称为同质结半导体材料。当组合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体应用，当前主要使用Si、SiC、GaAs和GaN材料。如果半导体本体包括分别具有高击穿电压和高临界雪崩场强度的高带隙材料诸如SiC或GaN，则相应半导体区域的掺杂可以被选择为较高，这减少了接通状态电阻Ron（在下文中还被称为接通电阻Ron）。
参照图1，解释了半导体器件100的第一实施例。图1图示了穿过半导体器件100的半导体本体40的竖直横截面。半导体本体40在限定竖直方向en的第一表面101和与第一表面101相对布置的第二表面102之间延伸。典型地形成源极金属化的第一金属化（图1中未示出）布置在第一表面101上。典型地形成漏极金属化的第二金属化11布置在第二表面102上。此外，典型地形成栅极金属化的第三金属化（图1中也未示出）也典型地布置在第一表面101上并且与第一金属化和半导体本体40绝缘。因此，半导体器件100可以作为三端器件操作。
半导体本体40典型地包括大块单晶材料4和在其上形成的至少一个外延层3、2、1。由于可以在一个或多个外延层的沉积期间调整掺杂浓度，因此使用（一个或多个）外延层3、2、1提供了调节（tailor）材料的背景掺杂的较大自由度。
在图1中图示的示例性实施例中，半导体本体40包括：n型第一半导体层1，延伸到第一表面101；n型第二半导体层2，布置在第一半导体层1下面并且与第一半导体层1邻接；n型第三半导体层3，布置在第二半导体层2下面并且与第二半导体层2邻接；以及n+型半导体层4，布置在第三半导体层3下面并且与第三半导体层3邻接，延伸到第二表面102并且典型地形成漏极接触层。
根据一个实施例，第一半导体层1包括多个p型本体区域5和具有p型补偿区域6的pn补偿结构，每个p型补偿区域6与相应本体区域5邻接。p型补偿区域6在竖直横截面中竖直布置在形成漂移区域1a的第一半导体层1的剩余n型部分1a之间。
在示例性实施例中，p型补偿区域6被形成为竖直取向的柱。替选地，p型补偿区域6被形成为基本上竖直取向的条形平行六面体。
补偿区域6与源极金属化低阻电连接。这关于图2进行解释，图2图示了图1中图示的第一半导体层1以及在第一表面101上典型地形成的结构的放大的部分。图2的图示部分典型地分别对应于第一半导体层1的多个单位单元中的一个以及半导体器件100的上部分。
在示例性实施例中，p+型本体接触区域5c和n+型源极区域15在本体区域5中形成。此外，p+型接触区域6c在本体接触区域5c和补偿区域6之间延伸。为了清楚起见在图1以及以下的图中未示出本体接触区域5c、源极区域15和接触区域6c。
介电区域13布置在第一表面101上。介电区域13的一部分13a布置在第一表面101和栅极电极12之间，栅极电极12在水平方向上从漂移区域1a沿本体区域5至少延伸到源极区域15，使得可以在本体区域5中通过场效应沿形成栅极介电区域的部分13a形成反型沟道，其在这里还被称为MOS沟道。因此，半导体器件100可以作为MOSFET操作。
介电区域13的剩余部分分别形成源极金属化10和栅极电极12与第一表面101之间的层间电介质。
在示例性实施例中，源极金属化10经由通过层间电介质13形成的且进入半导体本体的浅槽接触而与源极区域15和本体接触区域4c电接触。在其他实施例中，源极金属化10在第一表面101处与源极区域15和本体接触区域5c电接触。
根据一个实施例，p型补偿区域6和漂移区域1的掺杂浓度被选择为使得在断开状态下它们的电荷可以相互耗尽并且在接通状态下形成了从源极金属化10到漏极金属化1的不间断的、低阻传导路径。
根据另一实施例，栅极电极12和栅极电介质13a可以在从第一表面101延伸到半导体本体中的槽中形成。在该实施例中，本体区域5和源极区域15与槽的上部分邻接，而漂移区域1a与槽的下部分邻接。在该实施例中，漂移区域1a可以不延伸到有源区域中的第一表面101。再次参照图1，解释了另外的实施例。
MOSFET在典型的应用中主要暴露于显著低于额定阻挡电压的反向电压。典型地，MOSFET在标定操作期间在电路中与设计的电路电压一起使用，所述标定操作导致了额定阻挡电压的仅约30%至约70%的标定反向电压Uc，例如对于650V的额定阻挡电压约为400V。此外，传统的补偿MOSFET典型地被设计为使得在与仅约10%的标定反向电压Uc或甚至更低对应的相当低的反向电压处，pn补偿结构在水平方向上已经基本上耗尽以减少存储的电能EOSS。此外，存储的电荷QOSS主要由与传统的补偿结构的水平耗尽对应的电荷Qh确定。因此，在传统的补偿MOSFET中典型地存在接通电阻Ron和存储电荷QOSS之间的权衡。这可以被表达为Ron*QOSS=Ron*Qh=常数。因此，在传统的补偿MOSFET中典型地存在正向电流损失和开关损失之间的权衡。
即使当考虑到典型的电压尖峰时，MOSFET典型地暴露于显著在正常操作期间的额定击穿电压Ubd以下的反向电压。从仅稀少发生的非预期的开关事件可能得到较高的值。然而传统的补偿MOSFET的可耗尽的半导体体积对应于至少100%的额定阻挡电压。因此，传统的补偿MOSFET相对于存储的电荷QOSS典型地“尺寸过大”。
根据一个实施例，半导体器件100的补偿结构1a、6和第二半导体层2的尺寸被制成使得标定反向断开电压Uoff在阻挡模式期间基本上跨越补偿结构1a、6和第二半导体层2下降，该标定反向断开电压Uoff低于额定击穿电压Ubd并且对应于标定反向电压Uc加上考虑到预期的电压尖峰的约10%至约20%的安全裕度，在该阻挡模式中漂移区域1a和本体区域5之间的pn结被反向偏置。因此，较之传统的补偿MOSFET，存储的电荷QOSS和开关损失在给定的接通电阻Ron和额定击穿电压Ubd处可以被减少。
按一般规律，第一半导体层1在由硅制成时的竖直延伸等于或略大于约50nm*Uoff，但是小于约50nm*Ubd。因此，补偿结构1a、6可以仅阻挡高达约标定反向断开电压Uoff的反向电压。
第二半导体层2可以具有与漂移区域1a相同的掺杂浓度。
布置在补偿结构1a、6下面的第二半导体层2的体积可以在约标定反向断开电压Uoff的反向电压处作为场停止而操作。因此，第二半导体层2典型地具有约为Qc*Uoff/Ubd的每水平面积的掺杂电荷Q，例如约为所使用的半导体材料的每面积的击穿电荷Qc的三分之二。例如，对于硅，每面积的击穿电荷Qc根据掺杂浓度而为约2*1012基本电荷/cm2至约3*1012基本电荷/cm2。
根据一个实施例，第三半导体层3包括另一结构，其被配置成当第二半导体层2在阻挡模式期间被穿通（punch）时，即当在补偿区域6之间形成的空间电荷区域延伸穿过第二半导体层2时，耗尽第三半导体层3。因此，避免了标定反向断开电压Uoff和额定击穿电压之间的电压处的半导体器件100的雪崩击穿。
在图1中图示的示例性实施例中，部分地与第三半导体层3绝缘并且与第三半导体层3邻接的浮动场板7被布置在每个补偿区域6下面的第三半导体层3中。浮动场板7可以被布置成基本上相对于对应的补偿区域6居中。在其他实施例中，浮动场板7相对于补偿区域6偏移。此外，补偿区域6和浮动场板7的间距和横向取向可以不同。
在半导体器件100的阻挡模式期间并且如果第二半导体层2被穿通，则浮动场板7被充电，即对于n型第三半导体层3充负电。因此，第三半导体层3在场板7之间水平耗尽并且因此避免了标定反向断开电压Uoff和额定击穿电压Ubd之间的电压处的半导体器件100的雪崩击穿。由于使用浮动场板7，因此第三半导体层3的掺杂浓度可以相当高，例如基本上与漂移区域1a的掺杂浓度匹配。因此，半导体器件100的接通状态电阻Ron典型地保持低。此外，浮动场板7仅在标定反向断开电压Uoff以上的异常高的电压处充电。因此，半导体器件100的正常操作期间的开关损失保持低。由于标定反向断开电压Uoff以上的反向电压是罕见的，因此较之相同接通状态电阻Ron的传统的补偿MOSFET，半导体器件100的总体开关损失典型地较低。换言之，改进了开关损失和正向电流损失之间的权衡。
在图1中图示的示例性实施例中，在图示的横截面中，每个浮动场板7的侧壁和底壁通过例如包括氧化硅的相应绝缘区域8与第三半导体层3隔开。因此，浮动场板7和绝缘区域8形成了电子的自充电电荷陷阱7、8。
根据一个实施例，浮动场板7包括用于在电场中生成电子-空穴对的电荷生成中心。例如，浮动场板7可以包括费米能量在第三半导体层3的半导体材料的导带中的传导材料。例如，浮动场板7可以包括如钨的金属或者在电场中具有高电荷生成速率的硅化物。当金属被用作浮动场板7的传导材料时，可以在每个浮动场板7和第三半导体层3之间使用对接（butting）接触以避免整流接触。
替选地，浮动场板7可以包括具有晶格缺陷的传导半导体材料，诸如高掺杂的多晶硅或无定形硅。晶格缺陷也可以通过注入形成。此外，通过将Au、Cu或Pt注入到浮动场板7的半导体材料中和/或浮动场板7和相应绝缘区域8之间的界面处而形成的深陷阱可以被用作电荷生成中心。此外，浮动场板7可以包括一个或多个空腔。半导体材料和空腔之间的界面也可以形成电子-空穴对的生成中心。
在反向电压超过标定反向断开电压Uoff的情况下，电子-空穴对在浮动场板7的电荷生成中心处生成并且在电场中隔开。空穴在电场中分别朝向源极金属化和第一表面101移动，而生成的电子由于绝缘区域8而保持捕获于浮动场板7中。当浮动场板7被充分充电并且基本上没有场时，电子-空穴对的生成停止。捕获的电荷为第三半导体层3的耗尽部分的固定电荷提供了相反电荷。绝缘区域8也可以在顶部上部分地使浮动场板7绝缘。
在图1中图示的示例性实施例中，通过相应绝缘区域8部分地绝缘的浮动场板7形成自充电电子陷阱7、8。在其中第三半导体层3是p型的其他实施例中，自充电空穴陷阱7、8由部分地绝缘的浮动场板7提供。
当半导体器件100再次在正向电流方向上切换时，充电的浮动场板7被再次放电以维持低接通电阻Ron。
在竖直横截面中，浮动场板7和自充电电荷陷阱7、8分别具有典型地较之最大水平延伸的更大竖直延伸。在竖直横截面中，绝缘区域8可以是基本上U形的，但是也可以是基本上V形的。
根据一个实施例，自充电电荷陷阱7、8基本上延伸到漏极层4。图3图示了在阻挡模式期间图1中图示的半导体器件100沿竖直线s的电场分布，竖直线s部分地行进通过一个补偿区域6。当标定反向断开电压Uoff处或其以下的反向电压U（U≤Uoff）施加在漏极金属化和源极金属化之间时，反向电压U基本上跨越第一半导体层1和第二半导体层2下降。这可以从电场分布E1推断。注意，电压降对应于电场沿路径s的线积分。在标定反向断开电压Uoff以上的反向电压U处，第二半导体层2被穿通并且反向电压U的一部分跨越第三半导体层3下降。这针对电场分布E2进行图示，所述电场分布E2对应于在漏极金属化和源极金属化之间施加击穿电压Udb。在该情况下，在半导体本体中达到临界场强度Ec并且第二半导体层2下面的电压降约为Udb-Uoff。
图4图示了穿过半导体器件200的半导体本体40的竖直横截面。图4中所示的半导体器件200与上文关于图1至3解释的半导体器件100相似。然而，p型浮动半导体区域9被布置在相应浮动场板7上面并且与相应浮动场板7接触。因此，浮动场板7不与第三半导体层3直接接触，而是经由在第三半导体层3和p型浮动半导体区域9之间形成的相应pn结电接触。在其他实施例中，p型浮动半导体区域9相对浮动场板7略微移位。这便于在半导体器件200在正向电流方向上再次切换时对充电的浮动场板7的完全放电。替选地，通过将间断的p型浮动半导体区域9布置在浮动场板7上，可以便于对充电的浮动场板7的完全放电。例如，在穿过半导体器件200的另一竖直横截面中可以不存在p型浮动半导体区域9。由于p型浮动半导体区域9，较之不具有p型浮动半导体区域9的半导体器件，阻挡模式和高反向电压期间的第三半导体层3中的电场得以增加。
这在图5中图示，图5示出了在阻挡模式期间图4中图示的半导体器件200沿竖直线s的电场分布，竖直线s部分地行进通过一个补偿区域6。当标定反向断开电压Uoff处或其以下的反向电压U（U≤Uoff）施加在漏极金属化和源极金属化之间时，反向电压U基本上跨越第一半导体层1和第二半导体层2下降，如电场分布E1所示。
在标定反向断开电压Uoff以上的反向电压U处，第二半导体层2被穿通并且反向电压U的一部分跨越第三半导体层3下降。这由电场分布E2图示，电场分布E2对应于在漏极金属化和源极金属化之间施加击穿电压Udb。在该情况下，在半导体本体40中达到临界场强度Ec并且第二半导体层2下面的电压降约为Udb-Uoff。这与上文关于图3针对半导体器件100解释的相似。然而，对于图4的半导体器件200，反向电压U的跨越第三半导体层3下降的部分显著较大。因此在基本上相同的接通状态电阻Ron下，较之图1的半导体器件100，图4的半导体器件200典型地具有较高的击穿电压Udb。
图6图示了穿过半导体器件300的半导体本体40的竖直横截面。图6中所示的半导体器件300与上文关于图4和5解释的半导体器件200相似。然而，由相应浮动场板7（其分别通过介电区域8与第三半导体层3部分地隔开）形成的每个自充电电荷陷阱7、8在竖直方向上分为下自充电电荷陷阱7、8和上自充电电荷陷阱7、8。典型地，p型浮动半导体区域9至少布置在上自充电电荷陷阱7、8上。再次，p型浮动半导体区域9可以与相应浮动场板7邻接或者通过第三半导体层3的相应部分与相应浮动场板7隔开。此外，超过两层的自充电电荷陷阱7、8可以彼此叠置。此外，自充电电荷陷阱7、8的间距可以在自充电电荷陷阱7、8的不同层之间不同和/或自充电电荷陷阱7、8的不同层可以在水平方向上偏移。
图7图示了穿过半导体器件400的半导体本体40的竖直横截面。图7中所示的半导体器件400与上文关于图1至3解释的半导体器件100相似。然而，浮动p型半导体区域5a、6a被布置在半导体器件400的第三半导体层3中而非在由介电区域在侧面和底面与第三半导体层3隔开的浮动场板形成的自充电电荷陷阱中。
在图7中图示的示例性实施例中，浮动p型半导体区域5a、6a具有相同的间距并且分别相对于补偿区域6和本体区域5竖直地居中。然而浮动p型半导体区域5a、6a也可以分别相对于补偿区域6和本体区域5水平地偏移，和/或具有不同的间距。
与上文关于图1至3针对半导体器件100解释的相似，半导体器件400的第一半导体层1中的在阻挡模式期间形成的空间电荷区域在高达标定反向断开电压Uoff的反向电压处未延伸通过第二半导体层2。仅当反向电压超过标定反向断开电压Uoff时，第二半导体层2被穿通。在该情况下，第三半导体层3在浮动p型半导体区域5a、6a之间首先水平耗尽。
浮动p型半导体区域5a、6a的最大掺杂浓度可以基本上与补偿区域6和本体区域5的最大掺杂浓度分别匹配。然而，这可能取决于标定反向断开电压Uoff和击穿电压Ubd之间的比。上浮动p型半导体区域5a和下浮动p型半导体区域6a的最大掺杂浓度可以基本上匹配。
当第三半导体层3在浮动p型半导体区域5a、6a之间水平耗尽时，电子和空穴典型地分别放电到漏极金属化和源极金属化中。当半导体器件400随后切换到正向电流模式时，浮动p型半导体区域5a、6a仍可以被充电。因此，接通电阻Ron可以增加。然而第二半导体层2的穿通仅在罕见的情况下发生并且浮动p型半导体区域5a、6a在随后的开关周期中通过热生成的电荷载流子进行再充电。因此，较之传统的补偿MOSFET，时间平均的接通电阻Ron至多仅略微增加而开关损失显著减少。
在图7中图示的示例性实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上竖直取向的柱。在其他实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上取向的条形平行六面体。不同于补偿区域6和本体区域5，在浮动p型半导体区域5a、6a和源极金属化或所提供的任何其他端子之间不存在低电阻率电流路径。浮动p型半导体区域6a可以比补偿区域6更高地掺杂，因为浮动p型半导体区域6a典型地在阻挡模式中未耗尽。
根据一个实施例，泡形p型浮动半导体区域6a而非柱形p型浮动半导体区域6a布置在第三半导体层3中。这在图8中图示，图8对应于穿过相似的半导体器件500的半导体本体40的竖直横截面。
为了改进上文关于图7和8解释的浮动p型半导体区域5a、6a的放电，可以提供放电结构。例如，与第三半导体层3接触的n+型接触区域可以与p型半导体区域6a邻接。此外，用于在电场中生成电子-空穴对的诸如晶格缺陷或杂质的电荷生成中心可以提供在p型半导体区域6a和相应n+型接触区域之间形成的pn结处和/或与该pn结接近。例如，硅化物、多晶硅或无定形硅区域可以嵌入在每个p型半导体区域6a和相应n+型接触区域之间。替选地，n型子区域可以布置在一些或所有浮动p型半导体区域6a的上部分中。n型子区域典型地经由相应金属或硅化物区域与相应p型半导体区域6连接。此外，可以在一些或所有浮动p型半导体区域6a中形成电荷生成中心。
替选地，高电阻率弱p掺杂半导体区域可以使p型半导体区域6a与相应补偿区域6连接以改进阻挡模式期间的放电。弱p掺杂半导体区域的掺杂浓度典型地被选择为使得它们在低反向电压处被完全耗尽，该低反向电压例如小于额定阻挡电压的约10%或甚至小于额定阻挡电压的约3%。
图9至12在竖直横截面中图示了根据若干实施例的用于形成半导体器件100的方法。这些图示出了在特定方法步骤期间或之后穿过半导体本体的竖直横截面。在第一工艺中，提供具有顶表面103以及与顶表面103相对的第二或背面表面102的例如晶片或基板的半导体本体。顶表面103的法向方向en基本上平行于竖直方向。如图9中图示，半导体本体典型地包括n+型第四半导体层4，其延伸到第二表面102并且典型地形成将生产的半导体器件中的漏极层。n型半导体层31布置在第四半导体层4上并且延伸到顶表面103。
参照图10，将竖直槽50从顶表面103刻蚀到半导体层31中。此外，竖直槽50的侧壁和底壁通过介电区域8绝缘。这可以通过沉积和/或热氧化以及从顶表面103去除所形成的介电层来实现。替选地，用于形成竖直槽50的介电层或硬掩模可以用作用于形成场板的刻蚀停止并且随后被去除。
参照图11，场板7在竖直槽50中形成。形成场板7可以包括：沉积传导材料，诸如如钨的金属、高掺杂多晶硅、高掺杂无定形硅或高掺杂多孔硅；以及回刻蚀沉积的传导材料。
典型地，场板7被形成为使得在场板7中包括电荷生成中心。例如，可以在传导材料中通过注入形成晶格缺陷。替选地或此外，可以通过将Au、Cu或Pt注入到浮动场板7的沉积的半导体材料中和/或浮动场板7和相应绝缘区域8之间的界面处来形成深陷阱。
随后，典型地在顶表面103上沉积若干外延层并且执行离子注入工艺以通过增加半导体层31的竖直厚度来形成第三半导体层3，形成布置在第三半导体层3上的第二半导体层2和布置在第二半导体层2上的第一半导体层1，并且形成第一半导体层1中的补偿区域6和本体区域5。在图12中图示了得到的半导体结构100。典型地，补偿区域6被形成为基本上竖直取向的柱或者基本上竖直取向的条形平行六面体。
典型地利用积分离子剂量执行离子注入工艺，使得当跨越半导体本体40在反向电流方向上施加约为标定反向断开电压Uoff的反向电压（其低于半导体器件的额定击穿电压）时，第一半导体层1的形成漂移区域的剩余部分1a基本上被耗尽，所述反向电流方向对应于反向偏置在补偿区域6和漂移区域1a之间形成的pn结。
第二半导体层2典型地被形成为其每水平面积的掺杂电荷低于所沉积半导体材料的每面积的击穿电荷。
可选地，p型浮动半导体区域可以在浮动场板7上的第三半导体层3中形成。
随后，可以通过注入来形成n+型源极区域、p型本体区域和p+型本体接触区域。此外，典型地在第一半导体层1延伸到的第一表面101上形成绝缘栅极电极。典型地在第一表面101上形成层间电介质并且使其在源极和本体区域上凹陷。得到的半导体器件100在图1、2中图示。
随后，在第一表面101上形成与源极区域、本体接触区域并且因此与本体区域和补偿区域6低电阻率接触的源极金属化。为了形成三端MOSFET，在第二表面102上沉积漏极金属化。
可以同样形成如图7和8中图示的半导体器件。然而，代替如上文关于图10和11解释的那样在槽中形成场板，例如通过注入来形成浮动p型半导体区域。
典型地，在至少一个浮动p型半导体区域中形成具有晶格缺陷的子区域。此外，n+型接触区域可以形成为与至少一个浮动p型半导体区域、其子区域和第三半导体层3邻接或者嵌入在至少一个浮动p型半导体区域中。
根据一个实施例，所形成的半导体器件包括具有限定竖直方向的第一表面的半导体本体和布置在第一表面上的源极金属化。在竖直横截面中，半导体本体进一步包括：第一传导类型的漂移区域；第二传导类型的至少两个补偿区域，每个补偿区域与漂移区域形成pn结并且与第一金属化低阻电连接；以及第一传导类型的第三半导体层，布置在漂移区域下面并且包括浮动场板、自充电电荷陷阱和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。
典型地，由第一传导类型的半导体材料制成的第二半导体层布置在漂移区域和第三半导体层之间并且与漂移区域和第三半导体层邻接，并且其每水平面积的掺杂电荷低于半导体材料的每面积的击穿电荷。
所形成的半导体器件典型地是竖直MOSFET，更典型地是竖直功率MOSFET，其中第一金属化形成源极金属化。可以分别形成并布置与源极金属化相对的漏极金属化。替选地，漏极金属化可以分别形成并布置在第一表面上以形成所谓的漏极向上（drain-up）MOSFET。在漏极向上MOSFET中，第一传导类型的高掺杂的埋层典型地布置在第三半导体层下面并且经由高掺杂的第一传导类型的下沉（sinker）区域与漏极金属化低阻电连接。
在另一实施例中，所形成的半导体器件是横向MOSFET，更典型地是横向功率MOSFET。在该实施例中，漂移区域、第二半导体层和第三半导体层在竖直横截面中并列布置。在该实施例中，第一金属化形成源极金属化，并且漏极金属化和栅极金属化典型地也布置在第一表面上。此外，如上文在图1、3至6、11和12中图示的，在竖直横截面中浮动场板和自充电电荷陷阱较之它们在竖直MOSFET中的取向分别典型地旋转了约90°。
根据一个实施例，所形成的半导体器件包括半导体本体，其包括：第一表面，限定竖直方向；第一半导体层，延伸到第一表面并且包括pn补偿结构；第二半导体层，包括第一传导类型的半导体材料，布置在第一半导体层下面，并且其每水平面积的掺杂电荷低于半导体材料的每面积的击穿电荷；以及第一传导类型的第三半导体层，布置在第二半导体层下面并且包括浮动场板、自充电电荷陷阱和与第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个。
尽管已公开了本发明的各种示例性实施例，但是对于本领域技术人员将明显的是，在不偏离本发明的精神和范围的情况下可以进行将实现本发明的某些优点的各种改变和修改。对于本领域合理技术人员将明显的是，可以适当地替换为执行相同功能的其他部件。应当提到，参照具体图解释的特征可以与其他图的特征组合，即使在其中这并未明确提到的那些情况下。对发明概念的这些修改旨在由所附权利要求覆盖。
为了易于描述，诸如“下面”、“下方”、“下”、“上面”、“上”等的空间相对术语用于解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的取向不同的取向以外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。在描述通篇中相同的术语指示相同的元件。
如这里使用的术语“具有”、“包含”、“包括（including）”、“包括（comprising）”等是开放式术语，其指示所述的元素或特征的存在但是并未排除另外的元素或特征。除非上下文清楚地指示另外的情况，否则冠词“一（a）”、“一个（an）”和“该”旨在包括复数以及单数。
记住变化和应用的以上范围，应当理解，本发明不受前面的描述限制，也不受附图限制。作为代替，本发明仅由所附权利要求及其法律等同物限制。

Claims (25)

1.一种半导体器件，包括：半导体本体，具有限定竖直方向的第一表面；和布置在第一表面上的源极金属化，在竖直横截面中所述半导体本体进一步包括：
-第一传导类型的漂移区域；
-第二传导类型的至少两个补偿区域，每个所述补偿区域与所述漂移区域形成pn结并且与所述源极金属化低阻电连接；
-第一传导类型的漏极区域，所述漏极区域的最大掺杂浓度高于所述漂移区域的最大掺杂浓度；以及
-第一传导类型的第三半导体层，布置在所述漂移区域和所述漏极区域之间并且包括浮动场板和与所述第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。
2.根据权利要求1所述的半导体器件，进一步包括：第二半导体层，包括第一传导类型的半导体材料，布置在所述漂移区域和所述第三半导体层之间并且与所述漂移区域和所述第三半导体层邻接，并且所述第二半导体层的每水平面积的掺杂电荷低于所述半导体材料的每面积的击穿电荷。
3.根据权利要求1所述的半导体器件，其中与所述漂移区域邻接的第二传导类型的本体区域布置在所述第一表面和所述至少两个补偿区域中的每个之间。
4.根据权利要求1所述的半导体器件，进一步包括与所述漏极区域低阻接触的漏极金属化，其中在所述源极金属化和所述漏极金属化之间施加的低于所述半导体器件的额定击穿电压的反向电压处，所述漂移区域基本上能够耗尽。
5.根据权利要求1所述的半导体器件，其中所述浮动场板的侧壁和所述浮动场板的底壁中的至少一个通过介电区域与所述第三半导体层绝缘以形成电荷陷阱。
6.根据权利要求5所述的半导体器件，其中所述介电区域在竖直横截面中是基本上U形的或V形的。
7.根据权利要求1所述的半导体器件，其中所述浮动场板包括至少一个电荷生成中心。
8.根据权利要求1所述的半导体器件，其中所述浮动场板包括空腔、多晶半导体材料、无定形半导体材料、包括晶格缺陷的半导体材料、形成深陷阱的半导体材料杂质、硅化物和金属中的至少一个。
9.根据权利要求1所述的半导体器件，其中所述浮动场板布置在所述浮动半导体区域下面。
10.根据权利要求1所述的半导体器件，其中所述浮动场板与所述浮动半导体区域间隔开。
11.根据权利要求1所述的半导体器件，其中所述至少两个补偿区域在竖直方向上基本上沿所述漂移区域延伸。
12.根据权利要求1所述的半导体器件，其中所述至少两个补偿区域中的每个在竖直横截面中被形成为基本上竖直取向的柱和基本上竖直取向的条形平行六面体中的一个。
13.根据权利要求1所述的半导体器件，其中所述浮动半导体区域在竖直横截面中被形成为基本上竖直取向的柱和基本上竖直取向的条形平行六面体中的一个。
14.根据权利要求1所述的半导体器件，其中所述第三半导体层被布置在所述漂移区域下面。
15.根据权利要求1所述的半导体器件，其中所述第三半导体层包括彼此竖直叠置的至少两个间隔开的浮动半导体区域。
16.一种半导体器件，包括半导体本体，所述半导体本体包括：
-第一表面，限定竖直方向；
-第一半导体层，延伸到所述第一表面并且包括pn补偿结构；
-第二半导体层，与所述第一半导体层邻接，包括第一传导类型的半导体材料，并且第二半导体层的每水平面积的掺杂电荷低于所述半导体材料的每面积的击穿电荷；以及
-第一传导类型的第三半导体层，与所述第二半导体层邻接并且包括自充电电荷陷阱、浮动场板和与所述第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个。
17.根据权利要求16所述的半导体器件，其中所述第一半导体层具有第一传导类型并且包括第二传导类型的至少两个补偿区域，所述至少两个补偿区域中的每个与所述第一半导体层的第一部分形成pn结，所述第一半导体层的第一部分布置在所述至少两个补偿区域之间并且与所述至少两个补偿区域形成pn补偿结构。
18.根据权利要求17所述的半导体器件，进一步包括：源极金属化，布置在所述第一表面上，与所述至少两个补偿区域低阻接触；第一传导类型的漏极区域，与所述第三半导体层邻接并且所述漏极区域的最大掺杂浓度高于所述第三半导体层的最大掺杂浓度；以及漏极金属化，与所述漏极区域低阻接触，其中在所述源极金属化和所述漏极金属化之间的低于所述半导体器件的额定击穿电压的反向电压处，所述第一半导体层的第一部分基本上能够耗尽。
19.根据权利要求16所述的半导体器件，其中所述半导体区域是浮动半导体区域。
20.一种半导体器件，包括：半导体本体，具有限定竖直方向的第一表面；和布置在所述第一表面上的第一金属化，在竖直横截面中所述半导体本体进一步包括：
-第一半导体层，延伸到所述第一表面并且包括连接到所述第一金属化的pn补偿结构；以及
-第一传导类型的第三半导体层，布置在所述第一半导体层下面并且包括浮动场板和与所述第三半导体层形成封闭pn结的第二传导类型的半导体区域中的至少一个。
21.根据权利要求20所述的半导体器件，其中所述第一半导体层具有第一传导类型并且包括与所述第一金属化低阻电连接的第二传导类型的至少两个补偿区域，所述至少两个补偿区域中的每个与所述第一半导体层的第一部分形成pn结，所述第一半导体层的第一部分布置在所述至少两个补偿区域之间并且与所述至少两个补偿区域形成所述pn补偿结构。
22.一种用于生产半导体器件的方法，包括：
-提供第一传导类型的半导体本体，该半导体本体包括限定竖直方向的顶表面和与所述顶表面相对布置的背面表面；
-在所述半导体本体中从所述顶表面形成槽场板和第二传导类型的形成所述半导体本体内的pn结的半导体区域中的至少一个，所述槽场板部分地通过介电区域与所述半导体本体隔开；
-在所述顶表面上外延沉积第一传导类型的至少两个半导体层；
-在所述至少两个半导体层中的最上面的半导体层中形成pn补偿结构，使得在竖直横截面中形成第二传导类型的至少两个补偿区域，每个所述补偿区域与所述最上面的半导体层的剩余部分形成pn结；以及
-在所述至少两个半导体层上面形成与所述至少两个补偿区域低阻接触的第一金属化。
23.根据权利要求22所述的方法，其中形成所述槽场板包括以下操作中的至少一个：从所述顶表面刻蚀竖直槽，使所述竖直槽的侧壁和底壁绝缘，以及利用传导材料至少部分地填充所述竖直槽。
24.根据权利要求22所述的方法，进一步包括以下操作中的至少一个：在所述槽场板中形成电荷生成中心，以及在第二传导类型的半导体区域中形成电荷生成中心。
25.根据权利要求22所述的方法，其中所述至少两个半导体层中的下半导体层被形成为每水平面积的掺杂电荷低于所沉积的半导体材料的每面积的击穿电荷。
CN201210117325.9A 2012-03-07 2012-04-20 电荷补偿半导体器件 Active CN103311271B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/414037 2012-03-07
US13/414,037 2012-03-07
US13/414,037 US8901642B2 (en) 2012-03-07 2012-03-07 Charge compensation semiconductor device

Publications (2)

Publication Number Publication Date
CN103311271A CN103311271A (zh) 2013-09-18
CN103311271B true CN103311271B (zh) 2016-06-01

Family

ID=48220318

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012201696577U Expired - Fee Related CN202930388U (zh) 2012-03-07 2012-04-20 电荷补偿半导体器件
CN201210117325.9A Active CN103311271B (zh) 2012-03-07 2012-04-20 电荷补偿半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012201696577U Expired - Fee Related CN202930388U (zh) 2012-03-07 2012-04-20 电荷补偿半导体器件

Country Status (2)

Country Link
US (1) US8901642B2 (zh)
CN (2) CN202930388U (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866222B2 (en) * 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8901642B2 (en) * 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
CN103633116B (zh) * 2012-08-20 2017-02-15 朱江 一种电荷补偿结构半导体晶片及其制备方法
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
JP6224257B2 (ja) * 2015-02-20 2017-11-01 新電元工業株式会社 半導体装置
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置
CN110518059B (zh) * 2019-08-31 2021-01-22 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784801B1 (fr) * 1998-10-19 2000-12-22 St Microelectronics Sa Composant de puissance portant des interconnexions
JP2002530869A (ja) 1998-11-18 2002-09-17 インフィネオン テクノロジース アクチエンゲゼルシャフト 誘電性または半絶縁性シールド構造体を有する半導体構成素子
DE10061528C1 (de) 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
DE10137676B4 (de) 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
JP2006261639A (ja) 2005-02-16 2006-09-28 Renesas Technology Corp 半導体装置、ドライバ回路及び半導体装置の製造方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005041257B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041285B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102005047056B3 (de) 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102007018631B4 (de) 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP2009164558A (ja) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法、並びにトレンチゲートの製造方法
US8901642B2 (en) * 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8866222B2 (en) * 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device

Also Published As

Publication number Publication date
CN202930388U (zh) 2013-05-08
US8901642B2 (en) 2014-12-02
CN103311271A (zh) 2013-09-18
US20130234239A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
US9859272B2 (en) Semiconductor device with a reduced band gap zone
US10032767B2 (en) Field-effect semiconductor device
CN103367446B (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
US9147763B2 (en) Charge-compensation semiconductor device
CN103311300B (zh) 电荷补偿半导体器件
CN103311271B (zh) 电荷补偿半导体器件
CN104299997A (zh) 电荷补偿半导体器件
US9412827B2 (en) Vertical semiconductor device having semiconductor mesas with side walls and a PN-junction extending between the side walls
US10573731B2 (en) Semiconductor transistor and method for forming the semiconductor transistor
CN103531614B (zh) 电荷补偿半导体器件
CN105702719B (zh) 具有改进稳定性的功率半导体器件及其生产方法
US8803230B2 (en) Semiconductor transistor having trench contacts and method for forming therefor
US12087816B2 (en) Power semiconductor device having a control cell for controlling a load current
US20170154965A1 (en) Semiconductor Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant