JP2009164558A - 半導体装置とその製造方法、並びにトレンチゲートの製造方法 - Google Patents

半導体装置とその製造方法、並びにトレンチゲートの製造方法 Download PDF

Info

Publication number
JP2009164558A
JP2009164558A JP2008156240A JP2008156240A JP2009164558A JP 2009164558 A JP2009164558 A JP 2009164558A JP 2008156240 A JP2008156240 A JP 2008156240A JP 2008156240 A JP2008156240 A JP 2008156240A JP 2009164558 A JP2009164558 A JP 2009164558A
Authority
JP
Japan
Prior art keywords
trench
trench gate
region
gate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008156240A
Other languages
English (en)
Other versions
JP2009164558A5 (ja
Inventor
Sachiko Aoi
佐智子 青井
Takashi Suzuki
隆司 鈴木
Takahide Sugiyama
隆英 杉山
Takeshi Nishiwaki
剛 西脇
Akitaka Soeno
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008156240A priority Critical patent/JP2009164558A/ja
Priority to CN200880120102XA priority patent/CN101897027B/zh
Priority to US12/743,525 priority patent/US20100276729A1/en
Priority to EP08859002A priority patent/EP2234163A4/en
Priority to PCT/JP2008/071858 priority patent/WO2009075200A1/ja
Publication of JP2009164558A publication Critical patent/JP2009164558A/ja
Publication of JP2009164558A5 publication Critical patent/JP2009164558A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

【課題】 高耐量なＩＧＢＴを提供すること。
【解決手段】 ＩＧＢＴ１０は、ｎ＋型のエミッタ領域３４と、ｎ−型のドリフト領域２６と、エミッタ領域３４とドリフト領域２６を隔てているｐ型のボディ領域２８と、エミッタ領域３４からドリフト領域２６に向けてボディ領域２８内を伸びているトレンチゲート４０と、絶縁体の突出部６０を備えている。突出部６０は、一端がトレンチゲート４０の表面に接しているとともに、少なくとも一部がドリフト領域２６内に突出している。
【選択図】 図１

Description

本発明は、トレンチゲートを有する半導体装置とその製造方法に関する。また、本発明は、そのトレンチゲートを製造する方法にも関する。
図３３に、トレンチゲート１４０を有するＩＧＢＴ（Insulated Gate Bipolar Transistor）１００の要部断面図を模式的に示す。ＩＧＢＴ１００は、ｐ＋型のコレクタ領域１２２と、ｎ型のバッファ領域１２４と、ｎ−型のドリフト領域１２６と、ｐ型のボディ領域１２８と、ｐ＋型のボディコンタクト領域１３２と、ｎ＋型のエミッタ領域１３４と、トレンチゲート１４０を備えている。トレンチゲート１４０は、エミッタ領域１３４からドリフト領域１２６に向けてボディ領域１２８を貫通して伸びている。トレンチゲート１４０は、ゲート絶縁膜１４４と、そのゲート絶縁膜１４４で被覆されているゲート電極１４２を有している。
図３３に示すように、ＩＧＢＴ１００がオンすると、エミッタ領域１３４から電子が供給される。電子は、トレンチゲート１４０の側面に沿ってボディ領域１２８を通過し、ドリフト領域１２６に供給される。一方、コレクタ領域１２２からは正孔が供給される。正孔は、バッファ領域１２４を通過してドリフト領域１２６に供給される。
図３３に示すように、エミッタ領域１３４から供給された電子は、ゲート電極１４２の電位に引き寄せられるので、トレンチゲート１４０の側方から下方に移動する。一方、コレクタ領域１２２から供給された正孔は、その電子に引き寄せられるので、トレンチゲート１４０の下方に移動する。したがって、トレンチゲート１４０の下方には、正孔が集中する。トレンチゲート１４０の下方に正孔が集中すると、ゲート容量が経時的に変動する。例えば、ＩＧＢＴ１００がオフからオンに切換わるときに、ゲート容量が経時的に変動すると、コレクタ電流やコレクタ・エミッタ間電圧も経時的に変動し、その結果、サージ電圧を引き起こしてしまう。
特許文献１及び特許文献２は、トレンチゲート１４０の底面のゲート絶縁膜１４４を厚く形成する技術を開示している。この技術によると、トレンチゲート１４０の下方に移動する電子量を減少させることができるので、トレンチゲート１４０の下方に移動する正孔量も減少させることができる。この結果、ゲート容量の経時的な変動を緩和させ、サージ電圧の発生を抑制することができる。
特開２００６−３３２５９１号公報 特開２００６−１２０９５１号公報
しかしながら、ゲート電極１４２に印加されるゲート電位が大きい場合は、ゲート絶縁膜１４４を厚く形成したとしても、ゲート電極１４２の電位に引き寄せられてトレンチゲート１４０の下方に電子が移動し、その電子に引き寄せられてトレンチゲート１４０の下方に正孔も移動してしまう。ゲート絶縁膜１４４を厚く形成する技術は、根本的な解決策を提供するものではない。
本発明は、キャリアがトレンチゲートの下方へ移動するのを物理的に抑制し、高耐量な半導体装置を提供することを目的としている。
本明細書で開示される技術は、トレンチゲートの表面の一部に絶縁体の突出部を設けることを特徴としている。突出部の少なくとも一部は、ドリフト領域内に突出している。このため、ドリフト領域内に突出している突出部の一部は、ドリフト領域で囲まれているので、一方の表面とそれに対向する表面の間に電位差が生じない。このため、ドリフト領域内に突出している突出部の一部の表面には反転層が形成されない。したがって、エミッタ領域から供給された電子は、この突出部を超えて移動することができない。この結果、トレンチゲートの下方に移動する電子量が減少し、その電子に引き寄せられてトレンチゲートの下方に移動する正孔量も減少する。
即ち、本明細書で開示される半導体装置は、第１導電型の表面部半導体領域と、第１導電型の深部半導体領域と、表面部半導体領域と深部半導体領域を隔てている第２導電型の中間部半導体領域と、トレンチゲートと、絶縁体の突出部を備えている。トレンチゲートは、表面部半導体領域から深部半導体領域に向けて中間部半導体領域内を伸びている。トレンチゲートは、中間部半導体領域を貫通して深部半導体領域内に侵入してもよいし、侵入しなくてもよい。トレンチゲートが中間部半導体領域を貫通していない場合は、後述するように、突出部による第２の反転層を利用してキャリアを流すことが可能である。トレンチゲートは、ゲート絶縁膜と、そのゲート絶縁膜で被覆されているゲート電極を有している。突出部は、一端がトレンチゲートの表面に接しているとともに、少なくとも一部が深部半導体領域内に突出している。
一般的に、上記半導体装置では、トレンチゲートのゲート絶縁膜は、表面部半導体領域から深部半導体領域に向けて延びているとともに相互に対向している一対の側面と、一方の側面から他方の側面まで延びている底面を有していることが多い。突出部は、ゲート絶縁膜の底面に接していてもよく、ゲート絶縁膜の側面に接していてもよい。
突出部がゲート絶縁膜の底面に接している場合、複数の突出部がその底面に接しているのが好ましい。
一般的に、上記半導体装置では、中間部半導体領域は、イオン注入技術を利用して形成される。複数の突出部がゲート絶縁膜の底面に接していると、中間部半導体領域がトレンチゲートを超えて深い位置まで拡散したとしても、突出部によってトレンチゲートの下方にまで拡散することを防止することができる。したがって、中間部半導体領域がトレンチゲートを超えて深い位置まで拡散したとしても、隣接する突出部の間のトレンチゲートの下方に深部半導体領域を存在させることができる。即ち、深部半導体領域と中間部半導体領域が突出部を挟んで存在することになる。この場合、半導体装置がオンしているときに、深部半導体領域と中間部半導体領域の間に電位差が生じるので、中間部半導体領域が接する突出部の表面の一部には第２の反転層が形成される。このため、表面部半導体領域から供給されたキャリアは、その第２の反転層を通過して深部半導体領域内に移動することができる。通常のトレンチゲートでは、中間部半導体領域がトレンチゲートを超えて拡散すると、オンとオフを切換えることができなくなる。しかし、上記半導体装置のように、ゲート絶縁膜の底面に複数の突出部が設けられていると、中間部半導体領域がトレンチゲートを超えて深い位置まで拡散したとしても、オンとオフを切換えることに支障がない。上記形態の半導体装置は、製造し易い特徴を有する。なお、前記したように、突出部の一部は深部半導体領域内に存在しているので、その部分には第２の反転層が形成されない。このため、キャリアが突出部を超えてトレンチゲートの下方にまで移動することはない。即ち、上記形態の突出部は、キャリアがトレンチゲートの下方に移動するのを物理的に抑制する効果に加えて、半導体装置の製造を容易にするという効果をも有する。
複数の突出部がゲート絶縁膜の底面に接している場合、隣接する突出部の間に第２導電型の半導体領域が設けられており、その半導体領域がフローティングであることが好ましい。
トレンチゲートの下方にフローティングの半導体領域が設けられていると、ゲート容量を小さくすることができるので、スイッチングを高速化させることができる。
本明細書で開示される技術は、トレンチゲートを製造する方法も提供することができる。本明細書で開示されるトレンチゲートの製造方法は、半導体基板のトレンチゲート形成領域の表面の一部からドライエッチングによって第１の深さを有する第１トレンチを形成する第１工程を備えている。さらに、このトレンチゲートの製造方法は、半導体基板のトレンチゲート形成領域の表面の残部からドライエッチングによって第２の深さを有する第２トレンチを形成する第２工程を備えている。第１の深さは第２の深さよりも深いことを特徴とする。第１工程と第２工程は、どちらが先に実施されてもよい。
上記製造方法によると、第１トレンチが第２トレンチよりも深く形成される。このため、第２トレンチから突出する第１トレンチによって、トレンチゲートの底面に突出トレンチが形成される。この突出トレンチが深部半導体領域内に位置すると、突出トレンチの相互に対向する側面はいずれも、深部半導体領域に接するようになる。このため、突出トレンチの一方の側面と他方の側面の間には電位差が生じないので、突出トレンチの側面の少なくとも一部には反転層が形成されない。即ち、上記製造方法によると、本明細書で開示される技術を具現化したトレンチゲートを製造することができる。
なお、第１トレンチを形成する位置は、トレンチゲート形成領域の少なくとも一部であればよい。例えば、第１トレンチをトレンチゲート形成領域の中心側に形成すれば、トレンチゲートの底面の中心側から突出する突出トレンチが形成される。好ましくは、第１トレンチをトレンチゲート形成領域の周縁に沿った位置の少なくとも一部に形成するのが良い。より好ましくは、第１トレンチをトレンチゲート形成領域の周縁に沿って一巡して形成するのが良い。
本明細書で開示される技術は、トレンチゲートを製造する他の方法も提供することができる。本明細書で開示されるトレンチゲートの製造方法は、半導体基板のトレンチゲート形成領域の表面の一部からドライエッチングによって複数のトレンチを形成する第１工程を備えている。さらに、このトレンチゲートの製造方法は、複数のトレンチ内にエッチング液を供給し、トレンチの底面から下方に向けて突出する突出トレンチをウェットエッチングによって形成する第２工程を備えている。第１工程で形成されるトレンチの側面は第１面方位を有しており、第２工程で形成される突出トレンチの側面は第２面方位を有している。第１側面と第２側面は、非平行であることを特徴としている。なお、第２工程では、ウェットエッチングによってトレンチとトレンチの間の壁を除去してもよく、必要に応じて除去しなくてもよい。例えば、トレンチとトレンチの間の壁を酸化する工程を追加し、トレンチゲートが複数の部屋に分割された形態にしてもよい。
上記製造方法では、ドライエッチングとウェットエッチングを組合せてトレンチゲートを形成することによって、各トレンチの底面に下方に突出する突出トレンチを形成することができる。上記製造方法では、複数のトレンチが１つのトレンチゲートを画定しているので、トレンチゲートの底面に複数の突出トレンチが形成される。これら突出トレンチが深部半導体領域内に位置すると、突出トレンチの相互に対向する側面はいずれも、深部半導体領域に接するようになる。このため、突出トレンチの一方の側面と他方の側面の間には電位差が生じないので、突出トレンチの側面の少なくとも一部には反転層が形成されない。即ち、上記製造方法によると、本明細書で開示される技術を具現化したトレンチゲートを製造することができる。
なお、半導体基板にシリコン基板を用いた場合は、第１面方位は（１００）面であり、第２面方位は（１１１）面であることが好ましい。この場合、例えば、ドライエッチングにはＨＢｒガスを用いることができ、ウェットエッチングにはＫＯＨ水溶液を用いることができる。
本明細書で開示される技術は、トレンチゲートを製造するさらに他の方法も提供することができる。本明細書で開示されるトレンチゲートの製造方法は、半導体基板のトレンチゲート形成領域の表面からドライエッチングによってトレンチを形成する第１工程を備えている。さらに、このトレンチゲートの製造方法は、ドライエッチングによって生成される半導体基板とエッチングガスが結合した揮発性物質が前記トレンチの底面に堆積する条件のドライエッチングによって、トレンチを更に深くする第２工程を備えている。
上記製造方法では、少なくとも２回のドライエッチングを実施してトレンチを形成する。第２工程で実施するドライエッチングは、半導体基板とエッチングガスが結合した揮発性物質がトレンチの底面に堆積する条件で行われる。一般的に、トレンチの底面に揮発性物質が堆積すると、その揮発性物質はトレンチの底面の中心側に多く堆積する。このため、この条件でドライエッチングを実施し続けると、トレンチの底面において、周縁側のエッチングが中心側のエッチングよりも早く進行する。この結果、トレンチの底面の周縁側に突出トレンチが形成される。これら突出トレンチが深部半導体領域内に位置すると、突出トレンチの相互に対向する側面はいずれも、深部半導体領域に接するようになる。このため、突出トレンチの一方の側面と他方の側面の間には電位差が生じないので、突出トレンチの側面の少なくとも一部には反転層が形成されない。即ち、上記製造方法によると、本明細書で開示される技術を具現化したトレンチゲートを製造することができる。
本明細書で開示される技術は、トレンチゲートを製造するさらに他の方法も提供することができる。本明細書で開示されるトレンチゲートの製造方法は、半導体基板のトレンチゲート形成領域の表面の一部にマスクを形成する第１工程と、半導体基板のトレンチゲート形成領域の表面からドライエッチングによってトレンチを形成する第２工程を備えている。第２工程では、トレンチゲート形成領域の表面のマスクが消失した後もドライエッチングを継続することを特徴としている。
上記製造方法の第２工程は、２つの段階に分けられる。まず、第１段階では、マスクで被覆されていないトレンチゲート形成領域の表面がエッチングされる。この第１段階では、エッチングレートは遅いものの、トレンチゲート形成領域の表面に形成されたマスクも少しずつエッチングされ、最終的には消失する。マスクが消失したときには、マスクによって被覆されていなかった部分のエッチングが進行しており、初期トレンチが形成される。即ち、第１段階では、トレンチ形成領域の表面の一部にマスクを形成することによって、トレンチ形成領域のエッチングの進行度に差を設ける。次に、第２段階では、マスクが消失した後もドライエッチングを継続することによって、トレンチ形成領域のトレンチを更に掘下げていく。第１段階で設けられたエッチングの進行度の差によって、第２段階が終了したときのトレンチの底面には突出トレンチが形成される。この突出トレンチが深部半導体領域内に位置すると、突出トレンチの相互に対向する側面はいずれも、深部半導体領域に接するようになる。このため、突出トレンチの一方の側面と他方の側面の間には電位差が生じないので、突出トレンチの側面の少なくとも一部には反転層が形成されない。上記製造方法によると、１回のドライエッチングを実施するだけで、本明細書で開示される技術を具現化したトレンチゲートを製造することができる。
また、第１工程では、トレンチゲート形成領域の表面に複数のマスクを分散して形成することが好ましい。複数のマスクを分散して配置することによって、幅広なトレンチを形成することができる。
本明細書で開示される突出部は、表面部半導体領域から供給される一方のキャリアがトレンチゲートの下方に移動するのを物理的に抑制し、これにより、その一方のキャリアに引き寄せられてトレンチゲートの下方に他方のキャリアが集中するのを抑制することができる。この結果、ゲート容量がキャリアの集中によって経時的に変動するのを抑制することができ、高耐量な半導体装置を提供することができる。
本発明の好ましい特徴を列記する。
（第１特徴） 突出部がゲート絶縁膜から突出する厚みは、ゲート絶縁膜の厚みよりも厚い。
（第２特徴） 突出部は、第１表面とその第１表面に対向する第２表面を有している。第１表面と第２表面は、エミッタ領域とトレンチゲートの下方を結ぶ方向を隔てるように設けられている。
（第３特徴） 突出部は、ゲート絶縁膜の底面の周縁部に設けられている。
（第４特徴） 第２及び第３特徴において、第１表面はゲート絶縁膜の底面と非平行であり、第２表面はゲート絶縁膜の側面と平行である。
以下、図面を参照して各実施例を説明する。なお、各図面において、共通する構成要素に関しては共通の符号を付し、その説明を省略する。また、以下で説明する各実施例では、ノンパンチスルー（Non Punch Through）型のＩＧＢＴを説明するが、本明細書で開示される技術は、パンチスルー（Punch Through）型のＩＧＢＴにも適用可能である。また、以下で説明する各実施例のＩＧＢＴには、半導体材料にシリコンが用いられている。しかし、本明細書で開示される技術は、シリコン以外の半導体材料のＩＧＢＴにも適用可能である。例えば、半導体材料が窒化ガリウム系、炭化シリコン系、ガリウム砒素系等の化合物半導体のＩＧＢＴにも適用可能である。
図１〜３にＩＧＢＴ１０の要部断面図、図４にＩＧＢＴ１０の要部上面図を模式的に示す。図１は図４のI-I線に対応した断面図であり、図２は図４のII-II線に対応した断面図であり、図３は図４のIII-III線に対応した断面図である。なお、図１〜４は、ＩＧＢＴ１０の基本構造を示すものであり、実際はこの基本構造が繰り返して設けられ、１つの半導体装置を構成している。
図１に示すように、ＩＧＢＴ１０は、ｐ＋型のコレクタ領域２２と、コレクタ領域２２上に設けられているｎ型のバッファ領域２４と、バッファ領域２４上に設けられているｎ−型のドリフト領域２６（深部半導体領域の一例）と、ドリフト領域２６上に設けられているｐ型のボディ領域２８（中間部半導体領域の一例）を備えている。コレクタ領域２２は、図示しないコレクタ電極と電気的に接続されている。コレクタ領域２２とバッファ領域２４は、イオン注入技術を利用して、ドリフト領域２６の裏面に形成される。ボディ領域２８も、イオン注入技術を利用して、ドリフト領域２６の表面に形成される。ｎ型のドリフト領域２６及びバッファ領域２４は、ｐ型のボディ領域２８とコレクタ領域２２を隔てている。
ＩＧＢＴ１０はさらに、ボディ領域２８の表面に設けられているｐ＋型のボディコンタクト領域３２とｎ＋型のエミッタ領域３４（表面部半導体領域の一例）を備えている。エミッタ領域３４は、トレンチゲート４０に接している。エミッタ領域３４とドリフト領域２６は、ボディ領域２８によって隔てられている。ボディコンタクト領域３２とエミッタ領域３４は、図示しないエミッタ電極と電気的に接続されている。ボディコンタクト領域３２とエミッタ領域３４は、イオン注入技術を利用して、ボディ領域２８の表面に形成される。
ＩＧＢＴ１０はさらに、トレンチゲート４０を備えている。トレンチゲート４０は、エミッタ領域３４からドリフト領域２６に向けてボディ領域２８内を伸びている。トレンチゲート４０は、ボディ領域２８を貫通しており、一端がエミッタ領域３４に接しており、他端がドリフト領域２６内に侵入している。トレンチゲート４０は、ゲート絶縁膜４４と、そのゲート絶縁膜４４で被覆されているゲート電極４２を有している。ゲート絶縁膜４４には酸化シリコンが用いられており、ゲート電極４２には不純物を高濃度に含むポリシリコンが用いられている。
図１に示すように、トレンチゲート４０のゲート絶縁膜４４は、エミッタ領域３４からドリフト領域２６に向けて縦方向に延びているとともに相互に対向している一対の側面４４ａと、一方の側面４４ａから他方の側面４４ａまで横方向に延びている底面４４ｂを有している。図４に示すように、トレンチゲート４０を平面視すると、トレンチゲート４０は一方向に長く伸びている。
図１に示すように、ＩＧＢＴ１０はさらに、トレンチゲート４０からドリフト領域２６内を下方に向けて突出する２つの突出部４６を備えている。右側の突出部４６Ｒはゲート絶縁膜４４の底面４４ｂの右側周縁部に接して設けられており、左側の突出部４６Ｌはゲート絶縁膜４４の底面４４ｂの左側周縁部に接して設けられている。図３に示すように、突出部４６は、トレンチゲート４０の長手方向に沿って延びており、その長手方向に沿ってゲート絶縁膜４４の底面４４ｂに接している。突出部４６には、酸化シリコンが用いられている。
図１に示すように、突出部４６は、第１表面４６ａと、その第１表面４６ａに対向する第２表面４６ｂを有している。第１表面４６ａと第２表面４６ｂはいずれも、エミッタ領域３４とトレンチゲート４０の下方の間に設けられており、エミッタ領域３４とトレンチゲート４０の下方を結ぶ方向を隔てるように設けられている。また、第１表面４６ａと第２表面４６ｂはいずれも、ドリフト領域２６に接している。第１表面４６ａは、ゲート絶縁膜４４の底面４４ｂと非平行であり、非連続的に接している。第２表面４６ｂは、ゲート絶縁膜４４の側面４４ａと平行であり、連続的に接している。ゲート絶縁膜４４の底面４４ｂから突出する突出部４６の厚み４６Ｔは、ゲート絶縁膜４４の底面の厚み４４Ｔよりも厚い。
次に、ＩＧＢＴ１０の特徴を説明する。ＩＧＢＴ１０は、突出部４６を備えていることを特徴としている。さらに、突出部４６の第１表面４６ａと第２表面４６ｂがいずれも、ドリフト領域２６に接していることを特徴としている。第１表面４６ａと第２表面４６ｂがいずれもドリフト領域２６に接しているので、第１表面４６ａと第２表面４６ｂの間には電位差が生じない。このため、突出部４６の第１表面４６ａと第２表面４６ｂには反転層が形成されない。したがって、エミッタ領域３４から供給された電子は、この突出部４６を超えてトレンチゲート４０の下方に移動することができない。この結果、トレンチゲート４０の下方に移動する電子量が減少し、その電子に引き寄せられてトレンチゲート４０の下方に移動する正孔量も減少する。
前記した課題で説明したように、トレンチゲート４０の下方に正孔が集中すると、ゲート容量が経時的に変動し、サージ電圧を引き起こす原因となってしまう。ＩＧＢＴ１０では、突出部４６が設けられていることによって、電子がトレンチゲート４０の下方に移動するのを物理的に抑制することができ、トレンチゲート４０の下方に正孔が集中するのを抑制することができる。この結果、ゲート容量が経時的に変動することが抑制され、高耐量なＩＧＢＴ１０を得るこができる。
また、ＩＧＢＴ１０は、次の特徴も有する。前記したように、ＩＧＢＴ１０のボディ領域２８は、イオン注入技術を利用して形成される。図５に示すように、ボディ領域２８を熱拡散したときに、ボディ領域２８がトレンチゲート４０を超えて深い位置まで拡散してしまうことがある。この場合、図５に示すように、突出部４６は、ボディ領域２８がトレンチゲート４０の下方にまで拡散することを防止することができる。このため、ボディ領域２８がトレンチゲート４０を超えて深い位置まで拡散したとしても、隣接する突出部４６の間のトレンチゲート４０の下方には、ドリフト領域２６が存在している。これにより、ボディ領域２８がトレンチゲート４０を超えて深い位置まで拡散したとしても、ボディ領域２８とドリフト領域２６が突出部４６を挟んで存在することになる。この場合、ＩＧＢＴ１０がオンしているときに、ドリフト領域２６とボディ領域２８の間に電位差が生じるので、突出部４６の第２表面４６ｂの一部４６ｃには第２の反転層が形成される。このため、エミッタ領域３４から供給された電子は、その第２の反転層を通過してドリフト領域２６まで移動することができる。したがって、ＩＧＢＴ１０では、イオン注入技術を利用してボディ領域２８を形成したときに、ボディ領域２８がトレンチゲート４０を超えて深い位置まで拡散したとしても、オンとオフを切換えることに支障がない。ＩＧＢＴ１０は、イオン注入に係る製造公差を緩和する形態を備えていると評価することができる。ＩＧＢＴ１０は、製造し易い特徴を有する。
なお、前記したように、突出部４６の一部はドリフト領域２６内に存在しているので、その部分には第２の反転層が形成されない。このため、電子が突出部４６を超えてトレンチゲート４０の下方にまで移動することはない。即ち、ＩＧＢＴ１０の突出部４６は、電子がトレンチゲート４０の下方に移動するのを物理的に抑制する効果に加えて、ＩＧＢＴ１０の製造を容易にするという効果をも有する。
以下、ＩＧＢＴ１０の複数の変形例を説明する。
図６に示す変形例のＩＧＢＴ１０は、ドリフト領域２６とボディ領域２８の間にｎ型の正孔蓄積層２７が設けられていることを特徴としている。正孔蓄積層２７は、正孔に対してエネルギー障壁を形成し、ドリフト領域２６からボディ領域２８への正孔の移動を妨げる。これにより、ドリフト領域２６内の正孔濃度を高くすることができる。このため、ドリフト領域２６の抵抗値が低下し、オン電圧を低くすることができる。
図７に示す変形例のＩＧＢＴ１０は、ボディ領域２８内にｎ型の正孔蓄積層２９が設けられていることを特徴としている。正孔蓄積層２９は、正孔に対するエネルギー障壁を形成し、ボディ領域２８内の正孔濃度を高くすることができる。このため、ボディ領域２８の抵抗値が低下し、オン電圧を低くすることができる。
図８に示す変形例のＩＧＢＴ１０は、隣接する突出部４６の間にｐ型のフローティング半導体領域５２が設けられていることを特徴としている。フローティング半導体領域５２は、ゲート絶縁膜４４の底面４４ｂに接している。フローティング半導体領域５２は、ボディ領域２８から電気的に絶縁されており、その電位はドリフト領域２６の電位に応じて変動する。フローティング半導体領域５２がトレンチゲート４０の下方に設けられていると、ゲート容量が小さくなり、スイッチングを高速化することができる。
なお、ｐ型のフローティング半導体領域５２に代えて、ｉ型の半導体領域を設けてもよい。
図９に示す変形例のＩＧＢＴ１０は、隣接する突出部４６の間にｐ型のフローティング半導体領域５２とｎ型のフローティング半導体領域５４とｐ型の第２フローティング半導体領域５６の積層が設けられていることを特徴としている。この作用効果も、図８に示す例と同様であり、ゲート容量が小さくなり、スイッチングを高速化することができる。
以下、突出部の形態が異なる複数の変形例を説明する。
図１０に、ＩＧＢＴ１１の要部断面図を模式的に示す。ＩＧＢＴ１１は、突出部１４６がドリフト領域２６を貫通してバッファ領域２４にまで達していることを特徴としている。ＩＧＢＴ１１によると、エミッタ領域３４から供給された電子がトレンチゲート４０の下方に移動するのを完全に防止することができる。したがって、コレクタ領域２２から供給された正孔がトレンチゲート４０の下方に集中する現象も顕著に抑制される。
なお、ＩＧＢＴ１１では、隣接する突出部１４６の間において、コレクタ領域２２を形成しない形態を採用するのが好ましい。これにより、隣接する突出部１４６の間のドリフト領域２６に正孔が供給されないので、トレンチゲート４０の下方に正孔が集中する現象をさらに抑制することができる。
図１１に、ＩＧＢＴ１２の要部断面図を模式的に示す。ＩＧＢＴ１２は、４つの突出部２４６がゲート絶縁膜４４の底面４４ｂに接して設けられている。図１２に示すように、トレンチゲート４０の底面に設ける突出部２４６の個数は特に制限されるものではない。また、この形態は、後述する第２の製造方法によって作製され得るものである。
図１２に、ＩＧＢＴ１３の要部断面図を模式的に示す。ＩＧＢＴ１３は、２つの突出部３４６がゲート絶縁膜４４の側面４４ａに接して設けられていることを特徴としている。この例でも、突出部３４６の第１表面３４６ａと第２表面３４６ｂのいずれもが、エミッタ領域３４とトレンチゲート４０の下方の間に設けられている。さらに、突出部３４６の第１表面３４６ａと第２表面３４６ｂのいずれもが、ドリフト領域２６に接している。したがって、エミッタ領域３４から供給された電子は、この突出部３４６を超えてトレンチゲート４０の下方にまで移動することが物理的に抑制されている。
図１３に、ＩＧＢＴ１４の要部断面図を模式的に示す。ＩＧＢＴ１４では、突出部４４６の一端が、ボディ領域２８内のゲート絶縁膜４４の側面４４ａに接して設けられていることを特徴としている。さらに、突出部４４６は、その先端がドリフト領域２６内に侵入していることを特徴としている。この例でも、突出部４４６の第１表面４４６ａと第２表面４４６ｂのいずれもが、エミッタ領域３４とトレンチゲート４０の下方の間に設けられている。さらに、突出部４４６の第１表面４４６ａと第２表面４４６ｂの一部が、ドリフト領域２６に接している。したがって、エミッタ領域３４から供給された電子は、この突出部４４６を超えてトレンチゲート４０の下方にまで移動することが物理的に抑制されている。
また、突出部４４６の第２表面４４６ｂの一部４４６ｃは、ドリフト領域２６に対向している。したがって、ＩＧＢＴ１４がオンしているときに、ドリフト領域２６とボディ領域２８の間に電位差が生じるので、突出部４４６の第２表面４４６ｂの一部４４６ｃには第２の反転層が形成される。このため、エミッタ領域３４から供給された電子は、その第２の反転層を通過してドリフト領域２６まで移動することができる。
以下、上記したＩＧＢＴのトレンチゲートを製造するいくつかの方法を説明する。以下に説明する製造方法は、本明細書で初めて開示された新規なトレンチゲートの製造方法に好適に用いられる工程のみを説明する。ＩＧＢＴを製造するために要する他の工程は、従来既知の技術を利用することができる。
（トレンチゲートの第１製造方法）
以下、図１４〜１８を参照して、上記したトレンチゲート４０の第１の製造方法を説明する。
まず、図１４に示すように、ｎ−型の半導体基板２６（後に、ドリフト領域２６になる）を準備する。
次に、図１５に示すように、半導体基板２６の表面にマスク６２をパターニングする。マスク６２の材料にはＣＶＤ酸化膜が用いられる。マスク６２の開口は、半導体基板２６のトレンチ形成領域４０Ａの周縁に沿った位置の少なくとも一部に形成される。好ましくは、マスク６２の開口は、半導体基板２６のトレンチ形成領域４０Ａの周縁に沿って一巡して形成される。次に、ドライエッチング技術を利用して、マスク６２の開口から露出する半導体基板２６の表面をエッチングし、半導体基板２６内に伸びる第１トレンチ７１を形成する。このドライエッチングは、エッチングガスにＨＢｒガスが用いられる。第１トレンチ７１を形成した後に、マスク６２は除去される。
次に、図１６に示すように、熱酸化技術を利用して、第１トレンチ７１を熱酸化膜６３で充填する。
次に、図１７に示すように、熱酸化膜６３の表面にマスク６４をパターニングする。マスク６４の開口は、トレンチ形成領域４０Ａのうちの第１トレンチ７１が形成されていない位置に対応して形成される。次に、ドライエッチング技術を利用して、マスク６４の開口から露出する熱酸化膜６３とその熱酸化膜６３の下方の半導体基板２６をエッチングし、半導体基板２６内に伸びる第２トレンチ７２を形成する。このドライエッチングは、エッチングガスにＣＦ４、ＨＢｒガスが用いられる。第２トレンチ７２の深さは、第１トレンチ７１の深さよりも浅い。
次に、熱酸化膜６３とマスク６４を除去すると、図１８に示すトレンチ７３が形成される。上記製造方法によると、第１トレンチ７１が第２トレンチ７２よりも深く形成される。このため、第２トレンチ７２から突出する第１トレンチ７１によって、トレンチ７３の底面の周縁部に突出トレンチ７３ａが形成される。この後に、熱酸化技術を利用して、突出トレンチ７３ａに熱酸化膜を充填すると、本明細書で開示される突出部が得られる。さらに、既知の熱酸化技術及びＣＶＤ（Chemical Vapor Deposition）技術を利用して、ゲート絶縁膜とゲート電極を形成し、トレンチゲートを完成させることができる。
（トレンチゲートの第２の製造方法）
以下、図１９〜２２を参照して、トレンチゲート４０の第２の製造方法を説明する。
まず、図１９に示すように、半導体基板２６の表面にマスク６５をパターニングする。マスク６５の材料にはＣＶＤ酸化膜が用いられる。マスク６５の開口は、半導体基板２６のトレンチ形成領域４０Ａに複数個が設けられるように形成される。
次に、図２０に示すように、ドライエッチング技術を利用して、マスク６５の開口から露出する半導体基板２６の表面から半導体基板２６内に伸びる複数のトレンチ７４を形成する。このドライエッチングは、エッチングガスにＨＢｒガスが用いられる。このため、複数のトレンチ７４の側面は、（１００）面である。
次に、図２１に示すように、複数のトレンチ７４内にエッチング液を供給し、トレンチ７４の底面から下方に向けて突出する突出トレンチ７５ａを形成する。エッチング液には、ＫＯＨ水溶液が用いられる。したがたって、突出トレンチ７５ａの側面は、（１１１）面である。このウェットエッチングでは、トレンチ７４とトレンチ７４の間の壁も同時に除去され、１つのトレンチ７５が形成される。
次に、図２２に示すように、熱酸化技術を利用して、トレンチ７５の内壁に熱酸化膜４４（後にゲート絶縁膜４４になる）を形成する。この熱酸化では、トレンチ７５の底面の突出トレンチ７５ａがほぼ熱酸化膜４４で充填される。これらの工程を得て、本明細書で開示される突出部が得られる。
（トレンチゲートの第３の製造方法）
以下、図２３〜２６を参照して、トレンチゲート４０の第３の製造方法を説明する。
まず、図２３に示すように、半導体基板２６の表面にマスク６６をパターニングする。マスク６６の開口は、半導体基板２６のトレンチ形成領域４０Ａに対応して形成される。次に、ドライエッチング技術を利用して、マスク６６の開口から露出する半導体基板２６の表面をエッチングし、トレンチ７６を形成する。このドライエッチングは、エッチングガスにＨＢｒガスが用いられる。このドライエッチングでは、ドライエッチングによって生成される半導体基板２６とエッチングガス（ＨＢｒ）が結合した揮発性物質（SiBr4）がトレンチ７６の底面に堆積しない条件で行われる。なお、図示８２に示すように、揮発性物質（SiBr4）の一部は、トレンチ７６の側面に堆積することがある。
次に、ドライエッチングの条件を変更する。このドライエッチングでは、ドライエッチングによって生成される半導体基板２６とエッチングガス（ＨＢｒ）が結合した揮発性物質（SiBr4）がトレンチ７６の底面に堆積する条件で行われる。具体的には、エッチングレートが遅くなる条件で実施するのが良い。例えば、通常のエッチングレート（４０００Å／min）の約１／２の速度で実施するのが良い。図２５に示すように、トレンチ７５の底面に揮発性物質（SiBr4）が堆積すると、トレンチ７６の底面の中心側に多く堆積する（図示８４参照）。このため、この条件でドライエッチングを実施し続けると、トレンチ７６の底面において、周縁側のエッチングが中心側のエッチングよりも早く進行する。この結果、トレンチ７６の底面の周縁側に突出トレンチ７６ａが形成される。
次に、図２６に示すように、堆積した揮発性物質（SiBr4）を除去すると、底面の周縁に突出トレンチ７６ａを有するトレンチ７６が得られる。この後に、熱酸化技術を利用して、突出トレンチ７６ａに熱酸化膜を充填することによって、本明細書で開示される突出部が得られる。
（トレンチゲートの第４の製造方法）
以下、図２７〜２９を参照して、トレンチゲート４０の第４の製造方法を説明する。
まず、図２７に示すように、半導体基板２６の表面にマスク６７をパターニングする。マスク６７の材料には、ＣＶＤ酸化膜が用いられる。マスク６７の開口は、半導体基板２６のトレンチ形成領域４０Ａに対応して形成される。さらに、図２７に示すように、マスク６７の一部６７ａ（以下、犠牲マスクという）が、半導体基板２６のトレンチ形成領域４０Ａの表面にも形成される。犠牲マスク６７ａの幅６７Ｗは、極めて小さい。なお、この例では、犠牲マスク６７ａがマスク６７の一部として形成されている。この例に代えて、犠牲マスク６７ａをマスク６７とは異なる材料で形成してもよい。
次に、図２８に示すように、ドライエッチング技術を利用して、マスク６７の開口から露出する半導体基板２６の表面をエッチングし、初期トレンチ７７ｅを形成する。このドライエッチングは、エッチングガスにＨＢｒガスが用いられる。犠牲マスク６７ａのエッチングレートは遅いものの、ドライエッチングによって犠牲マスク６７ａも少しずつエッチングされる。犠牲マスク６７ａのエッチング選択比にもよるが、犠牲マスク６７ａの幅６７Ｗは、初期トレンチ７７ｅが最終的なトレンチの深さに達するよりも先に消失するように調整されている。具体的には、初期トレンチ７７ｅが最終的なトレンチの深さに達するまでの犠牲マスク６７ａの膜減り量を「Ｘ」とすると、犠牲マスク６７ａの幅６７Ｗは、「２Ｘ」よりも小さく調整されている。ここで、膜減り量「Ｘ」は、犠牲マスク６７ａの一方の側面から削れる長さである。したがって、犠牲マスク６７ａの幅６７Ｗが「２Ｘ」よりも小さく調整されていると、初期トレンチ７７ｅが最終的なトレンチの深さに達するまでに犠牲マスク６７ａが消失する。犠牲マスク６７ａをトレンチ形成領域４０Ａの表面に形成することによって、トレンチ形成領域４０Ａにおけるエッチングの進行度に差を設けることができる。
ドライエッチングは、犠牲マスク６７ａが消失した後も続けられる。これにより、図２９に示すように、初期トレンチ７７ｅと初期トレンチ７７ｅの間の壁もエッチングされ、底面に突出トレンチ７７ａを有するトレンチ７７が形成される。この後に、熱酸化技術を利用して、突出部トレンチ７７ａに熱酸化膜を充填することによって、本明細書で開示される突出部が得られる。
（トレンチゲートの第４の製造方法の変形例）
図３０に示すように、半導体基板２６のトレンチゲート形成領域４０Ａの表面に複数の犠牲マスク６８ａを形成してもよい。この場合も、図３１に示すように、犠牲マスク６８ａの幅６８Ｗが極めて小さいので、ドライエッチングを実施すると、初期トレンチ７８ｅ，７９ｅがある程度の深さに達したときに犠牲マスク６８ａが消失する。犠牲マスク６８ａが消失した後もドライエッチングを継続すると、図３２に示すように、底面に突出トレンチ７８ａを有するトレンチ７８が形成される。この後に、熱酸化技術を利用して、突出部トレンチ７８ａに熱酸化膜を充填することによって、本明細書で開示される突出部が得られる。
このように、複数の犠牲マスク６８ａを分散して配置することによって、幅広なトレンチ７８を形成することができる。
また、この例では、犠牲マスク６８ａと犠牲マスク６８ａの間の距離が狭いので、その間に形成される初期トレンチ７９ｅの深さが浅い。このため、その後のドライエッチングによって、初期トレンチ７９ｅの形態が最終的なトレンチ７８において消失している。しかし、犠牲マスク６８ａと犠牲マスク６８ａの間の距離を長くすると、初期トレンチ７９ｅも深く形成され、初期トレンチ７９ｅの形態が最終的なトレンチ７８の底面に現れる。この場合、最終的なトレンチ７８の底面に３つ以上の突出トレンチが形成される。このような形態が必要とされる場合には、犠牲マスク６８ａのパターニングを工夫することによって対応することが可能である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
ＩＧＢＴ１０の要部断面図を模式的に示す（図４のI-I線に対応した断面図）。 ＩＧＢＴ１０の要部断面図を模式的に示す（図４のII-II線に対応した断面図）。 ＩＧＢＴ１０の要部断面図を模式的に示す（図４のIII-III線に対応した断面図）。 ＩＧＢＴ１０の要部上面図を模式的に示す。 ＩＧＢＴ１０の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１０の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１０の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１０の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１０の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１１の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１２の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１３の変形例の要部断面図を模式的に示す。 ＩＧＢＴ１４の変形例の要部断面図を模式的に示す。 トレンチゲートの第１の製造方法の工程を示す（１）。 トレンチゲートの第１の製造方法の工程を示す（２）。 トレンチゲートの第１の製造方法の工程を示す（３）。 トレンチゲートの第１の製造方法の工程を示す（４）。 トレンチゲートの第１の製造方法の工程を示す（５）。 トレンチゲートの第２の製造方法の工程を示す（１）。 トレンチゲートの第２の製造方法の工程を示す（２）。 トレンチゲートの第２の製造方法の工程を示す（３）。 トレンチゲートの第２の製造方法の工程を示す（４）。 トレンチゲートの第３の製造方法の工程を示す（１）。 トレンチゲートの第３の製造方法の工程を示す（２）。 トレンチゲートの第３の製造方法の工程を示す（３）。 トレンチゲートの第３の製造方法の工程を示す（４）。 トレンチゲートの第４の製造方法の工程を示す（１）。 トレンチゲートの第４の製造方法の工程を示す（２）。 トレンチゲートの第４の製造方法の工程を示す（３）。 トレンチゲートの第４の製造方法の変形例の工程を示す（１）。 トレンチゲートの第４の製造方法の変形例の工程を示す（２）。 トレンチゲートの第４の製造方法の変形例の工程を示す（３）。 従来のＩＧＢＴ１００の要部断面図を模式的に示す。
符号の説明
２２：コレクタ領域
２４：バッファ領域
２６：ドリフト領域
２８：ボディ領域
３２：ボディコンタクト領域
３４：エミッタ領域
４０：トレンチゲート
４２：ゲート電極
４４：ゲート絶縁膜
４６：突出部
４６ａ：第１表面
４６ｂ：第２表面

Claims (12)

  1. 第１導電型の表面部半導体領域と、
    第１導電型の深部半導体領域と、
    表面部半導体領域と深部半導体領域を隔てている第２導電型の中間部半導体領域と、
    表面部半導体領域から深部半導体領域に向けて中間部半導体領域内を伸びており、ゲート絶縁膜とそのゲート絶縁膜で被覆されているゲート電極を有しているトレンチゲートと、
    一端がトレンチゲートの表面に接しているとともに、少なくとも一部が深部半導体領域内に突出している絶縁体の突出部と、を備えている半導体装置。
  2. 前記トレンチゲートのゲート絶縁膜は、表面部半導体領域から深部半導体領域に向けて延びているとともに相互に対向している一対の側面と、一方の前記側面から他方の前記側面まで延びている底面を有しており、
    前記突出部は、前記ゲート絶縁膜の底面に接していることを特徴とする請求項１に記載の半導体装置。
  3. 複数の突出部が前記ゲート絶縁膜の底面に接していることを特徴とする請求項２に記載の半導体装置。
  4. 前記ゲート絶縁膜の底面に接している突出部と突出部の間に第２導電型の半導体領域が設けられており、その半導体領域がフローティングであることを特徴とする請求項３に記載の半導体装置。
  5. トレンチゲートを製造する方法であって、
    半導体基板のトレンチゲート形成領域の表面の一部からドライエッチングによって第１の深さを有する第１トレンチを形成する第１工程と、
    前記半導体基板の前記トレンチゲート形成領域の表面の残部からドライエッチングによって第２の深さを有する第２トレンチを形成する第２工程と、を備えており、
    前記第１の深さは前記第２の深さよりも深いことを特徴とするトレンチゲートの製造方法。
  6. 前記第１工程では、前記トレンチゲート形成領域の周縁に沿った位置の少なくとも一部に前記第１トレンチを形成することを特徴とする請求項５のトレンチゲートの製造方法。
  7. トレンチゲートを製造する方法であって、
    半導体基板のトレンチゲート形成領域の表面の一部からドライエッチングによって複数のトレンチを形成する第１工程と、
    前記複数のトレンチ内にエッチング液を供給し、トレンチの底面から下方に向けて突出する突出トレンチをウェットエッチングによって形成する第２工程と、を備えており、
    前記第１工程で形成されるトレンチの側面は第１面方位を有しており、
    前記第２工程で形成される突出トレンチの側面は第２面方位を有しており、
    第１側面と第２側面は、非平行であることを特徴としているトレンチゲートの製造方法。
  8. 前記半導体基板はシリコン基板であり、
    前記第１面方位は（１００）面であり、
    前記第２面方位は（１１１）面であることを特徴とする請求項７に記載のトレンチゲートの製造方法。
  9. トレンチゲートを製造する方法であって、
    半導体基板のトレンチゲート形成領域の表面からドライエッチングによってトレンチを形成する第１工程と、
    ドライエッチングによって生成される前記半導体基板とエッチングガスが結合した揮発性物質が前記トレンチの底面に堆積する条件のドライエッチングによって、前記トレンチを更に深く形成する第２工程と、を備えていることを特徴とするトレンチゲートの製造方法。
  10. トレンチゲートを製造する方法であって、
    半導体基板のトレンチゲート形成領域の表面の一部にマスクを形成する第１工程と、
    半導体基板のトレンチゲート形成領域の表面からドライエッチングによってトレンチを形成する第２工程と、を備えており、
    前記第２工程では、トレンチゲート形成領域の表面のマスクが消失した後もドライエッチングを継続することを特徴とするトレンチゲートの製造方法。
  11. 前記第１工程では、トレンチゲート形成領域の表面に複数のマスクを分散して形成することを特徴とする請求項１０に記載のトレンチゲートの製造方法。
  12. 請求項５〜１１のいずれか一項に記載のトレンチゲートの製造方法を備えた半導体装置の製造方法。

JP2008156240A 2007-12-10 2008-06-16 半導体装置とその製造方法、並びにトレンチゲートの製造方法 Pending JP2009164558A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008156240A JP2009164558A (ja) 2007-12-10 2008-06-16 半導体装置とその製造方法、並びにトレンチゲートの製造方法
CN200880120102XA CN101897027B (zh) 2007-12-10 2008-12-02 半导体装置及其制造方法和沟槽栅的制造方法
US12/743,525 US20100276729A1 (en) 2007-12-10 2008-12-02 Semiconductor device, manufacturing method thereof, and manufacturing method of trench gate
EP08859002A EP2234163A4 (en) 2007-12-10 2008-12-02 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE DEVICE, AND METHOD FOR MANUFACTURING THE TRENCH GRID
PCT/JP2008/071858 WO2009075200A1 (ja) 2007-12-10 2008-12-02 半導体装置とその製造方法、並びにトレンチゲートの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007317913 2007-12-10
JP2008156240A JP2009164558A (ja) 2007-12-10 2008-06-16 半導体装置とその製造方法、並びにトレンチゲートの製造方法

Publications (2)

Publication Number Publication Date
JP2009164558A true JP2009164558A (ja) 2009-07-23
JP2009164558A5 JP2009164558A5 (ja) 2010-07-22

Family

ID=40755443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008156240A Pending JP2009164558A (ja) 2007-12-10 2008-06-16 半導体装置とその製造方法、並びにトレンチゲートの製造方法

Country Status (5)

Country Link
US (1) US20100276729A1 (ja)
EP (1) EP2234163A4 (ja)
JP (1) JP2009164558A (ja)
CN (1) CN101897027B (ja)
WO (1) WO2009075200A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236088A (ja) * 2013-05-31 2014-12-15 豊田合成株式会社 半導体素装置および半導体装置の製造方法
JP2019071314A (ja) * 2017-10-05 2019-05-09 国立研究開発法人産業技術総合研究所 半導体装置
US10493057B2 (en) 2015-09-23 2019-12-03 Instituto Tecnologico Y De Estudios Superiores De Monterrey Acetogenin molecules having antiplatelet and/or antithrombic activities, and methods and compositions thereof
US10575521B2 (en) 2010-08-09 2020-03-03 Instituto Technologico Y De Estudios Superiores De Monterrey Antimicrobial, antibacterial and spore germination inhibiting activity from an avocado extract enriched in bioactive compounds
JP2020088343A (ja) * 2018-11-30 2020-06-04 株式会社豊田中央研究所 半導体装置
US10932484B2 (en) 2016-10-19 2021-03-02 Instituto Tecnologico Y De Estudios Superiores De Monterrey Inhibitory activity of acetogenins against Listeria monocytogenes
JP7471267B2 (ja) 2021-10-14 2024-04-19 富士電機株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5472309B2 (ja) * 2009-10-01 2014-04-16 トヨタ自動車株式会社 半導体装置
US8866222B2 (en) 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8901642B2 (en) * 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
CN103390650B (zh) * 2012-05-04 2017-08-08 朱江 一种具有无源金属肖特基半导体装置及其制备方法
JP5747891B2 (ja) * 2012-10-09 2015-07-15 トヨタ自動車株式会社 半導体装置
DE102013207829A1 (de) * 2012-12-27 2014-07-03 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Chip-Antenne, Elektronisches Bauelement und Herstellungsverfahren dafür
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
JP5807653B2 (ja) * 2013-03-26 2015-11-10 トヨタ自動車株式会社 半導体装置の製造方法
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
JP6453634B2 (ja) * 2014-12-10 2019-01-16 トヨタ自動車株式会社 半導体装置
JP2016213374A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 半導体装置
DE102019216145A1 (de) * 2019-10-21 2021-04-22 Robert Bosch Gmbh Verfahren zum herstellen einer halbleitervorrichtung
CN111261713B (zh) * 2020-03-25 2022-09-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
JP2007207935A (ja) * 2006-01-31 2007-08-16 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2007317779A (ja) * 2006-05-24 2007-12-06 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129259A (ja) * 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
EP1525621B1 (en) * 2002-05-31 2011-10-12 Nxp B.V. Method of operating a trench gate semiconductor device
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
JP2005276931A (ja) * 2004-03-23 2005-10-06 Toshiba Corp 半導体装置およびその製造方法
JP4491307B2 (ja) * 2004-09-21 2010-06-30 トヨタ自動車株式会社 半導体装置およびその製造方法
JP4059510B2 (ja) * 2004-10-22 2008-03-12 株式会社東芝 半導体装置及びその製造方法
JP2006332591A (ja) * 2005-04-28 2006-12-07 Denso Corp 半導体装置
CN101288179B (zh) * 2005-07-27 2010-05-26 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP2004153112A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
JP2007207935A (ja) * 2006-01-31 2007-08-16 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2007317779A (ja) * 2006-05-24 2007-12-06 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10575521B2 (en) 2010-08-09 2020-03-03 Instituto Technologico Y De Estudios Superiores De Monterrey Antimicrobial, antibacterial and spore germination inhibiting activity from an avocado extract enriched in bioactive compounds
US10582707B2 (en) 2010-08-09 2020-03-10 Instituto Tecnologico Y De Estudios Superiores De Monterrey Antimicrobial antibacterial and spore germination inhibiting activity from an avocado extract enriched in bioactive compounds
JP2014236088A (ja) * 2013-05-31 2014-12-15 豊田合成株式会社 半導体素装置および半導体装置の製造方法
US10493057B2 (en) 2015-09-23 2019-12-03 Instituto Tecnologico Y De Estudios Superiores De Monterrey Acetogenin molecules having antiplatelet and/or antithrombic activities, and methods and compositions thereof
US10932484B2 (en) 2016-10-19 2021-03-02 Instituto Tecnologico Y De Estudios Superiores De Monterrey Inhibitory activity of acetogenins against Listeria monocytogenes
JP2019071314A (ja) * 2017-10-05 2019-05-09 国立研究開発法人産業技術総合研究所 半導体装置
JP2022002345A (ja) * 2017-10-05 2022-01-06 富士電機株式会社 半導体装置
JP7059556B2 (ja) 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
JP2020088343A (ja) * 2018-11-30 2020-06-04 株式会社豊田中央研究所 半導体装置
JP7204454B2 (ja) 2018-11-30 2023-01-16 株式会社豊田中央研究所 半導体装置
JP7471267B2 (ja) 2021-10-14 2024-04-19 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN101897027B (zh) 2012-02-29
EP2234163A1 (en) 2010-09-29
CN101897027A (zh) 2010-11-24
WO2009075200A1 (ja) 2009-06-18
EP2234163A4 (en) 2012-07-04
US20100276729A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP2009164558A (ja) 半導体装置とその製造方法、並びにトレンチゲートの製造方法
JP6406361B2 (ja) 半導体装置及びその製造方法
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6728953B2 (ja) 半導体装置及びその製造方法
JP5644793B2 (ja) 半導体装置
JP5102411B2 (ja) 半導体装置およびその製造方法
JP2008034794A (ja) 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
JP2008117881A (ja) 半導体装置及びその製造方法
JP2019165206A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP6319508B2 (ja) 半導体装置及び半導体装置の製造方法
JP6616878B2 (ja) 半導体装置
JP6563639B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
US9954068B2 (en) Method of forming a transistor, method of patterning a substrate, and transistor
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP2010109031A (ja) 半導体装置及びその製造方法
JP2005150352A (ja) 炭化珪素半導体装置およびその製造方法
CN113809145B (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
JP2009212529A (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP4491307B2 (ja) 半導体装置およびその製造方法
JP3975992B2 (ja) 半導体装置及びその製造方法
JP2019096732A (ja) 半導体装置
JP5394647B2 (ja) 半導体装置
JP2021012940A (ja) 半導体装置の製造方法
JP6539026B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918