JP5807653B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5807653B2
JP5807653B2 JP2013063793A JP2013063793A JP5807653B2 JP 5807653 B2 JP5807653 B2 JP 5807653B2 JP 2013063793 A JP2013063793 A JP 2013063793A JP 2013063793 A JP2013063793 A JP 2013063793A JP 5807653 B2 JP5807653 B2 JP 5807653B2
Authority
JP
Japan
Prior art keywords
layer
trench
conductivity type
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013063793A
Other languages
English (en)
Other versions
JP2014192200A (ja
Inventor
淳士 小野木
淳士 小野木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013063793A priority Critical patent/JP5807653B2/ja
Priority to US14/201,096 priority patent/US9178033B2/en
Publication of JP2014192200A publication Critical patent/JP2014192200A/ja
Application granted granted Critical
Publication of JP5807653B2 publication Critical patent/JP5807653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本明細書に記載の技術は、半導体装置の製造方法に関する。
特許文献１に、炭化ケイ素を材料とする半導体基板を用いて、トレンチの底部の周辺にフローティングｐ層を備えたＭＯＳＦＥＴを製造する方法が開示されている。炭化ケイ素を材料とする半導体基板を用いる場合、シリコンを材料とする半導体基板を用いる場合と比較して、半導体基板内で不純物が拡散し難い。特に、半導体基板の不純物イオンの注入方向に垂直な方向において不純物が拡散し難く、トレンチの底部に不純物イオンを注入してフローティング層を形成する場合に、注入した不純物イオンは半導体基板の平面方向に拡散し難い。その結果、フローティング層のトレンチゲートの短手方向（トレンチゲートの長手方向に垂直な方向）の幅が不十分となると、半導体装置の耐圧が低下する。特許文献１の製造方法では、フローティングｐ層を形成する工程において、半導体基板のより深い位置に比較的拡散し易いボロンイオンを注入し、より浅い位置に比較的拡散し難いアルミニウムイオンを注入する。これによって、フローティングｐ層の水平方向の幅を、半導体基板の深い位置において広く、浅い位置において狭くしている。
特開２００２−３５９３７８号公報
特許文献１の技術では、ボロンイオンを注入することで、不純物イオンの注入方向に垂直な方向以外の方向にもフローティングｐ層が広がる。本願明細書は、不純物イオンの注入方向に垂直な方向に特に不純物を拡散させることが可能な技術を提供する。
本明細書は、第１導電型のドレイン層と、ドレイン層の表面に接する第１導電型のドリフト層と、ドリフト層の表面に接する第２導電型のボディ層と、ボディ層の表面の一部に設けられた第１導電型のソース層と、ドリフト層に周囲を囲まれている第２導電型のフローティング層と、を備え、炭化ケイ素を材料とする半導体基板と、トレンチの内壁に形成されたゲート絶縁膜と、ゲート絶縁膜の内側に配置されたゲート電極とを備え、底部がフローティング層に接するトレンチゲートと、を備えた半導体装置の製造方法を提供する。この製造方法は、半導体ウェハに、その長手方向に垂直な短手方向の端部がその中央部よりも深い底部を有するトレンチを形成する第１工程と、第１工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入する第２工程と、第２工程の後で、トレンチの短手方向の中央部を深くする第３工程と、を含む。
上記の製造方法によれば、第１工程によって形成される、その短手方向の端部がその中央部よりも深い底部を有するトレンチの底部に、第２導電型の不純物イオンを注入する。注入された不純物イオンは、短手方向の端部を中心に広がるため、不純物イオンの注入方向に垂直な方向に特に広く拡散する。このため、フローティング層のトレンチゲートの短手方向の幅を十分に広くすることができ、耐圧が確保された半導体装置を製造することができる。
上記の製造方法は、第３工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入する第４工程をさらに含んでいてもよい。
実施例に係る製造方法によって製造される半導体装置の縦断面図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。
図１に示すように、実施例１に係る製造方法によって製造される半導体装置１０は、炭化ケイ素を材料とする半導体基板１００と、トレンチゲート１２０と、絶縁膜１３５と、半導体基板１００の裏面に接する裏面電極１３１と、半導体基板１００の表面に接する表面電極１３２とを備えている。図１は、半導体装置１０の素子領域に形成された縦型のＭＯＳＦＥＴの一部を図示している。トレンチゲート１２０の長手方向はｙ方向である。図１には１つのトレンチゲート１２０の断面が図示されているのみであるが、半導体装置１０は、その短手方向（ｘ方向）に間隔を空けて配置されている複数のトレンチゲート１２０を備えている。
半導体基板１００は、ｎ＋型のドレイン層１０１と、ドレイン層１０１の表面に接するｎ型のドリフト層１０２と、ドリフト層１０２の表面に接するｐ型のボディ層１０３と、ボディ層１０３の表面の一部に設けられたｎ＋型のソース層１０４と、ドリフト層１０２内に形成され、ドリフト層１０２に周囲を囲まれているｐ型のフローティング層１０５と、を備えている。トレンチゲート１２０は、半導体基板１００の表面からｚ軸の負方向に伸びている。トレンチゲート１２０は、ボディ層１０３を貫通して、ドリフト層１０２に達する深さまで形成されている。トレンチゲート１２０は、トレンチ１２１の内壁に形成されたゲート絶縁膜１２２と、ゲート絶縁膜１２２の内側に配置されたゲート電極１２３とを備えている。トレンチゲート１２０の底部は、フローティング層１０５に接している。フローティング層１０５は、トレンチゲート１２０の底部を中心にドリフト層１０２内で広がっている。ドレイン層１０１は、半導体基板１００の裏面に形成されており、裏面電極１３１に接している。ボディ層１０３の一部と、ソース層１０４とは、半導体基板１００の表面に露出しており、表面電極１３２に接している。ゲート電極１２４の表面は、絶縁膜１３５によって覆われており、ゲート電極１２４と表面電極１３２とは、絶縁膜１３５によって絶縁されている。
図２〜８を用いて、実施例１に係る半導体装置１０の製造方法を説明する。この製造方法は、半導体ウェハに、その短手方向の端部が中央部よりも深い底部を有するトレンチを形成する第１工程と、第１工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入する第２工程と、第２工程の後で、トレンチの短手方向の中央部を深くする第３工程と、第３工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入する第４工程と、を含む。なお、第４工程は、必ずしも必要な工程ではないが、第４工程を行うと、高耐圧の半導体装置をより安定して製造することができる。
まず、図２に示すように、ｎ層９０２と、ｎ層９０２の表面に積層されたｐ層９０３とを含み、炭化ケイ素を材料とする半導体ウェハ９００を準備する。ｎ層９０２は、図１に示すドリフト層１０２となる層であり、ｐ層９０３は、ボディ層１０３となる層である。半導体ウェハ９００の表面に、シリコン酸化膜を材料とするマスク９９１を形成する。なお、マスク９９１は、図１に示すトレンチ１２１を形成する部分に開口部を有している。マスク９９１は、半導体ウェハ９００の表面全体にシリコン酸化膜を形成した後で、開口部のシリコン酸化膜をドライエッチングによって除去することによって形成できる。
（第１工程）
第１工程では、半導体ウェハ９００に、その短手方向の端部が中央部よりも深い底部を有するトレンチ９７１を形成する。図２に示す半導体ウェハ９００に、ドライエッチングを行い、図３に示すように、トレンチ９７１を形成する。プロセスガスとしては塩素成分を含有するガスを好適に用いることができる。これによって、図３に示すように、トレンチ９７１を形成することができる。トレンチ９７１の底部は、短手方向（ｘ方向）に中央部９７２および端部９７４を有している。端部９７４は、中央部９７２よりも半導体ウェハ９００の深い位置（ｚ軸の負方向となる位置）まで伸びている。中央部９７２は、ほぼ平坦であり、端部９７４は、その最も深い部分から中央部９７２に向かって傾斜している。トレンチ９７１を形成する際の条件の一例を挙げると、プロセスガスとしてＣｌ２／Ｏ２／Ａｒ＝５０／５０／１００の混合ガスを用いて、ガス圧力を３０ｍＴｏｒｒ〜２００ｍＴｏｒｒとし、ＲＦ周波数を３８０ｋＨｚ〜１３．５６ＭＨｚとする条件を挙げることができる。
（第２工程）
第２工程では、フローティング層１０５を形成するために、トレンチの底部に、ｐ型の不純物イオンを注入する。まず、図４に示すように、トレンチ９７１の底部にｐ型の不純物イオンを注入する。注入した不純物イオンは、底部９７０の形状に合わせて拡散し、図５に示すように、端部９７４および中央部９７２の周りにｐ型イオンが拡散する領域９８１が形成される。トレンチ９７１の端部９７４の周りにｐ型イオンが拡散するため、領域９８１は、ｘ方向に広く拡散する。その結果、隣接するトレンチ９７１の底部に設けられる領域９８１の間隔は、従来と比較して狭くなる。
（第３工程）
第３工程では、トレンチ９７１の短手方向の中央部９７２を深くする。まず、図５に示す半導体ウェハ９００に、ドライエッチングを行う。これによって、図６に示すように、トレンチ９７１の中央部９７２を選択的にエッチングして、その底部９２２が端から中央に向かって緩やかに深くなっているトレンチ９２１を形成する。プロセスガスとしてはＳＦ６を含有するガスを好適に用いることができる。トレンチ９２１を形成する際の条件の一例を挙げると、プロセスガスとしてＳＦ６／Ｏ２＝５０／５０の混合ガスを用いて、ガス圧力を３０ｍＴｏｒｒ〜２００ｍＴｏｒｒとし、ＲＦ周波数を３８０ｋＨｚ〜１３．５６ＭＨｚとする条件を挙げることができる。
（第４工程）
第４工程では、トレンチ９２１の底部に、第２導電型の不純物イオンを注入する。次に、図７に示すように、トレンチ９２１の底部にｐ型の不純物イオンを注入する。不純物イオンは、底部９２２の形状に合わせて拡散し、図８に示すように、ｐ型イオンが拡散する領域９８５が形成される。領域９８５は、トレンチ９２１のｘ方向の端側から中央側に向けて緩やかに深くなっている。トレンチ９２１の底部９２２は、短手方向の中央位置付近において最も深くなっているため、底部９２２の短手方向の中央位置において半導体ウェハ９００のより深い位置まで伸びる。
さらに、図８に示す半導体ウェハ９００の表面および裏面にｎ型の不純物イオンを注入して、ソース層１０４およびドレイン層１０１となる領域を形成した上で、アニール処理を行う。これによって、領域９８５は、フローティング層１０５であるｐ層となり、ソース層１０４およびドレイン層１０１がそれぞれ半導体ウェハ９００に形成される。さらに、従来公知の方法を用いてゲート絶縁膜１２２、ゲート電極１２４、絶縁膜１３５、裏面電極１３１および表面電極１３２を形成することで、半導体装置１０を製造することができる。半導体装置１０は、従来の製造方法によって製造された半導体装置と比較して、フローティング層１０５のトレンチゲート１２０の短手方向（ｘ方向）の幅が十分に広い。その結果、隣接するトレンチゲート１２０の底部に設けられるフローティング層１０５のｘ方向の間隔は、従来と比較して狭くなり、ＭＯＳＦＥＴとして動作した際の耐圧に優れる。
上記のとおり、実施例１に係る製造方法によれば、第１工程によって、その短手方向の端部９７４が中央部９７２よりも深い底部９７０を有するトレンチ９７１を形成できる。フローティング層１０５を形成するための工程は、このトレンチ９７１の底部９７０に、第２導電型の不純物イオンを注入する工程を含んでいる。このため、注入された不純物イオンは、端部９７４を中心に広がり、不純物イオンの注入方向に垂直な方向に特に広く拡散する。その結果、フローティング層１０５のトレンチゲート１２０の短手方向（ｘ方向）の幅を十分に広くすることができ、高耐圧の半導体装置１０を製造することができる。また、トレンチ９７１の形状を利用してフローティング層１０５のｘ方向の幅を調整できるため、特許文献１の方法と比較して、より確実にフローティング層１０５のｘ方向の幅を十分に広くすることができる。
また、実施例１に係る製造方法によれば、第４工程において、トレンチ９２１の短手方向（ｘ方向）の中央近傍におけるフローティング層１０５の深さを確保することができる。このため、半導体装置１０の耐圧をさらに向上させることができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１００ ：半導体基板
１０１ ：ドレイン層
１０２ ：ドリフト層
１０３ ：ボディ層
１０４ ：ソース層
１０５ ：フローティング層
１２０ ：トレンチゲート
１２１，９７１，９２１ ：トレンチ
１２２ ：ゲート絶縁膜
１２３ ：ゲート電極
１３１ ：裏面電極
１３２ ：表面電極
１３５ ：絶縁膜
９００ ：半導体ウェハ
９２２，９７０ ：底部
９７２ ：中央部
９７４ ：端部

Claims (1)

  1. 第１導電型のドレイン層と、
    ドレイン層の表面に接する第１導電型のドリフト層と、
    ドリフト層の表面に接する第２導電型のボディ層と、
    ボディ層の表面の一部に設けられた第１導電型のソース層と、
    ドリフト層に周囲を囲まれている第２導電型のフローティング層と、を備え、炭化ケイ素を材料とする半導体基板と、
    トレンチの内壁に形成されたゲート絶縁膜と、ゲート絶縁膜の内側に配置されたゲート電極とを備え、底部がフローティング層に接するトレンチゲートと、
    を備えた半導体装置の製造方法であって、
    半導体ウェハに、その長手方向に垂直な短手方向の端部が中央部よりも深い底部を有するトレンチを形成する第１工程と、
    第１工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入する第２工程と、
    第２工程の後で、トレンチの短手方向の中央部を深くする第３工程と、
    第３工程の後で、トレンチの底部に、第２導電型の不純物イオンを注入し、中央部が端部よりも深い底部を有するフローティング層を形成する第４工程と、を含む、半導体装置の製造方法。
JP2013063793A 2013-03-26 2013-03-26 半導体装置の製造方法 Expired - Fee Related JP5807653B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013063793A JP5807653B2 (ja) 2013-03-26 2013-03-26 半導体装置の製造方法
US14/201,096 US9178033B2 (en) 2013-03-26 2014-03-07 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013063793A JP5807653B2 (ja) 2013-03-26 2013-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014192200A JP2014192200A (ja) 2014-10-06
JP5807653B2 true JP5807653B2 (ja) 2015-11-10

Family

ID=51621255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013063793A Expired - Fee Related JP5807653B2 (ja) 2013-03-26 2013-03-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9178033B2 (ja)
JP (1) JP5807653B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6280057B2 (ja) * 2015-01-15 2018-02-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107845581A (zh) * 2017-11-02 2018-03-27 中电科技集团重庆声光电有限公司 一种低漏源通态电阻的umos器件结构及制备方法
US11233125B2 (en) 2018-08-09 2022-01-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692063B2 (ja) 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7470953B2 (en) * 2003-10-08 2008-12-30 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5135885B2 (ja) * 2007-05-24 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2009164558A (ja) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法、並びにトレンチゲートの製造方法
JP4577355B2 (ja) * 2007-12-26 2010-11-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2011039888A1 (ja) * 2009-10-01 2011-04-07 トヨタ自動車株式会社 半導体装置
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9178033B2 (en) 2015-11-03
US20140295633A1 (en) 2014-10-02
JP2014192200A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
US10020390B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI632621B (zh) 半導體裝置及其製造方法
JP5136578B2 (ja) 半導体装置
US10431681B2 (en) Semiconductor devices and a method for forming a semiconductor device
JP5547347B1 (ja) 半導体装置
JP6231396B2 (ja) 半導体装置及び半導体装置の製造方法
JP6208612B2 (ja) 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
TWI617031B (zh) Ｆｉｎｆｅｔ結構及其製造方法
JPWO2014115280A1 (ja) 半導体装置及び半導体装置の製造方法
JP5807653B2 (ja) 半導体装置の製造方法
JP2015153781A (ja) 半導体装置及びその製造方法
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2008210994A (ja) 横型ｍｏｓｆｅｔおよびその製造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
US9099435B2 (en) Method of manufacturing semiconductor device
CN108091683B (zh) 半导体功率器件的超结结构及其制作方法
JP2017022185A (ja) 半導体装置及びその製造方法
TW201601310A (zh) 半導體裝置
JP6052394B2 (ja) 半導体装置およびその製造方法
JP2013021077A (ja) 半導体装置および半導体装置の製造方法
KR100866713B1 (ko) 반도체 소자 및 그의 형성 방법
JP2017117963A (ja) 半導体装置の製造方法
JP2015002279A (ja) 半導体装置の製造方法
JP2010093026A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R151 Written notification of patent or utility model registration

Ref document number: 5807653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees