TW201601310A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201601310A
TW201601310A TW104106721A TW104106721A TW201601310A TW 201601310 A TW201601310 A TW 201601310A TW 104106721 A TW104106721 A TW 104106721A TW 104106721 A TW104106721 A TW 104106721A TW 201601310 A TW201601310 A TW 201601310A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
semiconductor region
conductivity type
insulating
Prior art date
Application number
TW104106721A
Other languages
English (en)
Inventor
Yuuichi Oshino
Tsuneo Ogura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201601310A publication Critical patent/TW201601310A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

實施形態之半導體裝置具有第2導電型之第1半導體區域、第1導電型之第2半導體區域、第2導電型之第3半導體區域、第1導電型之第5半導體區域、閘極電極、及第2導電型之第4半導體區域。閘極電極於與自第3半導體區域朝向第2半導體區域之第3方向正交之第1方向上，介隔第1絕緣區域而與第3半導體區域相鄰之部分之長度較介隔第1絕緣區域而與第5半導體區域相鄰之部分之長度長。第4半導體區域具有較第3半導體區域中之位於第4半導體區域與第5半導體區域之間之部分之第2導電型之載子密度高的第2導電型之載子密度。第4半導體區域相對於第1絕緣區域之第1方向側之端部設置於第1方向側。

Description

半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2014-132960號(申請案：2014年6月27日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
下述實施形態大致係關於一種半導體裝置。
作為電子機器等之開關元件，例如使用絕緣閘極型雙極電晶體(Insulated Gate Bipolar Transistor，以下稱為IGBT)等半導體裝置。對於半導體裝置，期待具有可使量產性提高之構造。
本發明之實施形態提供一種可提高量產性之半導體裝置。
實施形態之半導體裝置具有第2導電型之第1半導體區域、第1導電型之第2半導體區域、第2導電型之第3半導體區域、第1導電型之第5半導體區域、閘極電極、及第2導電型之第4半導體區域。第2半導體區域係設置於第1半導體區域上。第3半導體區域係設置於第2半導體區域上。閘極電極係介隔與第5半導體區域相接之第1絕緣區域而設置於第3半導體區域內。閘極電極於與自第3半導體區域朝向第2半導體區域之第3方向正交之第1方向上，介隔第1絕緣區域而與第3半導體區域相鄰之部分之長度較介隔第1絕緣區域而與第5半導體區域相鄰之部分之長度長。第4半導體區域係選擇性地設置於第3半導體區域上。第 4半導體區域具有較第3半導體區域中之位於第4半導體區域與第5半導體區域之間之部分之第2導電型之載子密度高的第2導電型之載子密度。第4半導體區域係相對於第1絕緣區域之第1方向側之端部設置於第1方向側。
10‧‧‧半導體基板
12‧‧‧氧化矽膜
14‧‧‧光阻
16‧‧‧半導體基板
18‧‧‧氧化矽膜
20‧‧‧多晶矽膜
22‧‧‧氧化矽膜
24‧‧‧多晶矽膜
25‧‧‧半導體基板
26‧‧‧氧化矽膜
27‧‧‧光阻
28‧‧‧半導體基板
29‧‧‧氧化矽膜
30‧‧‧n基極區域(第2半導體區域)
32‧‧‧第1絕緣區域
32a‧‧‧第1端部
32b‧‧‧第2端部
32c‧‧‧部分
34‧‧‧第1閘極電極
34a‧‧‧第1部分
34b‧‧‧第2部分
36‧‧‧p基極區域(第3半導體區域)
36a‧‧‧第1區域
36b‧‧‧第2區域
36c‧‧‧第3區域(第4半導體區域)
38‧‧‧射極區域(第5半導體區域)
42‧‧‧集極區域(第1半導體區域)
48‧‧‧第2絕緣區域
48a‧‧‧部分
50‧‧‧電極
50a‧‧‧第1部分
50b‧‧‧第2部分
52‧‧‧第2絕緣區域
52a‧‧‧第1端部
52c‧‧‧第1部分
54‧‧‧第2閘極電極
54a‧‧‧第1部分
54b‧‧‧第2部分
56‧‧‧射極區域
100‧‧‧半導體裝置
圖1係第1實施形態之半導體裝置之剖視圖。
圖2係第1實施形態之半導體裝置之俯視圖。
圖3(a)~(e)係表示第1實施形態之半導體裝置之製造步驟之步驟剖視圖。
圖4(a)~(e)係表示第1實施形態之半導體裝置之製造步驟之步驟剖視圖。
圖5係第2實施形態之半導體裝置之剖視圖。
以下，一面參照圖式一面對本發明之各實施形態進行說明。
再者，圖式係模式性圖式或概念性圖式，各部分之厚度與寬度之關係、部分間之大小之比率等並不限於一定與實物相同。又，即便於表示相同部分之情形時，亦有根據圖式而不同地表示相互之尺寸或比率之情形。
再者，於本案說明書及各圖中，對與已出現之圖中所述之要素相同的要素標註相同符號並適當省略詳細說明。
(第1實施形態)
圖1係第1實施形態之半導體裝置之剖視圖。
圖2係第1實施形態之半導體裝置之俯視圖。
圖1係圖2之A-A'剖視圖。
於本實施形態中，對第1導電型為n型且第2導電型為p型之情形進行說明。但是，亦可將第1導電型設為p型，將第2導電型設為n型。
半導體裝置100例如為IGBT。如圖1所示，半導體裝置100具備半導體基板28(以下，簡稱為基板28)。基板28例如為矽基板。
基板28包含：第1導電型之n基極區域30(第2半導體區域)；第2導電型之p基極區域36(第3半導體區域)，其選擇性地設置於n基極區域30上；及第1導電型之射極區域38(第5半導體區域)，其選擇性地設置於p基極區域36上。
p基極區域36包含第1區域36a、第2區域36b、及第3區域36c(第4半導體區域)。
第1區域36a係沿下述第1絕緣區域32而存在。第1區域36a存在於n基極區域30與射極區域38之間。
第3區域36c之第2導電型之雜質濃度較第1區域36a之第2導電型之雜質濃度及第2區域36b之第2導電型之雜質濃度高。第3區域36c例如係為了有效率地排出第2導電型之載子(電洞)而設置。
第3區域36c例如藉由如下方式形成：於n基極區域30上形成第2導電型之半導體區域(p基極區域36)，進而將第2導電型之雜質離子注入至該半導體區域中之特定區域。
基板28包含設置於p基極區域36之相反側之第2導電型之集極區域42(第1半導體區域)，且n基極區域30位於p基極區域36與集極區域42之間。即，若相對於n基極區域30將配置有p基極區域36之方向設為上方，則集極區域42設置於n基極區域30下方。
於基板28之設置有射極區域38之側，設置有未圖示之射極電極並與射極區域38連接。於基板28之設置有集極區域42之側，設置有未圖示之集極電極並與集極區域42連接。
進而，基板28具有被第1絕緣區域32自半導體區域分離之閘極電極(第1閘極電極)34、及被第2絕緣區域48自半導體區域分離之電極50。閘極電極34與電極50係交替排列地設置。閘極電極34之一部分介 隔第1絕緣區域32而設置於p基極區域36內。電極50之一部分介隔第2絕緣區域48而設置於p基極區域36內。閘極電極34及電極50係以將n基極區域30之一部分、p基極區域36、及射極區域38之至少一部分夾於閘極電極34與電極50之間的方式設置。
閘極電極34及電極50可藉由如下方式形成：於基板28形成溝槽，並於溝槽介隔絕緣膜而嵌入電極材料。作為閘極電極34及電極50之材料，例如使用多晶矽。作為第1絕緣區域32及第2絕緣區域48之材料，例如使用氧化矽。
藉由對閘極電極34施加電壓，而於第1絕緣區域32附近之第1區域36a形成相對於第1導電型之載子(電子)之通道(反轉層)。電極50例如與射極電極連接。此時，例如將電極50連接於固定電位。固定電位之一例為接地電位。電極50於連接於固定電位時，可作為場板電極發揮功能。
如圖2所示，第1導電型之射極區域38以與第1絕緣區域32相接之方式設置於p基極區域36表面。第3區域36c設置於位於第1絕緣區域32與第2絕緣區域48之大致中間之p基極區域36表面。但是，第3區域36c亦可自第1絕緣區域32與第2絕緣區域48之中間位置向第2絕緣區域48側擴展地設置。
將各半導體區域之雜質濃度例示於下文。再者，各雜質濃度之值表示使第1導電型之雜質與第2導電型之雜質相互補償後的各導電型之雜質濃度。
n基極區域30之雜質濃度為5.0×1012~2.0×1014atom/cm3。
p基極區域36之第1區域36a之峰值雜質濃度為5.0×1016~5.0×1017atom/cm3。
p基極區域36之第3區域36c之峰值雜質濃度為1.0×1019atom/cm3以上。
射極區域38之峰值雜質濃度為1.0×1019atom/cm3以上。
射極區域38之雜質濃度較n基極區域30及第1區域36a之雜質濃度高。
集極區域42之雜質濃度為1.0×1016~1.0×1019atom/cm3。
集極區域42之雜質濃度較n基極區域30之雜質濃度高。
此處，將自射極區域38朝向第3區域36c之方向設為第1方向，將自第3區域36c朝向射極區域38之方向設為第2方向。於本實施形態之半導體裝置100中，將射極區域38設置於較第1絕緣區域32之位於第1方向之第1端部32a更靠第2方向側。換言之，射極區域38於俯視下設置於第1端部32a與第2端部32b之間，該第2端部32b係與半導體區域相接之第1絕緣區域32之上端中之第1方向上之端部。
射極區域38是否設置於較第1端部32a更靠第2方向側例如可利用射極區域38與p基極區域36之接合面是否設置於較第1端部32a更靠第2方向側來判斷。
第1方向例如為圖1中之X方向。但是，根據射極區域38及第3區域36c相互之位置關係，第1方向可成為與X方向相反之方向。
於本實施形態之半導體裝置100中，閘極電極34包含與n基極區域30、p基極區域36、及射極區域38相鄰之第1部分34a。於第1方向上，第1部分34a之介隔第1絕緣區域32而與p基極區域36相鄰之部分之長度較介隔第1絕緣區域32而與射極區域38相鄰之部分之長度長。即，第1部分34a具有於射極區域38之下端至p基極區域36之下端之深度中，第1方向上之長度自上部朝向下部地遞增之錐形形狀。
為了提高半導體裝置之量產性，較理想為使元件尺寸微細化而增加可由1片晶圓製作之元件之個數。另一方面，若縮小元件尺寸，則於形成第3區域36c時，第2導電型之雜質擴散至第1區域36a附近，閘極電極34之閾值發生變動。
為了避免該情況，考慮於形成第3區域36c時，將高濃度之第2導電型之雜質離子注入至與第1區域36a分離之微小區域。然而，於此情形時，有如下問題：p基極區域36之電阻未充分降低，容易產生包含n基極區域30、p基極區域36、及射極區域38之寄生電晶體之閂鎖(latch up)。
與此相對，若將射極區域38相對於第1端部32a設置於第2方向側，則自集極區域42朝向p基極區域36之電洞變得不易通過較第1端部32a更靠第2方向側。即，多數電洞通過較第1端部32a更靠第1方向側。
其結果，電洞變得不易通過射極區域38附近，因此可抑制包含n基極區域30、p基極區域36、及射極區域38之寄生電晶體之閂鎖之產生。
第3區域36c較佳為相對於第1端部32a設置於第1方向側。此時，於俯視下，第1端部32a位於射極區域38與第3區域36c之間，第2導電型之雜質濃度較第3區域36c低之第2區域32b位於與第1端部32a重疊之位置。
藉由將第3區域36c相對於第1端部32a設置於第1方向側，通過p基極區域36之電洞變得更不易通過第1區域36a。
再者，於本實施形態中，以分別設置第2區域36b及第3區域36c之方式進行說明，但亦可設置成1個第2導電型之雜質區域。於此情形時，該第2導電型之雜質區域具有第2導電型之雜質濃度隨著朝向第1方向而變小之濃度梯度。
為了進一步提高半導體區域裝置之量產性，期望將形成於基板28之雜質區域、例如p基極區域36之深度形成得較淺。若使雜質區域之深度較淺，則可縮短雜質之離子注入所需之時間、或離子注入後之熱處理時間。因處理時間變短，每單位時間之晶圓處理片數變多，生 產性提高。
然而，若使p基極區域36較淺，則n基極區域30與射極區域38之間之距離(第1區域36a之長度)變短。當n基極區域30與射極區域38之間之距離變短時，於閘極電極34之閾值以下之電壓下，於n基極區域30與射極區域38之間產生載子之移動之可能性變高。
與此相對，因閘極電極34包含第1部分34a，閘極電極34相對於基板28之深度方向斜向地橫穿p基極區域36。因此，與閘極電極34於基板28之深度方向橫穿p基極區域36之情形相比，可延長n基極區域30與射極區域38之間之距離、即通道長度。其結果，即便於p基極區域36較淺之情形時，亦可抑制載子於閘極電極34之閾值以下之電壓下的於n基極區域30與射極區域38之間的移動。
於本實施形態之半導體裝置中，閘極電極34包含位於第1部分34a下方之第2部分34b。第2部分34b沿自p基極區域36朝向n基極區域30之第3方向延伸。
第3方向例如為圖1中之Y方向。
藉由第2部分34b沿第3方向延伸，可使n基極區域30之載子儲存量增大，利用IE(Injection Enhanced，注入增強)效應使半導體區域裝置100之接通電壓減小。其結果，可抑制將元件微細化時之特性之降低。
此處，可與半導體裝置之特性提高之程度相應地使元件尺寸進一步縮小。由此，可與利用第2部分34b使接通電壓減少之量相應地進一步使元件微細化，從而提高半導體裝置之量產性。
第2部分34b延伸之第3方向較佳為與第1方向正交之方向。若第2部分34b與第1部分34a同樣地具有錐形形狀，則於使第2部分34b沿深度方向(第3方向)延伸時，難以設置與相鄰之電極50之間隔，無法使第2部分34b延伸至深處。藉由第2部分34b延伸之方向為與第1方向正 交之方向，可保持與鄰接之電極50之間隔，並且使第2部分34b延伸至更深之區域。即，可將閘極電極34設置至更深之區域。藉由將閘極電極34設置至更深之區域，可進一步提高IE效應，使半導體區域裝置100之接通電壓減小。
第1絕緣區域32可包含朝向閘極電極34內部延伸之部分32c。部分32c之至少一部分位於第1部分34a與第2部分34b之間。
電極50與閘極電極34同樣地包含第1部分50a、及第2部分50b。
第1部分50a於與p基極區域36相鄰之區域中，n基極區域30側之第1方向之長度較p基極區域36側之第1方向之長度長。即，第1部分50a具有第1方向上之長度朝向第3方向遞增之錐形形狀。
第2部分50b位於第1部分50b下方，且沿第3方向延伸。
第2絕緣區域48可包含朝向電極50內部延伸之部分48a。部分48a之一部分位於第1部分50a與第2部分50b之間。
電極50與閘極電極34同樣地包含第1部分50a及第2部分50b，且第2絕緣區域48包含部分48a，藉此可與閘極電極34及第1絕緣區域32同時地製作電極50及第2絕緣區域48。
但是，電極50亦可不包含相當於第1部分50a及第2部分50b之部分，例如亦可為僅沿第3方向均勻地延伸之電極。
其次，對第1實施形態之半導體裝置100之製造方法之一例進行說明。
圖3及圖4係表示第1實施形態之半導體裝置之製造步驟之步驟剖視圖。
於第1導電型之半導體基板10上形成氧化矽膜12(圖3(a))。
於氧化矽膜12上形成經圖案化之光阻14(圖3(b))。
以光阻14為掩膜而將氧化矽膜12圖案化。將經圖案化之氧化矽膜12用作硬質掩膜而進行各向異性蝕刻。藉由該步驟製作形成有溝槽 之半導體基板16(圖3(c))。
於半導體基板16上形成氧化矽膜18及多晶矽膜20(圖3(d))。
藉由CMP(Chemical Mechanical Polishing，化學機械研磨)及乾式蝕刻將溝槽內部以外之形成於半導體基板10上之氧化矽膜18及多晶矽膜20去除。藉由該步驟形成設置於溝槽內部之氧化矽膜22、及多晶矽膜24(圖3(e))。
使半導體層於半導體基板16上磊晶成長，而製作於內部設置有氧化矽膜22及多晶矽膜24之半導體基板25(圖4(a))。磊晶成長之材料較佳為與半導體基板16相同。磊晶成長而成之層較佳為具有與半導體基板16相同之雜質濃度。
於半導體基板25上形成氧化矽膜26、及經圖案化之光阻27(圖4(b))。
以光阻27為掩膜而將氧化矽膜26圖案化。使用經圖案化之氧化矽膜對半導體基板25進行各向異性蝕刻，製作形成有溝槽之半導體基板28(圖4(c))。此時，調整各向異性蝕刻之氣體環境、輸入之電力、處理空間之壓力、及處理時間，以具有第1方向上之長度朝向第3方向遞增之錐形形狀之方式形成溝槽。
於半導體基板28上形成氧化矽膜29。為了使此後形成之多晶矽膜與已形成之多晶矽膜24導通，藉由各向異性蝕刻去除溝槽底部之氧化矽膜29(圖4(d))。此時，位於溝槽底部之外周之氧化矽膜29亦可不被去除而保留。未去除而保留之位於溝槽底部之外周之氧化矽膜31相當於第1絕緣區域32之部分32c、及第2絕緣區域48之部分48a。
藉由在半導體基板28上形成多晶矽膜並去除多餘之部分，而形成閘極電極34及電極50(圖4(e))。
此後，藉由將雜質離子注入至半導體基板28之特定區域，而形成p基極區域36、射極區域38、及集極區域42，製作圖1所示之半導體 裝置100。n基極區域30例如為半導體基板28中之除p基極區域36、射極區域38、及集極區域42以外之區域。
(第2實施形態)
圖5係第2實施形態之半導體裝置之剖視圖。
如圖5所示，本實施形態與第1實施形態相比，不同方面在於：與第1閘極電極34相鄰地設置有第2閘極電極54，以及設置有射極區域56(第5半導體區域)。射極區域56設置於p基極區域36上之第2閘極電極54附近。
第2閘極電極54藉由第2絕緣區域52而與半導體區域分離。第2閘極電極54之一部分介隔第2絕緣區域52而設置於p基極區域36內。藉由對第2閘極電極54施加電壓，而於第2絕緣區域52附近之區域形成相對於第1導電型之載子(電子)之通道(反轉層)。
第1閘極電極34與第2閘極電極54在構成及功能方面可相同。
此處，將自射極區域38朝向第3區域36c之方向設為第1方向，將自第3區域36c朝向射極區域38之方向設為第2方向。
射極區域38設置於較第1絕緣區域32之位於第1方向之第1端部32a更靠第2方向側。
射極區域56設置於較第2絕緣區域52之位於第2方向之第1端部52a更靠第1方向側。
第1方向例如為圖5中之X方向。但是，根據射極電極38及第3區域36c相互之位置關係，第1方向可成為與X方向相反之方向。
第2閘極電極54包含第1部分54a、及位於第1部分54a下方之第2部分54b。第1部分54a以如下方式設置：於第1方向上，介隔第2絕緣區域52而與p基極區域36相鄰之部分之長度較介隔第2絕緣區域52而與射極區域38相鄰之部分之長度長。
第1部分54a具有第1方向上之長度朝向第3方向遞增之錐形形狀。 第2部分54b沿第2方向延伸。
第2方向例如為圖5中之Y方向。
第2絕緣區域52可包含朝向第2閘極電極54內部延伸之第1部分52c。第1部分52c之一部分位於第1部分54a與第2部分54b之間。
藉由將射極區域56相對於第1端部52a設置於第1方向側，自集極區域42朝向p基極區域36之電洞變得不易通過較第1端部52a更靠第1方向側。
因此，可抑制包含n基極區域30、p基極區域36、及射極區域56之寄生電晶體之閂鎖之產生。
因第2閘極電極54包含第1部分54a，閘極電極54相對於基板28之深度方向斜向地橫穿p基極區域36。因此，即便於p基極區域36較淺之情形時，亦可抑制載子於閘極電極34之閾值以下之電壓下的於n基極區域30與射極區域38之間的移動。
藉由第2部分54b沿第2方向延伸，可使n基極區域30之載子儲存量增大，使接通電壓減小。
根據本實施形態，由於設置有第2閘極電極54，故而與第1實施形態相比，可使元件之密度提高。
各半導體區域之載子密度與各半導體區域之雜質濃度成比例。因此，上述各實施形態中之各半導體區域間之雜質濃度之關係可替換為各半導體區域間之載子密度之關係。又，對於上述各實施形態中所述之各半導體區域之載子密度之相對高低，例如可使用SCM(掃描型靜電電容顯微鏡)來確認。
已對本發明之若干個實施形態進行了說明，但該等實施形態係作為示例進行提示者，並不意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主 旨，並且包含於申請專利範圍所記載之發明及其均等之範圍。
28‧‧‧半導體基板
30‧‧‧n基極區域(第2半導體區域)
32‧‧‧第1絕緣區域
32a‧‧‧第1端部
32b‧‧‧第2端部
32c‧‧‧部分
34‧‧‧第1閘極電極
34a‧‧‧第1部分
34b‧‧‧第2部分
36‧‧‧p基極區域(第3半導體區域)
36a‧‧‧第1區域
36b‧‧‧第2區域
36c‧‧‧第3區域(第4半導體區域)
38‧‧‧射極區域(第5半導體區域)
42‧‧‧集極區域(第1半導體區域)
48‧‧‧第2絕緣區域
48a‧‧‧部分
50‧‧‧電極
50a‧‧‧第1部分
50b‧‧‧第2部分
100‧‧‧半導體裝置

Claims (14)

  1. 一種半導體裝置，其包含：第2導電型之第1半導體區域；第1導電型之第2半導體區域，其設置於上述第1半導體區域上；第2導電型之第3半導體區域，其設置於上述第2半導體區域上；第1導電型之第5半導體區域，其選擇性地設置於上述第3半導體區域上；閘極電極，其介隔與上述第5半導體區域相接之第1絕緣區域而設置於上述第3半導體區域內，於與自上述第3半導體區域朝向上述第2半導體區域之第3方向正交之第1方向上，介隔上述第1絕緣區域而與上述第3半導體區域相鄰之部分之長度較介隔上述第1絕緣區域而與上述第5半導體區域相鄰之部分之長度長；及第2導電型之第4半導體區域，其選擇性地設置於上述第3半導體區域上，具有較上述第3半導體區域中之位於與上述第5半導體區域之間之部分之第2導電型之載子密度高的第2導電型之載子密度，且相對於上述第1絕緣區域之上述第1方向側之端部設置於上述第1方向側。
  2. 如請求項1之半導體裝置，其中上述閘極電極包含：第1部分，其於上述第1方向上，介隔上述第1絕緣區域而與上述第3半導體區域相鄰之部分之長度較介隔上述第1絕緣區域而與上述第5半導體區域相鄰之部分之長度長；及第2部分，其相對於上述第1部分位於上述第3方向側；且上述第2部分於上述第3方向延伸。
  3. 如請求項2之半導體裝置，其中上述第2部分於上述第1方向之長度較上述第1部分於上述第1方向之長度長。
  4. 如請求項2之半導體裝置，其中上述第1絕緣區域包含朝向上述閘極電極延伸之第1部分，且上述第1絕緣區域之上述第1部分之至少一部分位於上述閘極電極之上述第1部分與上述第2部分之間。
  5. 如請求項1之半導體裝置，其進而包含介隔第2絕緣區域而設置於上述第3半導體區域內之第1電極，且上述第3半導體區域及上述第5半導體區域係設置於上述閘極電極與上述第1電極之間。
  6. 如請求項5之半導體裝置，其中上述第1電極包含第1部分，且於與上述第3半導體區域相鄰之區域中，上述第1部分之上述第2半導體區域側之上述第1方向之長度較上述第3半導體區域側之上述第1方向之長度長。
  7. 如請求項5之半導體裝置，其中上述第1電極包括：第1部分，其於上述第1方向上，介隔上述第2絕緣區域而與上述第3半導體區域相鄰之部分之長度較介隔上述第2絕緣區域而與上述第5半導體區域相鄰之部分之長度長；及第2部分，其相對於上述第1部分位於上述第1半導體區域側；且上述第1電極之上述第2部分於上述第3方向延伸。
  8. 如請求項7之半導體裝置，其中上述第2絕緣區域包含朝向上述第1電極延伸之第1部分，且上述第2絕緣區域之上述第1部分之至少一部分位於上述第1電極之上述第1部分與上述第2部分之間。
  9. 如請求項5之半導體裝置，其進而包含與上述第2絕緣區域相接且設置於上述第3半導體區域上之第1導電型之第6半導體區域。
  10. 如請求項9之半導體裝置，其中上述第6半導體區域之第1導電型之載子密度較上述第3半導體區域之第2導電型之載子密度高。
  11. 如請求項5之半導體裝置，其中上述第1電極連接於接地電位。
  12. 如請求項1之半導體裝置，其中上述第5半導體區域之第1導電型之載子密度較上述第3半導體區域之第2導電型之載子密度高。
  13. 如請求項1之半導體裝置，其中上述第5半導體區域之第1導電型之載子密度較上述第2半導體區域之第1導電型之載子密度高。
  14. 如請求項1之半導體裝置，其中上述第1半導體區域之第2導電型之載子密度較上述第2半導體區域之第1導電型之載子密度高。
TW104106721A 2014-06-27 2015-03-03 半導體裝置 TW201601310A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014132960A JP2016012637A (ja) 2014-06-27 2014-06-27 半導体装置

Publications (1)

Publication Number Publication Date
TW201601310A true TW201601310A (zh) 2016-01-01

Family

ID=54931413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106721A TW201601310A (zh) 2014-06-27 2015-03-03 半導體裝置

Country Status (5)

Country Link
US (1) US20150380535A1 (zh)
JP (1) JP2016012637A (zh)
KR (1) KR20160001596A (zh)
CN (1) CN105280693A (zh)
TW (1) TW201601310A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
CN117410322B (zh) * 2023-12-15 2024-05-28 深圳天狼芯半导体有限公司 一种沟槽型超结硅mosfet及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021918A (ja) * 2006-07-14 2008-01-31 Mitsubishi Electric Corp 半導体装置
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2013251397A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN105280693A (zh) 2016-01-27
KR20160001596A (ko) 2016-01-06
US20150380535A1 (en) 2015-12-31
JP2016012637A (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
JP6048317B2 (ja) 炭化珪素半導体装置
JP4860929B2 (ja) 半導体装置およびその製造方法
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
JP5887233B2 (ja) 半導体装置およびその製造方法
TWI476922B (zh) 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置
KR101941295B1 (ko) 반도체 소자
US10510879B2 (en) Semiconductor device
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
WO2018110556A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6190943B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP2009088199A (ja) 半導体装置
JP5201307B2 (ja) 半導体装置
TW201601310A (zh) 半導體裝置
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP6763727B2 (ja) スイッチング装置とその製造方法
TWI620326B (zh) 半導體裝置
JP2008282859A (ja) 半導体装置
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
US10868115B2 (en) High voltage device and manufacturing method thereof
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
JP6064240B2 (ja) 半導体装置および半導体装置の製造方法
JP7405230B2 (ja) スイッチング素子
KR101090049B1 (ko) 반도체 디바이스 및 그의 제조 방법