JP5887233B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5887233B2
JP5887233B2 JP2012198183A JP2012198183A JP5887233B2 JP 5887233 B2 JP5887233 B2 JP 5887233B2 JP 2012198183 A JP2012198183 A JP 2012198183A JP 2012198183 A JP2012198183 A JP 2012198183A JP 5887233 B2 JP5887233 B2 JP 5887233B2
Authority
JP
Japan
Prior art keywords
region
type
semiconductor substrate
conductivity type
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012198183A
Other languages
English (en)
Other versions
JP2014053523A (ja
Inventor
明 張
明 張
康樹 吉久
康樹 吉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012198183A priority Critical patent/JP5887233B2/ja
Priority to US13/965,559 priority patent/US9099548B2/en
Priority to CN201310409729.XA priority patent/CN103681862B/zh
Priority to EP13183690.0A priority patent/EP2706566B1/en
Publication of JP2014053523A publication Critical patent/JP2014053523A/ja
Priority to US14/753,212 priority patent/US20150303096A1/en
Application granted granted Critical
Publication of JP5887233B2 publication Critical patent/JP5887233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、横型素子を有する半導体装置に関するものである。
スイッチング用ドライバとして用いられる半導体素子には、一般的に横型高耐圧ＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられている。横型高耐圧ＭＯＳトランジスタは、たとえば特開２０１１−６６０６７号公報（特許文献１）に開示されている。特許文献１の横型高耐圧ＭＯＳトランジスタにおいては、素子分離用の溝内に形成される中空が高耐圧化に寄与する。
またたとえば特開２００７−２５８５０１号公報（特許文献２）の高耐圧ｐ型ＭＯＳトランジスタを含む半導体装置はいわゆるＳＯＩ（Silicon on Insulator）基板に形成されており、ｐ型ＭＯＳトランジスタの周囲に、素子分離用の誘電体分離溝が形成されている。
さらに特開平８−６４６８６号公報（特許文献３）にも、ＳＯＩ基板に形成され、かつ素子分離用の誘電体分離溝が形成された横型高耐圧ＭＯＳトランジスタが開示されている。
なお上記の各特許文献の半導体装置はいずれも、半導体基板の主表面に沿うように、半導体基板内に不純物領域が埋め込まれたいわゆる埋め込み層が形成されている。
特開２０１１−６６０６７号公報 特開２００７−２５８５０１号公報 特開平８−６４６８６号公報
上記のような高耐圧ＭＯＳトランジスタにおいては、電界強度の上昇を抑制して高耐圧化を実現するために、比較的不純物濃度の低いエピタキシャル層などが形成されることがある。具体的にはたとえば特許文献１の横型高耐圧ＭＯＳトランジスタにおいては、ｐ型のエピタキシャル層内に俗にｎ型オフセット領域と呼ばれるｎ型不純物濃度が比較的低い拡散領域が形成される。するとｐ型のエピタキシャル層とｎ型拡散領域との間にｐｎ接合が構成され、このｐｎ接合が空乏層を形成する。ｎ型不純物濃度が低いために空乏層が延びやすいため、高耐圧化が可能となる。高耐圧ＭＯＳトランジスタを実現するために形成される、上記の低濃度の不純物領域はＲＥＳＵＲＦ（REduced SURface Field）領域と呼ばれる。
ところがたとえばＲＥＳＵＲＦ領域を貫通するように素子分離用の溝が形成されれば、当該溝からＲＥＳＵＲＦ領域内に不純物が浸入して、ＲＥＳＵＲＦ領域内の不純物の導電型が反転する可能性がある。このようになれば、高耐圧ＭＯＳトランジスタのソース領域やドレイン領域などの不純物領域と、上記の埋め込み層とが短絡する不具合を生じる可能性がある。
しかしながら上記の各特許文献においては、上記の問題及びその解決手段について開示も示唆もされていない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、半導体基板と、第１導電型の第１領域と、第２導電型の第２領域と、第２導電型の第３領域と、第１導電型の第４領域と、第１導電型の埋め込み領域と、分離用溝と、第２導電型の溝側壁高濃度領域とを備えている。第１領域は、半導体基板内に形成されている。第２領域は、半導体基板内であって第１領域の主表面側に形成されている。第３領域は、半導体基板内であって第２領域の主表面側に形成される。第４領域は、第２領域の主表面側において第３領域と隣り合いｐｎ接合を構成するように半導体基板内に形成される。埋め込み領域は、第１領域と第２領域との間の半導体基板内に形成され、かつ第１領域よりも高い第１導電型の不純物濃度を有する。分離用溝は、第３領域を含む素子領域の周囲を取り囲むように、主表面から埋め込み領域に達するように延在する。溝側壁高濃度領域は、分離用溝の側壁のうち素子領域側の側壁の少なくとも一部に形成されている。上記溝側壁高濃度領域における第２導電型の不純物濃度は第２領域における第２導電型の不純物濃度よりも高く、溝側壁高濃度領域は埋め込み領域に達するように側壁に沿って延在する。
他の実施の形態によれば、半導体装置の製造方法においては、まず主表面を有し、第１導電型の第１領域を有する半導体基板が準備される。上記半導体基板内の第１領域の主表面側に、第１領域よりも高い第１導電型の不純物濃度を有する第１導電型の埋め込み領域が形成される。上記半導体基板内の第１領域および埋め込み領域の主表面側に第２導電型の第２領域が形成される。上記半導体基板内の第２領域の主表面側に第２導電型の第３領域が形成される。上記第３領域を含む素子領域の周囲を取り囲むように、主表面から埋め込み領域に達するように延在する分離用溝が形成される。上記分離用溝の側壁のうち素子領域側の側壁の少なくとも一部に第２導電型の溝側壁高濃度領域が形成される。上記第２領域の主表面側において第３領域と隣り合いｐｎ接合を構成するように半導体基板内に第１導電型の第４領域が形成される。上記溝側壁高濃度領域における第２導電型の不純物濃度は第２領域における第２導電型の不純物濃度よりも高く、溝側壁高濃度領域は埋め込み領域に達するように側壁に沿って延在する。
一実施の形態によれば、溝側壁高濃度領域の存在により、第４領域と埋め込み領域との短絡が抑制される。
他の実施の形態によれば、溝側壁高濃度領域が形成されることにより、第４領域と埋め込み領域との短絡が抑制される。
実施の形態１における半導体装置の構成を概略的に示す断面図である。 図１に示す半導体装置の平面視における配置の単位部分の構成を概略的に示す平面図（Ａ）および断面図（Ｂ）である。 実施の形態１における半導体装置の分離用溝及びその近傍の構成をより詳細に示す断面図（Ａ）および（Ａ）の一点鎖線ＩＩＩＢ−ＩＩＩＢに沿う部分の不純物濃度分布を示す図（Ｂ）である。 実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第７工程の、図１０とは異なる変形例を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。 図１２の点線で囲んだ領域ＸＩＩＩにおける、溝側壁ｎ型領域ＮＲを形成するためのイオン注入の態様を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１０工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１４工程を示す概略断面図である。 図１の比較例としての半導体装置の構成を、分離用溝ＴＲＳを省略して示したものである。 ハイサイド素子およびローサイド素子について説明するための回路図である。 図１に示す実施の形態１における半導体装置の構成を、図２０と同様に分離用溝ＴＲＳを省略して示したものである。 図２の比較例としての半導体装置の平面視における配置の単位部分の構成を概略的に示す断面図である。 図９の工程がなされた際に半導体基板の表面に不純物が付着する態様を示す概略断面図である。 図２４の後に分離用溝ＴＲＳが形成された態様を示す概略断面図である。 図２５の後にｐ型ボディ領域ＢＯが形成された態様を示す概略断面図である。 溝側壁ｎ型領域ＮＲが形成される態様の第１例を示す概略平面図である。 溝側壁ｎ型領域ＮＲが形成される態様の第２例を示す概略平面図である。 実施の形態３における半導体装置の構成を概略的に示す断面図である。 図２９の半導体装置の電流−電圧特性を示すグラフである。 一実施の形態の半導体装置の要点を抽出した概略断面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず図１を用いて一実施の形態の半導体装置の構成について説明する。
図１を参照して、一実施の形態の半導体装置はたとえばＬＤＭＯＳトランジスタ（横型の絶縁ゲート型電界効果トランジスタ）を有している。この半導体装置は、半導体基板ＳＵＢと、ｐ-エピタキシャル領域（第１領域）ＥＰと、ｐ+埋め込み領域（埋め込み領域）ＰＢＬと、ｎ-エピタキシャル領域（第２領域）ＥＮと、ｎ型オフセット領域（第３領域）ＮＯと、ｐ型ボディ領域（第４領域）ＢＯと、ｎ型ウェル領域ＮＷＲと、分離用溝ＴＲＳと、溝側壁ｎ型領域（溝側壁高濃度領域）ＮＲと、ｎ+ドレイン領域ＤＲＡと、ドレイン電極ＤＥと、ｎ+ソース領域ＳＯと、ｐ+不純物領域ＩＲと、ソース電極ＳＥと、ゲート絶縁膜ＧＩと、ゲート電極層ＧＥと、埋め込み絶縁膜ＢＩとを主に有している。
半導体基板ＳＵＢはたとえばシリコンよりなっている。この半導体基板ＳＵＢは、主表面（図中の半導体基板ＳＵＢの最上部の面）を有している。この半導体基板ＳＵＢの内部には、第１導電型としてのｐ型不純物を有するｐ-エピタキシャル領域ＥＰが形成されている。
半導体基板ＳＵＢ内であってｐ-エピタキシャル領域ＥＰの、半導体基板ＳＵＢの主表面側（図の上側）には、第２導電型としてのｎ型不純物を有するｎ-エピタキシャル領域ＥＮが形成されている。半導体基板ＳＵＢ内であってｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側には、ｎ型不純物を有するｎ型オフセット領域ＮＯが形成されている。
ｎ型ウェル領域ＮＷＲは、ｎ型オフセット領域ＮＯと接するように半導体基板ＳＵＢの主表面に形成され、かつｎ型オフセット領域ＮＯよりも高いｎ型不純物濃度を有している。ｎ+ドレイン領域ＤＲＡは、ｎ型ウェル領域ＮＷＲと接するように半導体基板ＳＵＢの主表面に形成され、かつｎ型ウェル領域ＮＷＲよりも高いｎ型不純物濃度を有している。ｎ+ドレイン領域ＤＲＡに電気的に接続するように半導体基板ＳＵＢの主表面上にはドレイン電極ＤＥが形成されている。
半導体基板ＳＵＢ内であってｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側（図の上側）には、ｐ型不純物を有するｐ型ボディ領域ＢＯが形成されている。ｐ型ボディ領域ＢＯは、ｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側において、ｎ型オフセット領域ＮＯと隣り合いｐｎ接合を構成するように形成されている。
ｎ+ソース領域ＳＯは、ｐ型ボディ領域ＢＯとｐｎ接合を構成するように半導体基板ＳＵＢの主表面に形成されている。さらに半導体基板ＳＵＢの主表面には、ｎ+ソース領域ＳＯと接し、かつｐ型ボディ領域ＢＯよりも高いｐ型不純物濃度を有するｐ+不純物領域ＩＲが形成されている。このｎ+ソース領域ＳＯおよびｐ+不純物領域ＩＲの双方に電気的に接続するように半導体基板ＳＵＢの主表面上にはソース電極ＳＥが形成されている。このｐ+不純物領域ＩＲは、ｐ型ボディ領域ＢＯの電位がソース電極ＳＥの電位とほぼ等しくなるよう固定するための不純物領域である。
このｎ+ソース領域ＳＯおよびｐ+不純物領域ＩＲは、半導体基板ＳＵＢ内に埋め込まれるように半導体基板ＳＵＢの主表面（ほぼｎ型オフセット領域ＮＯの真上）に形成された埋め込み絶縁膜ＢＩを基準にしてｎ型ウェル領域ＮＷＲとは反対側に位置している。ｎ+ソース領域ＳＯはｐ+不純物領域ＩＲよりもドレイン電極ＤＥ側に形成されている。
半導体基板ＳＵＢ内であってｐ-エピタキシャル領域ＥＰとｎ-エピタキシャル領域ＥＮとの間には、ｐ型不純物を有するｐ+埋め込み領域ＰＢＬが形成されている。このｐ+埋め込み領域ＰＢＬは、ｎ-エピタキシャル領域ＥＮとｐｎ接合を構成するように、半導体基板ＳＵＢの主表面に沿う層状となるように形成されている。すなわちｐ+埋め込み領域ＰＢＬは、半導体基板ＳＵＢ内において半導体基板ＳＵＢの主表面に沿う方向に、半導体基板ＳＵＢの主表面の大部分と平面的に重なるように形成され、少なくとも分離用溝ＴＲＳと接するように、分離用溝ＴＲＳと平面的に重なる領域にまで広がっていることが好ましい。
またｐ+埋め込み領域ＰＢＬは、ｐ-エピタキシャル領域ＥＰよりも高いｐ型不純物濃度を有しており、一例として５×１０17ｃｍ-3以上のｐ型不純物領域を有している。
埋め込み絶縁膜ＢＩは、ｎ型オフセット領域ＮＯとｎ型ウェル領域ＮＷＲとの一部の領域の上面に接するように配置されている。また分離用溝ＴＲＳを上方から覆うように、上記の埋め込み絶縁膜ＢＩとは別の埋め込み絶縁膜ＢＩが配置されている。そしてゲート電極層ＧＥは、ｎ+ドレイン領域ＤＲＡとｎ+ソース領域ＳＯとに挟まれたｐ型ボディ領域ＢＯ上およびｎ型オフセット領域ＮＯ上に形成されている。このゲート電極層ＧＥの一部は埋め込み絶縁膜ＢＩ上に乗り上げており、埋め込み絶縁膜ＢＩ上に乗り上げないゲート電極層ＧＥは、ｐ型ボディ領域ＢＯ上およびｎ型オフセット領域ＮＯ上にゲート絶縁膜ＧＩを介在して形成されている。
図１のＬＤＭＯＳのいわゆるオフ耐圧は、ｎ-エピタキシャル領域ＥＮとｐ型ボディ領域ＢＯとのｐｎ接合における電界強度に依存する。特にｐ型ボディ領域ＢＯのエッジ近傍に局所的な電界集中が発生した場合には上記ｐｎ接合における電界強度が極度に高くなり、図１のＬＤＭＯＳのオフ耐圧が低下する可能性がある。しかしｐ+埋め込み領域ＰＢＬが配置されてｎ-エピタキシャル領域ＥＮとの間にもｐｎ接合が形成されることにより、ｎ-エピタキシャル領域ＥＮとｐ型ボディ領域ＢＯとのｐｎ接合における電界強度が低下する。これはｎ-エピタキシャル領域ＥＮとｐ型ボディ領域ＢＯとのｐｎ接合のみを有する場合のｐｎ接合における電界強度が、ｎ-エピタキシャル領域ＥＮとｐ型ボディ領域ＢＯとのｐｎ接合の電界強度と、ｎ-エピタキシャル領域ＥＮとｐ+埋め込み領域ＰＢＬとのｐｎ接合の電界強度とに分配されるためである。
したがって、たとえ図１のＬＤＭＯＳの素子ピッチが小さくなったとしても、ｐ+埋め込み領域ＰＢＬの存在により、ＬＤＭＯＳのオフ耐圧を高くすることができ、その結果、ＬＤＭＯＳのいわゆるオン抵抗を低減することができる。
分離用溝ＴＲＳは、上記のｎ型オフセット領域ＮＯなどを含む素子領域（ＬＤＭＯＳが形成される領域）の周囲を平面視において取り囲むことにより、当該ＬＤＭＯＳを、ＬＤＭＯＳの外側に配置される他の素子から電気的に分離するために形成されている。分離用溝ＴＲＳは、半導体基板ＳＵＢの主表面から、主表面に交差する方向（図１の上下方向）に延在し、少なくともｐ+埋め込み領域ＰＢＬに達するように形成されている。ただし図１の分離用溝ＴＲＳのように、半導体基板ＳＵＢの主表面からｐ+埋め込み領域ＰＢＬを貫通してｐ-エピタキシャル領域ＥＰ内に達するように形成されていてもよい。
分離用溝ＴＲＳの内部には充填絶縁層ＢＩＳが形成されており、充填絶縁層ＢＩＳは分離用溝ＴＲＳ内を充填するように形成されている。充填絶縁層ＢＩＳはたとえばシリコン酸化膜により形成されており、この分離用溝ＴＲＳ内の充填絶縁層ＢＩＳにより、分離用溝ＴＲＳがその内部に配置されるＬＤＭＯＳをその外部に配置される他の素子から電気的に分離することができる。
分離用溝ＴＲＳの側壁のうち、ＬＤＭＯＳが配置される側（素子領域側）の側壁の少なくとも一部には、ｎ型不純物を有する溝側壁ｎ型領域ＮＲが形成されている。図１においては分離用溝ＴＲＳの、ＬＤＭＯＳ側の側壁のうち、ｐ型ボディ領域ＢＯが形成される領域以外（ｐ型ボディ領域ＢＯの下側）の領域に形成されている。ただし図１に示すように、溝側壁ｎ型領域ＮＲは、ＬＤＭＯＳが配置される側以外、たとえばＬＤＭＯＳが配置される側と反対側（図１における分離用溝ＴＲＳの右側）の側壁を覆うように形成されてもよい。
溝側壁ｎ型領域ＮＲにおけるｎ型不純物の濃度は、ｎ-エピタキシャル領域ＥＮにおけるｎ型不純物の濃度よりも高い。また少なくともＬＤＭＯＳが配置される側の側壁に形成された溝側壁ｎ型領域ＮＲは、ｐ+埋め込み領域ＰＢＬに達するように分離用溝ＴＲＳの側壁に沿って延在する。
さらに、溝側壁ｎ型領域ＮＲにおけるｎ型不純物の濃度は、ｐ+埋め込み領域ＰＢＬにおけるｐ型不純物の濃度よりも低い。ここでは特に、溝側壁ｎ型領域ＮＲにおけるｎ型不純物の濃度は、ｐ+埋め込み領域ＰＢＬのうち最小不純物濃度を有する箇所におけるｐ型不純物の濃度よりも低いことが好ましい。
次に、図１の半導体装置の平面視における配置について、図２（Ａ）、（Ｂ）を用いて説明する。
図１および図２（Ａ）、（Ｂ）を参照して、図１は図２（Ｂ）に示すＬＤＭＯＳの右側半分のみを切り取ったものであり、実際にはＬＤＭＯＳは図１のｎ+ドレイン領域ＤＲＡあたりを図の上下方向に延びる対称軸を中心とした左右対称の構成を有している。また図２（Ｂ）は図２（Ａ）のＩＩＢ−ＩＩＢ線に沿う部分の断面構成を示している。ただし図２（Ｂ）においては図２（Ａ）との整合を取る観点から、ｎ+ソース領域ＳＯの構成において、図１と若干の相違がある。
図２（Ａ）の平面図から明らかなように、図２（Ｂ）において左右対称に１対配置されるように見えるゲート、ソースなどは、実際には単一のドレインの周りを取り囲むように形成されていてもよい。たとえば図２（Ａ）、（Ｂ）に示す左右方向のピッチＰの範囲を単位部分とし、この単位部分が左右方向に繰り返される構成であってもよい。
次に、図１の半導体装置の各領域における不純物濃度分布について、図３（Ａ）、（Ｂ）を用いて説明する。
図３（Ａ）、（Ｂ）を参照して、図３（Ｂ）は図３（Ａ）のＩＩＩＢ−ＩＩＩＢ線に沿う領域、すなわちｎ-エピタキシャル領域ＥＮおよび溝側壁ｎ型領域ＮＲの形成領域を通る半導体基板ＳＵＢの主表面に平行な方向の不純物密度分布を示している。すなわち図３（Ｂ）の横軸は図３（Ａ）のＩＩＩＢ−ＩＩＩＢ線上の各位置の座標（Ｘ座標）を示し、より具体的には図３（Ａ）のＩＩＩＢ−ＩＩＩＢ線上の各位置と図３（Ｂ）の対応するＸ座標とを点線で結ぶことにより、図３（Ａ）のＩＩＩＢ−ＩＩＩＢ線上の各位置の座標（Ｘ座標）を示している。また図３（Ｂ）の縦軸は図３（Ａ）のＩＩＩＢ−ＩＩＩＢ線上の各位置におけるｎ型不純物濃度を示している。また図３（Ｂ）には、溝側壁ｎ型領域ＮＲを形成するためのｎ型不純物（リン）のドーズ量（イオン注入により不純物を導入する量）を１×１０13／ｃｍ2、３×１０13／ｃｍ2、５×１０13／ｃｍ2、７×１０13／ｃｍ2および９×１０13／ｃｍ2の５通りに変化させた各場合の、ＩＩＩＢ−ＩＩＩＢ線上の各位置におけるｎ型不純物濃度を示している。
図３（Ｂ）のＸ座標がおよそ３μｍ以下の領域は、溝側壁ｎ型領域ＮＲの外側のｎ-エピタキシャル領域ＥＮに相当する。Ｘ座標の値がおよそ３μｍより大きく（特におよそ３．５μｍ以上）かつ４．５μｍ以下の領域は、Ｘ座標の値が大きくなるにつれて不純物濃度が大きくなり、この領域が溝側壁ｎ型領域ＮＲに相当する。Ｘ座標がおよそ４．５μｍより大きくなると不純物濃度がほとんど０となるように急落する。この領域は分離用溝ＴＲＳの内部に相当する。したがって分離用溝ＴＲＳは側壁に交差する方向（図の左右方向）に関しておよそ１〜１．５μｍの厚みを有する。
したがってｎ-エピタキシャル領域ＥＮにおけるｎ型不純物濃度は、Ｘ座標がおよそ３μｍ以下の領域の図３（Ｂ）が示すように、およそ３×１０15ｃｍ-3であり、ｎ-エピタキシャル領域ＥＮにおけるｎ型不純物濃度はほぼ一定の値となっている。
また溝側壁ｎ型領域ＮＲにおけるｎ型不純物濃度はｎ-エピタキシャル領域ＥＮ内のｎ型不純物濃度よりも高くなっている。ここでは溝側壁ｎ型領域ＮＲとは、分離用溝ＴＲＳの側壁において、濃度がほぼ一定に保たれるｎ-エピタキシャル領域ＥＮに対してｎ型不純物の濃度が高い任意の領域を指すものとし、Ｘ座標がおよそ４．５μｍの位置からＸ座標がおよそ３μｍの、ｎ-エピタキシャル領域ＥＮの濃度に達するまでの領域を指すものとする。
なお後述するように、溝側壁ｎ型領域ＮＲの、図の上下方向における任意の位置における濃度はほぼ一定である。したがって図３においては溝側壁ｎ型領域ＮＲの、図の上下方向における中央よりやや下方の位置の濃度分布を一例として示しているが、たとえば図の上下方向における中央よりも上方など、溝側壁ｎ型領域ＮＲ内の他の領域を通って図の左右方向に延びる直線上での不純物濃度分布も、おおむね図３（Ｂ）と同様になる。溝側壁ｎ型領域ＮＲは、Ｘ座標が等しければ深さ方向の位置が異なってもｎ型不純物濃度はほぼ同じになる。
次に、図４〜図１９を参照して、一実施の形態の半導体装置の製造方法について説明する。
図４を参照して、まずエピタキシャル成長により、半導体基板にｐ-エピタキシャル領域ＥＰが形成されることにより、ｐ-エピタキシャル領域ＥＰを有する半導体基板ＳＵＢが準備される。
次に、そのｐ-エピタキシャル領域ＥＰの表面にイオン注入法によってｐ型イオンが注入される。その後アニールが施され、ｐ-エピタキシャル領域ＥＰの表面に注入されたｐ型イオンが拡散されることにより、ｐ-エピタキシャル領域ＥＰの表面上にｐ+埋め込み領域ＰＢＬが形成される。すなわち半導体基板ＳＵＢ内のｐ-エピタキシャル領域ＥＰの、半導体基板ＳＵＢの主表面側（すなわち図の上側）にｐ+埋め込み領域ＰＢＬが形成される。このｐ+埋め込み領域ＰＢＬのｐ型不純物濃度は、ｐ-エピタキシャル領域ＥＰのｐ型不純物濃度よりも高くなるように形成され、具体的には一例とし５×１０17ｃｍ-3以上のｐ型不純物領域を有するように形成される。
なお、ｐ-エピタキシャル領域ＥＰの表面上の大部分にｐ+埋め込み領域ＰＢＬが形成されることが好ましいが、ｐ+埋め込み領域ＰＢＬはｐ-エピタキシャル領域ＥＰの表面上の全面に形成されなくてもよい。ただし後述する分離用溝ＴＲＳが形成される領域の真下を含むように形成されることが好ましい。
図５を参照して、ｐ-エピタキシャル領域ＥＰおよびｐ+埋め込み領域ＰＢＬの上にｎ-エピタキシャル領域ＥＮが形成される。すなわち半導体基板ＳＵＢ内のｐ-エピタキシャル領域ＥＰおよびｐ+埋め込み領域ＰＢＬの、半導体基板ＳＵＢの主表面側にｎ-エピタキシャル領域ＥＮが形成される。ここではたとえばｎ型不純物濃度が約５×１０15ｃｍ-3（１×１０15ｃｍ-3以上５×１０15ｃｍ-3以下）となるように、ｎ-エピタキシャル領域ＥＮが形成される。
次に、通常の写真製版技術によりｎ-エピタキシャル領域ＥＮの表面上にはフォトレジストパターンＰＨＲが形成される。次にフォトレジストパターンＰＨＲをマスクとして用いて、ｎ-エピタキシャル領域ＥＮの表面にイオン注入法によってｎ型イオンが注入される。このときフォトレジストパターンＰＨＲによりｎ-エピタキシャル領域ＥＮの表面に対して選択的にｎ型イオンが注入される。この後、フォトレジストパターンＰＨＲは、たとえばアッシングなどによって除去される。
図６を参照して、上記のｎ型イオンが注入される処理により、半導体基板ＳＵＢ内のｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側にはｎ型オフセット領域ＮＯが形成される。
図７を参照して、次に、半導体基板ＳＵＢ（ｎ-エピタキシャル領域ＥＮ）の表面上にシリコン酸化膜ＯＸ、シリコン窒化膜ＮＦがこの順に積層された後、通常の写真製版技術およびエッチングにより、シリコン窒化膜ＮＦの一部が除去される。シリコン窒化膜ＮＦが除去された領域においてはその真下のシリコン酸化膜ＯＸも少しエッチングされて厚みが他の領域より薄くなってもよい。
図８を参照して、図７において露出されるシリコン酸化膜ＯＸが酸化により厚くなることにより、埋め込み絶縁膜ＢＩが形成される。ここではたとえばウェット酸化が用いられることにより酸化が促進されることが好ましい。酸化プロセスの後、図７のフォトレジストパターンＰＨＲが除去され、さらに酸化されなかったシリコン酸化膜ＯＸおよびその真上のシリコン窒化膜ＮＦが除去される。
図９を参照して、分離用溝ＴＲＳを形成するために、半導体基板ＳＵＢの表面（ｎ-エピタキシャル領域ＥＮおよび埋め込み絶縁膜ＢＩの表面）を覆うように、シリコン窒化膜ＮＦおよびシリコン酸化膜ＯＸがこの順に積層される。
次に、通常の写真製版技術およびエッチングにより、たとえば埋め込み酸化膜ＢＩの一部と重なる領域に溝を形成ように、シリコン窒化膜ＮＦおよびシリコン酸化膜ＯＸ、ならびにその真下の埋め込み絶縁膜ＢＩが除去される。このようにして、シリコン窒化膜ＮＦ、シリコン酸化膜ＯＸおよび埋め込み絶縁膜ＢＩのマスクパターンが形成される。
図１０を参照して、上記のシリコン窒化膜ＮＦ、シリコン酸化膜ＯＸおよび埋め込み絶縁膜ＢＩのマスクパターンを用いて、半導体基板ＳＵＢ内のｎ-エピタキシャル領域ＥＮなどがエッチングされる。上記のｎ型オフセット領域ＮＯを含む、最終的に素子領域となる領域の周囲を取り囲む態様を有し、かつ半導体基板ＳＵＢの主表面からｐ+埋め込み領域ＰＢＬに達するようにその側壁に沿って延在する分離用溝ＴＲＳが形成される。
分離用溝ＴＲＳは、図１０に示すように、半導体基板ＳＵＢの主表面からｐ+埋め込み領域ＰＢＬを貫通してｐ-エピタキシャル領域ＥＰ内に達するように形成されてもよいが、図１１を参照して、分離用溝ＴＲＳは、少なくともｐ+埋め込み領域ＰＢＬに達するように形成されてもよい。
図１２および図１３を参照して、イオン注入法により、分離用溝ＴＲＳの側壁に、ｎ型の溝側壁ｎ型領域ＮＲが形成される。ここでは分離用溝ＴＲＳがｐ+埋め込み領域ＰＢＬに達するように形成されるが、溝側壁ｎ型領域ＮＲはｐ+埋め込み領域ＰＢＬに達するように形成される。実際には分離用溝ＴＲＳの側壁の少なくとも一部に、特に素子領域側（図１２の左側：ＬＤＭＯＳが形成される側）の側壁の少なくとも一部に、ｐ+埋め込み領域ＰＢＬに達するように、溝側壁ｎ型領域ＮＲが形成されればよい。
特に図１３を参照して、溝側壁ｎ型領域ＮＲが形成される工程においては、半導体基板ＳＵＢの主表面に対して斜め方向からｎ型イオンが照射される。具体的には、たとえば半導体基板ＳＵＢの主表面に対して約７°の方向からｎ型イオン（リン）が照射されることが好ましい。以上を言い換えれば、溝側壁ｎ型領域ＮＲが形成される工程においては、分離用溝ＴＲＳの側壁に対して斜め方向からｎ型イオン（第２導電型の不純物）がイオン注入されることが好ましい。
ここでは溝側壁ｎ型領域ＮＲにおけるｎ型不純物濃度が、ｎ-エピタキシャル領域ＥＮにおけるｎ型不純物濃度よりも高く、ｐ+埋め込み領域ＰＢＬ（のうち最小不純物濃度を有する箇所）におけるｐ型不純物濃度よりも低いことが好ましい。なお上記のように溝側壁ｎ型領域ＮＲとはｎ-エピタキシャル領域ＥＮとして不純物濃度が飽和している領域に対して濃度が高い領域としてその範囲を定義しているものの、ここでは溝側壁ｎ型領域ＮＲにおけるｎ型不純物濃度とは、図３（Ｂ）のＸ座標がおよそ４．５μｍの位置に現れる、最もｎ型不純物濃度の高い領域におけるｎ型不純物濃度と考えることが好ましい。
たとえばｎ-エピタキシャル領域ＥＮのｎ型不純物濃度が約５×１０15ｃｍ-3であり、ｐ+埋め込み領域ＰＢＬのｐ型不純物濃度が約５×１０17ｃｍ-3である場合、溝側壁ｎ型領域ＮＲにおけるｎ型不純物濃度はおよそ１×１０16ｃｍ-3以上１×１０17ｃｍ-3以下であることが好ましい。このことから、リンのドーズ量は３×１０13／ｃｍ2以上９×１０13／ｃｍ2以下とすることが好ましい。ただし後述するように、実際にはここでのリンのドーズ量を３×１０13／ｃｍ2以上７×１０13／ｃｍ2以下とすることが好ましい。
図１３に示す斜め方向（主表面に対して約７°の方向）から、主表面方向の幅が約１μｍの分離用溝ＴＲＳの側壁へのイオン注入を行なった場合、半導体基板ＳＵＢの主表面から図の上下方向に約１０μｍの深さまでの領域においては、深さに関係なくほぼ均一な濃度分布となるようにｎ型イオンが注入される。ここでｎ-エピタキシャル領域ＥＮの、図３（Ａ）の上下方向の厚みは約５μｍである。このため溝側壁ｎ型領域ＮＲは、図の上下方向の位置に関わらず、ほぼ一定の不純物濃度分布を示す。したがって図３（Ｂ）のグラフは、図３（Ａ）に示すように溝側壁ｎ型領域ＮＲの、図の上下方向における中央よりやや下方の位置の濃度分布を一例として示しているが、たとえば図の上下方向における中央よりも上方など、溝側壁ｎ型領域ＮＲ内の他の領域を通って図の左右方向に延びる直線上での不純物濃度分布も、Ｘ座標が同一であればおおむね図３（Ｂ）と同様になる。
さらに図１３の処理においては、たとえばリンのイオン注入が常に分離用溝ＴＲＳの側壁の同じ方向（図１３の左側）向きになされる。この場合、少なくとも図１３の左側のように、ＬＤＭＯＳが形成される側の側壁に溝側壁ｎ型領域ＮＲが形成されるようにイオン注入がなされることが好ましい。
ただし、分離用溝ＴＲＳの側壁の全面（たとえば図１３の右側を含む）にイオン注入したい場合には、半導体基板ＳＵＢを分離用溝ＴＲＳの延在する方向（図の上下方向）に延びる中心軸を中心に回転させながらイオン注入がなされることが好ましい。このようにすれば、分離用溝ＴＲＳの側壁の全面にイオン注入することができる。
図１４を参照して、図９の工程において形成されたシリコン窒化膜ＮＦおよびシリコン酸化膜ＯＸが除去された後、半導体基板ＳＵＢの主表面を覆うようにシリコン酸化膜が形成され、これによって分離用溝ＴＲＳの内部がシリコン酸化膜からなる充填絶縁層ＢＩＳにより充填される。この処理により、分離用溝ＴＲＳの真上に形成された埋め込み絶縁膜ＢＩの溝もシリコン酸化膜で充填される。
図１５を参照して、たとえば図５の工程と同様の通常の写真製版技術およびイオン注入法を用いた処理により、半導体基板ＳＵＢ内の、半導体基板ＳＵＢの主表面側の所望の位置にｎ型ウェル領域ＮＷＲが形成される。
図１６を参照して、たとえば図５の工程と同様の通常の写真製版技術およびイオン注入法を用いた処理により、半導体基板ＳＵＢ内の、半導体基板ＳＵＢの主表面側の所望の位置にｐ型ボディ領域ＢＯが形成される。ｐ型ボディ領域ＢＯは、ｎ型オフセット領域ＮＯと隣り合いｐｎ接合を構成するように形成される。
なおｐ型ボディ領域ＢＯのｐ型不純物濃度は、通常、溝側壁ｎ型領域ＮＲのｎ型不純物濃度よりも高い。このため、ｐ型ボディ領域ＢＯの形成により、特に半導体基板ＳＵＢの主表面に近い領域の溝側壁ｎ型領域ＮＲがｐ型ボディ領域ＢＯに代わる場合がある。すなわち、溝側壁ｎ型領域ＮＲは、上記のように分離用溝ＴＲＳの側壁の全面に形成されなくてもよく、側壁の少なくとも一部に（少なくともｐ+埋め込み領域ＰＢＬに達するように）形成されればよい。
図１７を参照して、これまでと同様の通常の写真製版技術およびイオン注入法を用いた処理により、ｎ+ドレイン領域ＤＲＡ、ｎ+ソース領域ＳＯおよびｐ+不純物領域ＩＲが形成される。ｎ+ドレイン領域ＤＲＡはｎ型ウェル領域ＮＷＲよりも高いｎ型不純物濃度を有し、ｎ+ソース領域ＳＯおよびｐ+不純物領域ＩＲはｐ型ボディ領域ＢＯよりも高いｎ型（ｐ型）不純物濃度を有するように形成される。
図１８を参照して、半導体基板ＳＵＢの主表面が熱酸化され、続いて熱酸化された半導体基板ＳＵＢの主表面を覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法により多結晶シリコン膜が形成される。次にイオン注入法により、多結晶シリコン膜内にリンなどのｎ型イオンが注入される。その後、通常の写真製版技術およびエッチングにより、上記の多結晶シリコン膜の一部が埋め込み絶縁膜ＢＩ上の一部に乗り上げ、かつｐ+不純物領域ＩＲ上およびｎ+ソース領域ＳＯ上に熱酸化膜としてのゲート絶縁膜ＧＩが介在するように、ゲート電極層ＧＥが形成される。
図１９を参照して、半導体基板ＳＵＢの主表面を覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜の層間絶縁膜ＩＩが形成される。その後、ｎ+ドレイン領域ＤＲＡの真上およびｎ-ソース領域ＳＯとｐ+不純物領域ＩＲとのｐｎ接合部の真上の層間絶縁膜ＩＩが通常の写真製版技術およびエッチングにより除去されコンタクトＣＴが形成される。そしてコンタクトＣＴの内部がたとえばタングステンにより充填される。さらにコンタクトＣＴの上面に接するように、たとえばスパッタリングおよび通常の写真製版技術、エッチングにより、チタンアルミニウム（ＴｉＮ）およびアルミニウム銅（ＡｌＣｕ）のパターンが形成され、このパターンによりドレイン電極ＤＥおよびソース電極ＳＥが形成される。
以上により図１に示すような半導体装置（ＬＤＭＯＳ）が形成される。なお図１９の層間絶縁膜ＩＩおよびコンタクトＣＴは、図１においては図示が省略されている。
次に、比較例を参照しながら、一実施の形態の作用効果について説明する。
図２０を参照して、比較例の半導体装置においては図１の一実施の形態と基本的に同様の構成を有するが、ｐ-エピタキシャル領域ＥＰとｎ-エピタキシャル領域ＥＮとの間の半導体基板ＳＵＢ内にはｎ型不純物を有するｎ+埋め込み領域ＮＢＬが形成されている。ｎ+埋め込み領域ＮＢＬにおけるｎ型不純物濃度は、ｎ-エピタキシャル領域ＥＮにおけるｎ型不純物濃度よりも高い。
ＬＤＭＯＳが電源回路に電力を供給するいわゆるドライバ回路として用いられるためには、ＬＤＭＯＳ自身が高耐圧であることが要求される。しかしｎ-エピタキシャル領域ＥＮとｎ+埋め込み領域ＮＢＬとの間にはｐｎ接合が構成されない。このため図２０のＬＤＭＯＳは高耐圧の要求を満足しにくい。
そこで図２０のＬＤＭＯＳが高耐圧の要求を満足するために、たとえばソース電極（ｎ+ソース領域ＳＯ）とドレイン電極（ｎ+ドレイン領域ＤＲＡ）との距離を大きくすることが考えられるが、この場合ＬＤＭＯＳのいわゆるオン抵抗が増加する可能性がある。そもそも図２０のＬＤＭＯＳは、いわゆるローサイドドライバとして用いられる場合、電力損失を低減するために、オン抵抗の低減が求められる。しかしオン抵抗を低くしようとすれば今度は耐圧が低くなるため、オン抵抗と耐圧とはいわゆるトレードオフの関係になる。
図２１を参照して、この回路図にはハイサイド素子としてのハイサイドドライバＴＲHのソース領域とローサイド素子としてのローサイドドライバＴＲLのドレイン領域とが接続され、この接続される箇所には負荷が接続される。ハイサイドドライバＴＲHのドレイン領域には電圧Ｖｄｄ（たとえば４５Ｖ）が印加され、ローサイドドライバＴＲLのソース領域および上記の負荷は接地されている（言い換えれば０Ｖの電圧が印加されている）。
そこで図２２を参照して、一実施の形態（図１）と同様に、ｎ+埋め込み領域ＮＢＬの代わりに（ｐ-エピタキシャル領域ＥＰよりも不純物濃度が高い）ｐ+埋め込み領域ＰＢＬが形成される。このようにすれば、ｎ-エピタキシャル領域ＥＮとｐ+埋め込み領域ＰＢＬとのｐｎ接合に空乏層が延びるため、ｎ型オフセット領域ＮＯとｐ型ボディ領域ＢＯとのｐｎ接合における急激な電界の上昇が抑えられる。電界の上昇が緩和されることにより耐圧が上昇するため、ＬＤＭＯＳのサイズを縮小しても耐圧を高めることができ、オン抵抗の低下と耐圧の増加との双方を同時に実現することができる。
図２３を参照して、これは図２（Ｂ）と基本的に同様の構成であり、図２２の構成が適用されているが、溝側壁ｎ型領域ＮＲが形成されていない点において図２（Ｂ）と異なっている。
図２３の半導体装置は、ｎ型不純物濃度がたとえば約１×１０15ｃｍ-3以上５×１０15ｃｍ-3以下と比較的低くなるようにｎ-エピタキシャル領域ＥＮが形成される。このため、特にプロセスの最中にｎ-エピタキシャル領域ＥＮが露出した場合に、露出したｎ-エピタキシャル領域ＥＮから不純物などが侵入する不具合が発生し得る。したがって図２３の構成は汚染を誘発する要因となり得る。このことについて以下にさらに詳しく説明する。
図２４を参照して、たとえば図９の工程のように、分離用溝ＴＲＳを形成するためのマスクパターン（埋め込み絶縁膜ＢＩ、シリコン窒化膜ＮＦおよびシリコン酸化膜ＯＸ）が形成された際、マスクパターンの端部としての（最終的に分離用溝ＴＲＳとなる）溝が形成される領域において、ｎ-エピタキシャル領域ＥＮの表面が露出する。
ここで、たとえばこのｎ-エピタキシャル領域ＥＮの露出した表面に異物ＦＲＮが付着した場合を考える。異物ＦＲＮは、たとえばクリーンルーム内の雰囲気中に含まれるボロンなどのｐ型不純物である。
図２５を参照して、上記の異物ＦＲＮが存在する状態で図１２の工程に示すような分離用溝ＴＲＳが形成されれば、分離用溝ＴＲＳの側壁に異物ＦＲＮ（ｐ型不純物）が叩き込まれ、側壁およびその近傍にｐ型不純物領域ＰＲが形成されてしまう場合がある。
図２６を参照して、図２５の状態で後工程が行なわれ、図１６の工程と同様にｐ型ボディ領域ＢＯが形成されれば、このｐ型ボディ領域ＢＯとｐ型不純物領域ＰＲとｐ+埋め込み領域ＰＢＬとが互いに電気的に接続されて短絡を起こす可能性がある。
そこで一実施の形態のように、ｐ型不純物領域ＰＲが形成される恐れのある分離用溝ＴＲＳの側壁に、ｎ-エピタキシャル領域ＥＮよりもｎ型不純物濃度の高い溝側壁ｎ型領域ＮＲが形成されることにより、溝側壁ｎ型領域ＮＲが形成されない場合に比べて溝側壁ｎ型領域ＮＲにｐ型不純物領域ＰＲが形成される不具合の発生が抑制される。その結果、ｐ型ボディ領域ＢＯとｐ+埋め込み領域ＰＢＬとの短絡を抑制することができる。
分離用溝ＴＲＳが主表面からｐ+埋め込み領域ＰＢＬに達するように延在するため、溝側壁ｎ型領域ＮＲをｐ+埋め込み領域ＰＢＬに達するように側壁に沿って延在させることができる。このためより確実に、ｐ型ボディ領域ＢＯとｐ+埋め込み領域ＰＢＬとの短絡を抑制することができる。
以上をまとめると、一実施の形態のＬＤＭＯＳは、オン抵抗の低下と耐圧の増加との双方を同時に実現するとともに、ｐ型ボディ領域ＢＯとｐ+埋め込み領域ＰＢＬとの短絡を抑制することができる。
ただし溝側壁ｎ型領域ＮＲのｎ型不純物濃度がｐ+埋め込み領域ＰＢＬのｐ型不純物濃度を上回れば、ｐ+埋め込み領域ＰＢＬのｐ型不純物が溝側壁ｎ型領域ＮＲのｎ型不純物に打ち消されてｐ+埋め込み領域ＰＢＬが消滅する恐れがある。溝側壁ｎ型領域ＮＲのｎ型不純物濃度をｐ+埋め込み領域ＰＢＬのｐ型不純物濃度より低くすることにより、このような不具合の発生を抑制することができる。
たとえば図１０のように分離用溝ＴＲＳがｐ+埋め込み領域ＰＢＬに達し、さらにｐ+埋め込み領域ＰＢＬを貫通するように形成されることにより、分離用溝ＴＲＳの内部の半導体素子と分離用溝ＴＲＳの外部の半導体素子とがより確実に電気的に分離される。このため半導体装置全体の耐圧をより上昇させることができる。
なおｐ+埋め込み領域ＰＢＬと分離用溝ＴＲＳとが接続するように形成されることにより、ＬＤＭＯＳのＲＥＳＵＲＦ効果を最大限に発揮することができる。
さらにたとえば図１３に示すように、側壁に対して斜め方向からｎ型イオン（リン）が注入されるため、側壁の深さに関わらず一定の濃度となるようにイオン注入することができ、注入量を精密に制御することができる。
（実施の形態２）
図２７を参照して、この平面図の分離用溝ＴＲＳに囲まれた領域にＬＤＭＯＳなどの半導体装置が形成されている。そして図２７においては分離用溝ＴＲＳのＬＤＭＯＳが配置される側（分離用溝ＴＲＳの内側）の側壁、およびＬＤＭＯＳと反対側（分離用溝ＴＲＳの外側）の側壁に溝側壁ｎ型領域ＮＲが形成されている。
これに対して図２８を参照して、溝側壁ｎ型領域ＮＲは、少なくとも分離用溝ＴＲＳのＬＤＭＯＳ側のみに形成されていてもよく、ＬＤＭＯＳと反対側（分離用溝ＴＲＳの外側）の側壁には溝側壁ｎ型領域ＮＲが形成されていなくてもよい。
溝側壁ｎ型領域ＮＲは、上記のようにＬＤＭＯＳを構成するｐ型ボディ領域ＢＯとｐ+埋め込み領域ＰＢＬとの間にｐ型不純物領域ＰＲ（図２５参照）が形成される不具合を抑制する目的で形成される。このため溝側壁ｎ型領域ＮＲは、ｐ型ボディ領域ＢＯが形成される側、すなわちＬＤＭＯＳ側のみに形成されていてもよい。
なお図２７のように分離用溝ＴＲＳのＬＤＭＯＳ側とＬＤＭＯＳと反対側との双方に溝側壁ｎ型領域ＮＲが形成される場合には、上記のように半導体基板ＳＵＢを回転させながらイオン注入法の処理を行なうことが好ましい。しかし図２８のように分離用溝ＴＲＳのＬＤＭＯＳ側のみに溝側壁ｎ型領域ＮＲが形成された態様は、たとえばＬＤＭＯＳと反対側の側壁にはイオン注入がなされないようなマスクパターンを形成することにより形成することができる。
また図２７および図２８のように矩形の平面形状を有する溝側壁ｎ型領域ＮＲは、矩形の各面ごとにイオン注入を行なう、すなわち同様の処理を各面ごとに４回繰り返すことにより形成される。
（実施の形態３）
まず図２９を用いて本実施の形態の半導体装置の構成について説明する。
図２９を参照して、本実施の形態の半導体装置は図１の一実施の形態の半導体装置と基本的に同様の構成を有しているが、図２９においてはｐ+埋め込み領域ＰＢＬの代わりにｎ+埋め込み領域ＮＢＬが、ｎ-エピタキシャル領域ＥＮの代わりにｐ-エピタキシャル領域ＥＰが、それぞれ形成されている。また分離用溝ＴＲＳの側壁には溝側壁ｎ型領域ＮＲが形成されていない。以上の各点において、図２９は図１と異なっているが、その他の各点においては、図２９は図１と同様の構成を有している。
図２９のＬＤＭＯＳは、ｎ+埋め込み領域ＮＢＬとｐ-エピタキシャル領域ＥＰとがｐｎ接合を構成し、このｐｎ接合の部分において空乏層が延びるため、ｎ型オフセット領域ＮＯとｐ型ボディ領域ＢＯとのｐｎ接合における急激な電界の上昇が抑えられ、ＬＤＭＯＳの高い耐圧が確保できる。
また図２９のＬＤＭＯＳは、比較的高いｎ型不純物濃度を有するｎ+埋め込み領域ＮＢＬの存在により、ｐ型ボディ領域ＢＯとｎ+埋め込み領域ＮＢＬとが短絡する不具合が抑制される。またｐ型ボディ領域ＢＯとｎ+埋め込み領域ＮＢＬとの間にはもともとｐ型のエピタキシャル領域ＥＰが形成されている。このため図２９のＬＤＭＯＳにおいては、分離用溝ＴＲＳからのｐ型不純物の異物による汚染の可能性が低減される。
図２０のＬＤＭＯＳは、いわゆるローサイドドライバとしての使用も可能であるが、ハイサイドドライバとしての使用も可能である。たとえば単一の半導体基板ＳＵＢに図１のｐ+埋め込み領域ＰＢＬおよびｎ-エピタキシャル領域ＥＮを有するＬＤＭＯＳと、図２０のｎ+埋め込み領域ＮＢＬおよびｎ-エピタキシャル領域ＥＮを有するＬＤＭＯＳとの双方が形成され、前者がローサイドドライバとして、後者がハイサイドドライバとして用いられる半導体装置を形成することができる。以下、図３０を参照しながら、図１のローサイドドライバと図２０のハイサイドドライバとの双方を有する半導体装置におけるドライバ間のリークの特性について説明する。
図３０を参照して、このグラフの横軸は、図２０のＬＤＭＯＳがハイサイドドライバとして用いられた場合に、ソース−ドレイン間に印加される電圧の値ＶＣの相対値を示し、このグラフの縦軸は図２０のハイサイドドライバと図１のローサイドドライバとの間を流れるリーク電流ＩＣの相対値を示している。また当該ＬＤＭＯＳがハイサイドドライバとして用いられた場合に要求されるＶＣの規格の値、すなわち不具合なく使用できるよう要求される電圧の値が図中に示される。またグラフ中のｎ型不純物（リン）のドーズ量は、半導体基板ＳＵＢに図２０のハイサイドドライバとしての（ｎ+埋め込み領域ＮＢＬを有する）ＬＤＭＯＳと一緒に組み込まれる図１のローサイドドライバとしての（ｐ+埋め込み領域ＰＢＬを有する）ＬＤＭＯＳの溝側壁ｎ型領域ＮＲを形成するためのドーズ量を示している。
図３０より、図２０のＬＤＭＯＳとともに同一の半導体基板ＳＵＢに組み込まれる図１のＬＤＭＯＳの溝側壁ｎ型領域ＮＲを形成するためのドーズ量が９×１０13／ｃｍ2になると、溝側壁ｎ型領域ＮＲを介在した、ハイサイドドライバとローサイドドライバとの間の電流のリークが増加する。このため、ドーズ量が９×１０13／ｃｍ2の条件下において（図３（Ｂ）よりこのときのリンの最大不純物濃度は約４×１０16ｃｍ-3）、ソース−ドレイン間に印加される電圧ＶＣの規格値未満の電圧においてもハイサイドドライバとローサイドドライバとの間のリーク電流値が上昇する。
したがってこのような電流のリークを抑制する観点から、上記ドーズ量は９×１０13／ｃｍ2未満とすることが好ましい。以上より、上記のように、溝側壁ｎ型領域ＮＲを形成するためのリンのドーズ量を３×１０13／ｃｍ2以上７×１０13／ｃｍ2以下とすることが好ましい。
最後に、図３１を用いて、一実施の形態の要点を抽出したものを説明する。
図３１を参照して、一実施の形態のたとえばＬＤＭＯＳなどの半導体装置は、主表面を有する半導体基板ＳＵＢ内に形成されたｐ-エピタキシャル領域ＥＰと、半導体基板ＳＵＢ内であってｐ-エピタキシャル領域ＥＰの、半導体基板ＳＵＢの主表面側に形成されたｎ-エピタキシャル領域ＥＮとを有している。また当該半導体装置は、半導体基板ＳＵＢ内であってｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側に形成されたｎ型オフセット領域ＮＯと、ｎ-エピタキシャル領域ＥＮの、半導体基板ＳＵＢの主表面側において、ｎ型オフセット領域ＮＯと隣り合いｐｎ接合を構成するように半導体基板ＳＵＢ内に形成されるｐ型ボディ領域ＢＯとを有している。当該半導体装置は、ｐ-エピタキシャル領域ＥＰとｎ-エピタキシャル領域ＥＮとの間の半導体基板ＳＵＢ内に形成され、かつｐ-エピタキシャル領域ＥＰよりも高いｐ型不純物濃度を有するｐ+埋め込み領域ＰＢＬと、ｎ型オフセット領域ＮＯを含むＬＤＭＯＳの周囲を取り囲むように、半導体基板ＳＵＢの主表面からｐ+埋め込み領域ＰＢＬに達するように延在する分離用溝ＴＲＳを有している。当該半導体装置は、分離用溝ＴＲＳの側壁のうち、ＬＤＭＯＳが形成される側の側壁の少なくとも一部（たとえば図３１の下側）に形成された溝側壁ｎ型領域ＮＲを有している。溝側壁ｎ型領域ＮＲにおけるｎ型不純物濃度はｎ-エピタキシャル領域ＥＮにおけるｎ型不純物濃度よりも高い。溝側壁ｎ型領域ＮＲはｐ+埋め込み領域ＰＢＬに達するように分離用溝ＴＲＳの側壁に沿って延在する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＩ 埋め込み絶縁膜、ＢＩＳ 充填絶縁層、ＢＯ ｐ型ボディ領域、ＤＥ ドレイン電極、ＤＲＡ ｎ+ドレイン領域、ＥＮ ｎ-エピタキシャル領域、ＥＰ ｐ-エピタキシャル領域、ＦＲＮ 異物、ＧＥ ゲート電極層、ＧＩ ゲート絶縁膜、ＩＩ 層間絶縁膜、ＩＲ ｐ+不純物領域、ＮＢＬ ｎ+埋め込み領域、ＮＯ ｎ型オフセット領域、ＮＲ 溝側壁ｎ型領域、ＮＷＲ ｎ型ウェル領域、ＰＢＬ ｐ+埋め込み領域、ＰＨＲ フォトレジストパターン、ＰＲ ｐ型不純物領域、ＳＥ ソース電極、ＳＯ ｎ+ソース領域、ＴＲH ハイサイドドライバ、ＴＲL ローサイドドライバ、ＴＲＳ 分離用溝。

Claims (6)

  1. 主表面を有する半導体基板と、
    前記半導体基板内に形成された第１導電型の第１領域と、
    前記半導体基板内であって前記第１領域の前記主表面側に形成された第２導電型の第２領域と、
    前記半導体基板内であって前記第２領域の前記主表面側に形成される第２導電型の第３領域と、
    前記第２領域の前記主表面側において前記第３領域と隣り合いｐｎ接合を構成するように前記半導体基板内に形成される第１導電型の第４領域と、
    前記第１領域と前記第２領域との間の前記半導体基板内に形成され、かつ前記第１領域よりも高い第１導電型の不純物濃度を有する第１導電型の埋め込み領域と、
    前記第３領域を含む素子領域の周囲を取り囲むように、前記主表面から前記埋め込み領域に達するように延在する分離用溝と、
    前記分離用溝の側壁のうち前記素子領域側の前記側壁の少なくとも一部に形成された第２導電型の溝側壁高濃度領域とを備え、
    前記溝側壁高濃度領域における第２導電型の不純物濃度は前記第２領域における第２導電型の不純物濃度よりも高く、
    前記溝側壁高濃度領域は前記埋め込み領域に達するように前記側壁に沿って延在する、半導体装置。
  2. 第１導電型はｐ型であり、第２導電型はｎ型である、請求項１に記載の半導体装置。
  3. 前記溝側壁高濃度領域における第２導電型の不純物濃度は、前記埋め込み領域における第１導電型の不純物濃度よりも低い、請求項１に記載の半導体装置。
  4. 前記分離用溝は、前記主表面から前記埋め込み領域を少なくとも貫通するように延在する、請求項１に記載の半導体装置。
  5. 主表面を有し、第１導電型の第１領域を有する半導体基板を準備する工程と、
    前記半導体基板内の前記第１領域の前記主表面側に、前記第１領域よりも高い第１導電型の不純物濃度を有する第１導電型の埋め込み領域を形成する工程と、
    前記半導体基板内の前記第１領域および前記埋め込み領域の前記主表面側に第２導電型の第２領域を形成する工程と、
    前記半導体基板内の前記第２領域の前記主表面側に第２導電型の第３領域を形成する工程と、
    前記第３領域を含む素子領域の周囲を取り囲むように、前記主表面から前記埋め込み領域に達するように延在する分離用溝を形成する工程と、
    前記分離用溝の側壁のうち前記素子領域側の前記側壁の少なくとも一部に第２導電型の溝側壁高濃度領域を形成する工程と、
    前記第２領域の前記主表面側において前記第３領域と隣り合いｐｎ接合を構成するように前記半導体基板内に第１導電型の第４領域を形成する工程とを備え、
    前記溝側壁高濃度領域における第２導電型の不純物濃度は前記第２領域における第２導電型の不純物濃度よりも高く、
    前記溝側壁高濃度領域は前記埋め込み領域に達するように前記側壁に沿って延在する、半導体装置の製造方法。
  6. 前記溝側壁高濃度領域を形成する工程においては、
    前記側壁に対して斜め方向から第２導電型の不純物がイオン注入される、請求項５に記載の半導体装置の製造方法。
JP2012198183A 2012-09-10 2012-09-10 半導体装置およびその製造方法 Active JP5887233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012198183A JP5887233B2 (ja) 2012-09-10 2012-09-10 半導体装置およびその製造方法
US13/965,559 US9099548B2 (en) 2012-09-10 2013-08-13 Semiconductor device and method of manufacturing same
CN201310409729.XA CN103681862B (zh) 2012-09-10 2013-09-10 半导体器件及其制造方法
EP13183690.0A EP2706566B1 (en) 2012-09-10 2013-09-10 Semiconductor device and method of manufacturing same
US14/753,212 US20150303096A1 (en) 2012-09-10 2015-06-29 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198183A JP5887233B2 (ja) 2012-09-10 2012-09-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014053523A JP2014053523A (ja) 2014-03-20
JP5887233B2 true JP5887233B2 (ja) 2016-03-16

Family

ID=49117767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198183A Active JP5887233B2 (ja) 2012-09-10 2012-09-10 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US9099548B2 (ja)
EP (1) EP2706566B1 (ja)
JP (1) JP5887233B2 (ja)
CN (1) CN103681862B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5887233B2 (ja) * 2012-09-10 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置
JP6362936B2 (ja) * 2014-06-30 2018-07-25 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US9401410B2 (en) * 2014-11-26 2016-07-26 Texas Instruments Incorporated Poly sandwich for deep trench fill
CN105845729B (zh) * 2015-01-15 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP2017117882A (ja) * 2015-12-22 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6591312B2 (ja) * 2016-02-25 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
CN108269841B (zh) * 2016-12-30 2020-12-15 无锡华润上华科技有限公司 横向扩散金属氧化物半导体场效应管
JP6920137B2 (ja) * 2017-08-31 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6956600B2 (ja) * 2017-11-10 2021-11-02 エイブリック株式会社 半導体装置
US10566200B2 (en) * 2018-04-03 2020-02-18 Texas Instruments Incorporated Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings
US10672903B2 (en) * 2018-07-25 2020-06-02 Nxp Usa, Inc. Semiconductor device with drain active area
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN116705609A (zh) * 2022-02-25 2023-09-05 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334136A (ja) * 1993-05-20 1994-12-02 Sharp Corp 半導体装置およびその製造方法
JPH0864686A (ja) 1994-08-25 1996-03-08 Nippondenso Co Ltd 半導体装置及びその製造方法
JP2998662B2 (ja) * 1996-11-15 2000-01-11 日本電気株式会社 半導体装置
JPH11340454A (ja) * 1998-05-28 1999-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
TW417307B (en) * 1998-09-23 2001-01-01 Koninkl Philips Electronics Nv Semiconductor device
JP2001345377A (ja) * 2000-06-01 2001-12-14 Unisia Jecs Corp 半導体装置
JP2002237575A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置及びその製造方法
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP2005347367A (ja) * 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
US7427795B2 (en) * 2004-06-30 2008-09-23 Texas Instruments Incorporated Drain-extended MOS transistors and methods for making the same
JP5040135B2 (ja) * 2006-03-24 2012-10-03 株式会社日立製作所 誘電体分離型半導体装置及びその製造方法
JP5534298B2 (ja) * 2009-06-16 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5010660B2 (ja) * 2009-09-25 2012-08-29 株式会社東芝 半導体装置およびその製造方法
JP2013247188A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 半導体装置
JP5887233B2 (ja) * 2012-09-10 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN103681862A (zh) 2014-03-26
JP2014053523A (ja) 2014-03-20
US20150303096A1 (en) 2015-10-22
EP2706566B1 (en) 2017-12-20
EP2706566A1 (en) 2014-03-12
US20140070287A1 (en) 2014-03-13
US9099548B2 (en) 2015-08-04
CN103681862B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
JP5887233B2 (ja) 半導体装置およびその製造方法
US8541862B2 (en) Semiconductor device with self-biased isolation
JP6591312B2 (ja) 半導体装置
US9508845B1 (en) LDMOS device with high-potential-biased isolation ring
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2009088199A (ja) 半導体装置
JP5432750B2 (ja) 半導体装置及び半導体装置の製造方法
TWI427789B (zh) 半導體裝置及其製造方法
JP5739826B2 (ja) 半導体装置
JP5432751B2 (ja) 半導体装置及び半導体装置の製造方法
JP6257525B2 (ja) 半導体装置
US9831338B1 (en) Alternating source region arrangement
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2007019200A (ja) 半導体装置およびその製造方法
TW201601310A (zh) 半導體裝置
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP5055722B2 (ja) 半導体装置および半導体装置の製造方法
WO2016046901A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP6368105B2 (ja) トレンチ型ｍｏｓｆｅｔ半導体装置
JP2012195394A (ja) 半導体装置の製造方法
JP5973824B2 (ja) 電界効果トランジスタ及び半導体装置
JP2009043795A (ja) 半導体装置
JP2009259968A (ja) 半導体装置及びその製造方法
JP4425295B2 (ja) 半導体装置
JP2010171084A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5887233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250