KR100947941B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100947941B1 KR100947941B1 KR1020070138544A KR20070138544A KR100947941B1 KR 100947941 B1 KR100947941 B1 KR 100947941B1 KR 1020070138544 A KR1020070138544 A KR 1020070138544A KR 20070138544 A KR20070138544 A KR 20070138544A KR 100947941 B1 KR100947941 B1 KR 100947941B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- field insulating
- insulating layer
- region
- well
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 210000000746 body region Anatomy 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
Abstract
실시예에서는 반도체 소자 및 그 제조방법에 관해 개시된다.
실시예에 따른 반도체 소자는 반도체 기판 상에 형성된 제1 도전형의 웰; 상기 제1 도전형의 웰 내에 형성된 제2 도전형의 body 영역; 상기 body 영역의 표면에 형성된 제1 도전형의 소스 영역; 상기 제1 도전형의 웰의 표면에 형성된 제1 도전형의 드레인 영역; 상기 제1 도전형의 소스 영역과 제1 도전형의 드레인 영역 사이에 배치된 필드 절연층; 및 상기 필드 절연층 상에 형성된 게이트 전극이 포함되고, 상기 제1 도전형의 소스 영역은 상기 제1 도전형의 드레인 영역 보다 낮은 위치에 형성된다.
LDMOS
Description
실시예에서는 반도체 소자 및 그 제조방법에 관해 개시된다.
전력용 반도체 소자로는 반도체의 이론적 항복 전압에 가까운 고전압에서의 동작이 가능한 소자가 바람직하다. 이에 따라, 고전압을 사용하는 외부 시스템이 집적 회로에 의해 제어되는 경우, 집적 회로는 내부에 고전압 제어를 위한 소자가 필요하게 되고, 이러한 소자는 높은 브레이크 다운 전압(Breakdown Voltage)을 갖는 구조를 필요로 한다.
즉, 고전압이 집적 인가되는 트랜지스터의 드레인 또는 소스에 있어서는 드레인 및 소스와 반도체 기판 사이의 펀치 쓰루(punch through) 전압과, 드레인 및 소스와 웰(well) 또는 기판 사이의 브레이크 다운 전압이 고전압보다 커야 한다.
상기 고전압 반도체 소자중 고전압용 MOS인 LDMOS(lateral diffused MOS) 소자는 채널영역과 드레인 전극이 드리프트 영역(Drift Region)을 두고 분리되어 게이트 전극에 의하여 제어되어 고전압에 적합한 구조를 갖는다.
한편, 종래의 LDMOS 소자는 소스 영역과 드레인 영역이 반도체 기판 상에 동 일한 높이에 형성되고, 소스 영역과 드레인 영역 사이에 LOCOS(Local Oxidation of Silicon) 절연막이 배치된다.
상기 LOCOS 절연막은 반도체 기판의 일정 깊이까지 형성되므로, 상기 소스 영역으로 부터 채널 영역을 지나 이동하는 전자는 반도체 기판의 일정 깊이까지 형성된 LOCOS 절연막의 하부를 지나 드레인 영역으로 이동한다.
이와 같은 종래의 LDMOS 소자는 전자의 이동 길이가 길어 온 저항(Ron)이 증가되는 문제점이 있다.
실시예는 반도체 소자 및 그 제조방법을 제공한다.
실시예는 온 저항이 감소된 반도체 소자 및 그 제조방법을 제공한다.
실시예에 따른 반도체 소자는 반도체 기판 상에 형성된 제1 도전형의 웰; 상기 제1 도전형의 웰 내에 형성된 제2 도전형의 body 영역; 상기 body 영역의 표면에 형성된 제1 도전형의 소스 영역; 상기 제1 도전형의 웰의 표면에 형성된 제1 도전형의 드레인 영역; 상기 제1 도전형의 소스 영역과 제1 도전형의 드레인 영역 사이에 배치된 필드 절연층; 및 상기 필드 절연층 상에 형성된 게이트 전극이 포함되고, 상기 제1 도전형의 소스 영역은 상기 제1 도전형의 드레인 영역 보다 낮은 위치에 형성된다.
실시예에 따른 반도체 소자의 제조방법은 반도체 기판 상에 제1 도전형의 웰을 형성하는 단계; 상기 제1 도전형의 웰이 형성된 반도체 기판 상에 필드 절연층을 형성하는 단계; 상기 필드 절연층을 선택적으로 식각하는 단계; 상기 필드 절연층의 일측에 제1 도전형의 불순물 이온을 주입하여 드레인 영역을 형성하고, 상기 선택적으로 식각된 필드 절연층을 통해 제1 도전형의 불순물 이온 및 제2 도전형의 불순물 이온을 주입하여 상기 선택적으로 식각된 필드 절연층의 하측에 제2 도전형의 body 영역과 상기 제2 도전형의 body 영역의 표면에 형성된 제1 도전형의 소스 영역을 형성하는 단계; 및 상기 필드 절연층 상에 게이트 전극을 형성하고 상기 제 2 도전형의 body 영역 상측의 필드 절연층을 제거하는 단계가 포함된다.
실시예는 반도체 소자 및 그 제조방법을 제공할 수 있다.
실시예는 온 저항이 감소된 반도체 소자 및 그 제조방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체 소자 및 그 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시예에 따른 반도체 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 기판(10)에 제1 도전형의 매몰층(11) 및 제1 도전형의 웰(12)이 형성되고, 상기 제1 도전형의 웰(12)의 상측에 제2 도전형의 P-body 영역(30)이 형성된다.
상기 제1 도전형의 매몰층(11)은 불순물 주입에 의해 형성된 것이 예시되어 있으나, 상기 제1 도전형의 매몰층(11) 대신 버퍼 산화막과 같은 절연물질이 매립될 수도 있다.
상기 P-body 영역(30)에는 제1 도전형의 소스 영역(31)과 제2 도전형의 소스 콘택 영역(32)가 형성된다.
상기 제1 도전형의 소스 영역(31)의 일측에는 필드 절연층(20)이 형성되고, 상기 필드 절연층(20)의 일측에는 드레인 영역(33)이 형성된다.
상기 필드 절연층(20)은 LOCOS(Local Oxidation of Silicon) 공정에 의해 형성된 절연막이거나 STI(Shallow Trench Isolation) 공정에 의해 형성된 절연막이 될 수 있으며, 실시예에서는 LOCOS 공정에 의해 형성된 산화막이 개시되어 있다.
상기 필드 절연층(20)의 상측에는 게이트 전극(40)이 형성되고, 상기 게이트 전극(40)의 측벽에는 스페이서(41)가 형성된다.
실시예에서는 상기 필드 절연층(20)이 게이트 전극(40)의 게이트 절연막으로써 기능을 하는 것이 예시되어 있으나, 상기 필드 절연층(20)이 완전히 제거되고 별도의 게이트 절연막을 형성하는 것도 가능하다.
실시예에 따른 반도체 소자는 필드 절연층(20)을 트렌치 형태로 선택적으로 제거한 후, 그 아래에 소스 영역(31), 소스 콘택 영역(32), P-body 영역(30)을 형성한다.
그리고, 상기 필드 절연층(20)이 선택적으로 제거된 부분과 제거되지 않는 부분 상에 게이트 전극(40)을 형성한다.
한편, 실시예에 따른 반도체 소자는 소스 영역(31)이 상기 필드 절연층(20)의 하면과 동일한 위치 또는 낮은 위치에 형성된다. 또한, 상기 소스 영역(31)이 상기 드레인 영역(33) 보다 낮은 위치에 형성된다.
따라서, 상기 소스 영역(31)으로부터 방출된 전자는 수평 방향 및 상측 방향으로 이동하여 드레인 영역(33)으로 흐르게 된다.
실시예에 따른 반도체 소자는 종래의 LDMOS 소자에 비해 전자의 이동 경로가 짧아 온 저항이 감소될 수 있다. 또한, 필드 절연층(20)의 두께가 종래의 LDMOS 소자에 비해 감소되어야 하는 것은 아니므로 브레이크 다운 전압은 종래와 유사하다.
도 2 내지 도 6은 실시예에 따른 반도체 소자의 제조방법을 설명하는 도면이 다.
도 2를 참조하면, 반도체 기판(10) 상에 제1 도전형의 불순물 이온을 주입하여 제1 도전형의 매몰층(11) 및 제1 도전형의 웰(12)을 형성한다.
여기서, 제1 도전형의 불순물은 N형 불순물 또는 P형 불순물이 될 수 있으며, 실시예에서는 N형 불순물 이온이 사용된 것이 예시되어 있다.
도 3을 참조하면, 상기 반도체 기판(10) 상에 선택적으로 필드 절연층(20)을 형성한다.
상기 필드 절연층(20)은 LOCOS(Local Oxidation of Silicon) 공정에 의해 형성된 절연막이거나 STI(Shallow Trench Isolation) 공정에 의해 형성된 절연막이 될 수 있으며, 실시예에서는 LOCOS 공정에 의해 형성된 산화막이 개시되어 있다.
도 4를 참조하면, 상기 필드 절연층(20)의 일부를 트렌치 형태로 선택적으로 식각하여 식각된 필드 절연층(20)이 반도체 기판(10) 상에 얇은 두께로 형성되도록 한다.
도 5를 참조하면, 상기 필드 절연층(20)과 필드 절연층(20) 사이에 제1 도전형의 불순물 이온을 주입하여 드레인 영역(33)을 형성하고, 상기 트렌치 형태로 식각된 필드 절연층(20)의 하측에 제1 도전형의 불순물 이온과 제2 도전형의 불순물 이온을 주입하여 P-body 영역(30), 제1 도전형의 소스 영역(31), 제2 도전형의 소스 콘택 영역(32)을 형성한다.
도 6을 참조하면, 상기 필드 절연층(20) 상에 폴리실리콘을 증착하고 패터닝하여 게이트 전극(40)을 형성한다.
상기 게이트 전극(40)을 식각하여 패터닝할 때, 상기 트렌치 형태로 식각되어 얇게 존재하는 필드 절연층(20)을 함께 제거한다. 그리고, 상기 게이트 전극(40)의 측벽에 스페이서(41)를 형성한다.
이후, 상기 소스 영역(31) 및 소스 콘택 영역(32), 드레인 영역(33)에 콘택을 형성하며, 이 경우 실리사이드 공정이 이용될 수 있다.
도 1은 실시예에 따른 반도체 소자를 설명하기 위한 도면.
도 2 내지 도 6은 실시예에 따른 반도체 소자의 제조방법을 설명하는 도면.
Claims (10)
- 반도체 기판 상에 형성된 제1 도전형의 웰;상호 이격되어 상기 제1 도전형의 웰 위에 형성된 다수의 필드 절연층;상기 필드 절연층의 중간 부분이 식각되어 노출된 상기 제1 도전형의 웰 내에 형성된 제2 도전형의 body 영역;상기 body 영역의 표면에 형성된 제1 도전형의 소스 영역;상기 필드 절연층 사이의 상기 제1 도전형의 웰의 표면에 형성됨으로써 상기 제1 도전형의 소스 영역보다 높은 위치에 형성된 제1 도전형의 드레인 영역; 및상기 필드 절연층의 식각된 측면 및 표면에 형성된 게이트 전극을 포함하는 반도체 소자.
- 삭제
- 제 1항에 있어서,상기 필드 절연층은 하측 일부가 상기 반도체 기판에 매립된 형태이고, 상측 일부가 상기 반도체 기판 위로 돌출된 형태를 이루며,상기 필드 절연층의 식각된 중간 부분에 형성된 상기 소스 영역의 상면은 상기 필드 절연층의 하면과 동일한 높이에 형성되고, 상기 필드 절연층 사이에 형성된 상기 드레인 영역보다 낮은 위치에 형성된 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서, 상기 제1 도전형의 소스 영역은상기 body 영역에 형성됨에 있어서 상기 필드 절연층의 식각된 양측면에 접하여 2개로 형성되고, 상호 이격되며,상기 이격된 제1 도전형의 소스 영역 사이의 상기 body 영역에 형성된 제2 도전형의 소스 콘택 영역이 포함되는 반도체 소자.
- 제 1항에 있어서,상기 제1 도전형의 웰의 하측에 제1 도전형의 매몰층이 형성되는 반도체 소자.
- 반도체 기판 상에 제1 도전형의 웰을 형성하는 단계;상기 제1 도전형의 웰이 형성된 반도체 기판 상에 상호 이격된 다수의 필드 절연층을 형성하는 단계;상기 필드 절연층의 중간 부분을 선택적으로 식각하는 단계;상기 필드 절연층 사이의 상기 제1 도전형의 웰에 제1 도전형의 불순물 이온을 주입하여 드레인 영역을 형성하고, 상기 필드 절연층의 식각된 중간 부분 하측에 제2 도전형의 body 영역을 형성하며, 상기 body 영역의 양측에 서로 이격된 2개의 제1 도전형의 소스 영역을 형성하고, 상기 제1 도전형의 소스 영역 사이에 제2 도전형의 소스 콘택 영역을 형성하는 단계;상기 필드 절연층 상에 게이트 전극을 형성하는 단계; 및상기 선택적으로 식각된 상기 필드 절연층의 중간 부분에 잔존된 층을 제거하여 상기 게이트 전극이 상기 필드 절연층의 식각된 측면 및 표면에 형성되도록 하는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 제 6항에 있어서,상기 필드 절연층은 하측 일부가 상기 반도체 기판에 매립된 형태이고, 상측 일부가 상기 반도체 기판 위로 돌출된 형태를 이루며,상기 필드 절연층의 식각된 중간 부분에 형성된 상기 소스 영역의 상면은 상기 필드 절연층의 하면과 동일한 높이에 형성되고, 상기 필드 절연층 사이에 형성된 상기 드레인 영역보다 낮은 위치에 형성된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 제 6항에 있어서,상기 제1 도전형의 웰의 하측에 제1 도전형의 매몰층을 형성하는 단계가 더 포함되는 반도체 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138544A KR100947941B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자 및 그 제조방법 |
| US12/248,141 US7944002B2 (en) | 2007-12-27 | 2008-10-09 | Semiconductor device and method for fabricating the same |
| CNA2008101755910A CN101471377A (zh) | 2007-12-27 | 2008-11-07 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138544A KR100947941B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090070513A KR20090070513A (ko) | 2009-07-01 |
| KR100947941B1 true KR100947941B1 (ko) | 2010-03-15 |
Family
ID=40797097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138544A KR100947941B1 (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7944002B2 (ko) |
| KR (1) | KR100947941B1 (ko) |
| CN (1) | CN101471377A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659095B (zh) * | 2013-11-25 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 一种射频ldmos器件及其制造方法 |
| JP6339404B2 (ja) * | 2014-04-10 | 2018-06-06 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN107492497A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN109888015A (zh) * | 2017-12-06 | 2019-06-14 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290078A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET without field plate structure |
| KR100649867B1 (ko) * | 2005-12-14 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 고전압 반도체소자 및 그 제조방법 |
| KR100684428B1 (ko) | 2004-12-29 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
| US6537899B2 (en) * | 1997-09-16 | 2003-03-25 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| US6818950B1 (en) * | 2003-05-13 | 2004-11-16 | Micrel, Inc. | Increasing switching speed of geometric construction gate MOSFET structures |
| US6946335B1 (en) * | 2004-11-24 | 2005-09-20 | Bcd Semiconductor Manufacturing Limited | Method of manufacturing improved double-diffused metal-oxide-semiconductor device with self-aligned channel |
| JP3897801B2 (ja) * | 2005-08-31 | 2007-03-28 | シャープ株式会社 | 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 |
| KR100628250B1 (ko) * | 2005-09-28 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 전력용 반도체 소자 및 그의 제조방법 |
| US7554154B2 (en) * | 2006-07-28 | 2009-06-30 | Alpha Omega Semiconductor, Ltd. | Bottom source LDMOSFET structure and method |
| KR100871550B1 (ko) * | 2006-12-20 | 2008-12-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7625787B2 (en) * | 2007-08-31 | 2009-12-01 | Sharp Laboratories Of America, Inc. | Thin silicon-on-insulator high voltage transistor with body ground |
| JP5329118B2 (ja) * | 2008-04-21 | 2013-10-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Ｄｍｏｓトランジスタ |
-
2007
- 2007-12-27 KR KR1020070138544A patent/KR100947941B1/ko active IP Right Grant
-
2008
- 2008-10-09 US US12/248,141 patent/US7944002B2/en active Active
- 2008-11-07 CN CNA2008101755910A patent/CN101471377A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290078A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET without field plate structure |
| KR100684428B1 (ko) | 2004-12-29 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 |
| KR100649867B1 (ko) * | 2005-12-14 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 고전압 반도체소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090070513A (ko) | 2009-07-01 |
| CN101471377A (zh) | 2009-07-01 |
| US7944002B2 (en) | 2011-05-17 |
| US20090166763A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI438898B (zh) | 自我對準之互補雙擴散金氧半導體 | |
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
| KR100790257B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2014038965A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201715727A (zh) | 上橋功率元件及其製造方法 | |
| US7541641B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| KR100947941B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR102424771B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20160108835A (ko) | 반도체 장치 | |
| CN108885999B (zh) | 半导体装置及其制造方法 | |
| CN107871782B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| US9484443B2 (en) | Semiconductor device | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20100046354A (ko) | Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법 | |
| TWI781289B (zh) | 製造高電壓半導體裝置的方法 | |
| KR20110037030A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR19980067670A (ko) | 더블 게이트 트랜지스터 제조방법 | |
| JP5081030B2 (ja) | 半導体装置及びその製造方法 | |
| KR20100111021A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150206 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160204 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 11 |