JP3897801B2 - 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 - Google Patents

横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 Download PDF

Info

Publication number
JP3897801B2
JP3897801B2 JP2005251475A JP2005251475A JP3897801B2 JP 3897801 B2 JP3897801 B2 JP 3897801B2 JP 2005251475 A JP2005251475 A JP 2005251475A JP 2005251475 A JP2005251475 A JP 2005251475A JP 3897801 B2 JP3897801 B2 JP 3897801B2
Authority
JP
Japan
Prior art keywords
diffusion layer
field effect
effect transistor
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005251475A
Other languages
English (en)
Other versions
JP2007067181A (ja
Inventor
貴博 瀧本
弘規 中村
稔彦 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005251475A priority Critical patent/JP3897801B2/ja
Priority to KR1020060078185A priority patent/KR100781213B1/ko
Priority to TW095130839A priority patent/TWI309080B/zh
Priority to US11/509,717 priority patent/US7485924B2/en
Priority to CNB2006101290191A priority patent/CN100472809C/zh
Publication of JP2007067181A publication Critical patent/JP2007067181A/ja
Application granted granted Critical
Publication of JP3897801B2 publication Critical patent/JP3897801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は横型二重拡散型電界効果トランジスタに関し、典型的には、横型二重拡散型ＭＯＳトランジスタに関する。
また、この発明は、そのような横型二重拡散型電界効果トランジスタを備えた集積回路に関する。
近年、電子機器が多機能化されるのに伴い、それに使用される半導体装置は多様化し、高耐圧化、大電力化、小型化、低消費電力化が要求されている。低消費電力化を達成するためにはオン抵抗が低いトランジスタが必要である。
図６は、一般的な横型二重拡散型ＭＯＳトランジスタの断面構造を示している（例えば、特許文献１（特開平８−３２１６１４号公報）参照。）。この横型二重拡散型ＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタであり、Ｐ型基板１０１の表面に設けられた低濃度Ｎウェル拡散層１０２に形成されている。この横型二重拡散型ＭＯＳトランジスタは、Ｐボディ拡散層１０３と、Ｎ＋ソース拡散層１０６からＮウェル拡散層１０２の表面までまたがってゲート酸化膜１０４を介して形成されたゲート電極１０５と、ゲート電極１０５を挟んで自己整合的に形成されたＮ＋ソース拡散層１０６およびＮ＋ドレイン拡散層１０７とを備えている。Ｐボディ拡散層１０３のうち、ゲート電極１０５の直下の表面部分で、Ｎ＋ソース拡散層１０６とＮウェル拡散層１０２とで挟まれた領域がチャネルとなる。また、Ｎウェル拡散層１０２の表面部分がドリフトドレイン領域となる。なお、Ｐボディ拡散層１０３はＰ＋拡散層１０８を介して不図示の配線によってＮ＋拡散層１０６と短絡されている。これにより、Ｐボディ拡散層１０３とＮ＋拡散層１０６とを同電位にして、寄生ＮＰＮが動作することを防いでいる。
また、図７Ａは、一般的な横型二重拡散型ＭＯＳトランジスタのゲート電極Ｇ、ソース拡散層Ｓおよびドレイン拡散層Ｄの平面パターンレイアウトを示している。この平面パターンレイアウトでは、ソース拡散層Ｓとドレイン拡散層Ｄとは、互いに平行に一方向（図７Ａにおける上下方向）に延在し、その一方向に対して垂直な方向に交互に配置されている。ゲート電極Ｇは、ソース拡散層Ｓとドレイン拡散層Ｄとの間のチャネル領域上を覆っている。
ＭＯＳトランジスタのオン抵抗はサイズとも密接な関係があり、サイズを大きくすればオン抵抗を下げることが可能であるが、チップサイズが大きくなり、製造コストが高くなる。そのため通常は、トランジスタの性能は、単位面積あたりのオン抵抗Ｒｏｎ＊Ａに基づいて議論される。このＲｏｎ＊Ａを低減するために、図７Ｂのような平面パターンレイアウトも提案されている。この平面パターンレイアウトでは、ソース拡散層Ｓとドレイン拡散層Ｄとは、それぞれ正方形の領域であり、或る１つのソース拡散層Ｓの４辺に対向してドレイン拡散層Ｄが配置されている。このようにした場合、ドレイン電流が流れる経路が多くあるため、Ｒｏｎ＊Ａを低くすることができる。
特開平８−３２１６１４号公報
ところで、横型二重拡散型ＭＯＳトランジスタは、同一面積で低オン抵抗であると共にドレインの耐圧が高いことが要求される。図６の構造では、耐圧（ドレイン耐圧を意味する。以下同様。）はＰボディ拡散層１０３とＮ＋ドレイン拡散層１０７との間の距離（ドリフトドレイン領域の長さ）やＮウェル拡散層１０２の濃度により決まり、ドリフトドレイン領域の長さが長く、Ｎウェル拡散層１０２の濃度が低いほど耐圧が高い。同一面積でオン抵抗を下げるために例えばＮウェル拡散層１０２の濃度を高くすると、耐圧が低下してしまう。つまり、耐圧とオン抵抗はトレードオフの関係にある。
従来は、同一面積でドリフトドレイン領域の長さを増やすために、図８のようにＮウェル拡散層１０２のうちＮ＋ドレイン拡散層１０７に沿った部分を酸化してロコス（局所酸化膜）１１０を形成する提案や、図９のように深いトレンチ１１１を形成してロコス１１０をさらに厚くする提案がなされている。
しかし、図８や図９のようにロコス１１０を形成すると、そのロコス１１０のエッジに電界が集中して、耐圧が低下する場合がある。特に図７Ｂの平面パターンレイアウトを採用した場合は、ドレイン拡散層Ｄのコーナー部の近傍で電界が集中して、より耐圧が低下する。このため、高耐圧化できないという問題がある。
そこで、この発明の課題は、高耐圧で低オン抵抗の横型二重拡散型電界効果トランジスタを提供することにある。
また、この発明は、そのような横型二重拡散型電界効果トランジスタを備えた集積回路を提供することにある。
上記課題を解決するため、この発明の横型二重拡散型電界効果トランジスタは、
第１導電型の半導体層の表面に、実質的に矩形のパターンを用いて形成された第２導電型のボディ拡散層と、
上記ボディ拡散層内で、このボディ拡散層の表面の一部を占める領域に形成された第１導電型のソース拡散層と、
上記第１導電型の半導体層の表面のうち上記ボディ拡散層を離間して取り囲む領域に形成された第１導電型のドレイン拡散層と、
少なくとも上記ソース拡散層とドレイン拡散層との間の上記半導体層の表面を、ゲート絶縁膜を介して覆うゲート電極とを備え、
上記ゲート絶縁膜は、上記ソース拡散層から上記ボディ拡散層のパターンを越えた領域まで覆う第１ゲート絶縁膜と、この第１ゲート絶縁膜よりも膜厚が厚く、上記第１ゲート絶縁膜が覆う領域よりも上記ドレイン拡散層に近い領域を覆う第２ゲート絶縁膜とを含み、
上記第１ゲート絶縁膜と第２ゲート絶縁膜との間の境界線は、上記ボディ拡散層のパターンの辺に平行なストレート部と、上記ボディ拡散層のパターンの頂点を離間して取り囲むコーナー部とからなり、
上記ボディ拡散層のパターンの頂点と上記境界線のコーナー部との間の距離は、上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離以下であることを特徴とする。
ここで、例えば「第１導電型」はＮ型、「第２導電型」はＰ型を指す。逆に、「第１導電型」がＰ型、「第２導電型」はＮ型であっても良い。
この発明の横型二重拡散型電界効果トランジスタでは、上記ゲート絶縁膜は、上記ソース拡散層から上記ボディ拡散層のパターンを越えた領域まで覆う第１ゲート絶縁膜と、この第１ゲート絶縁膜よりも膜厚が厚く、上記第１ゲート絶縁膜が覆う領域よりも上記ドレイン拡散層に近い領域を覆う第２ゲート絶縁膜とを含む。したがって、上記ソース拡散層とドレイン拡散層との間の上記半導体層の表面のうち、上記第１ゲート絶縁膜と第２ゲート絶縁膜との間の境界線のストレート部の直下に相当する部分では、ゲート絶縁膜が第１ゲート絶縁膜のみからなる場合に比して、動作時の電界が緩和される。
また、上記ソース拡散層とドレイン拡散層との間の上記半導体層の表面のうち、上記第１ゲート絶縁膜と第２ゲート絶縁膜との間の境界線のコーナー部の直下に相当する部分では、上記ボディ拡散層のパターンの頂点と上記境界線のコーナー部との間の距離が上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離以下であることにより、前者の距離が後者の距離を超えている場合に比して、動作時の電界が緩和される。したがって、上記境界線のコーナー部が耐圧（ドレイン耐圧を意味する。以下同様。）を低下させることはない。
これらの結果、この発明の横型二重拡散型電界効果トランジスタは高耐圧になる。また、この発明の横型二重拡散型電界効果トランジスタは、ソース拡散層の周りをドレイン拡散層が取り囲んでいるので、低オン抵抗となる。
上記第１導電型の半導体層は、第２導電型の半導体基板上に形成されているのが望ましい。上記半導体基板の存在により、機械的強度が得られる。
上記第１導電型の半導体層は、第２導電型の半導体基板の表面に、不純物を拡散して形成された拡散層であっても良い。
一実施形態の横型二重拡散型電界効果トランジスタでは、上記第１導電型の半導体層は、第２導電型の半導体基板上にエピタキシャル成長により形成されたエピタキシャル層であることを特徴とする。
この一実施形態の横型二重拡散型電界効果トランジスタは、バイポーラトランジスタとともに、同一の半導体基板上に容易に作製される。
一実施形態の横型二重拡散型電界効果トランジスタは、上記ボディ拡散層とドレイン拡散層との間で上記ドレイン拡散層に沿った領域に、上記第２ゲート絶縁膜に連なって形成されたロコスを備えることを特徴とする。
この一実施形態の横型二重拡散型電界効果トランジスタでは、上記ロコス（局所酸化膜）の存在によって、同一面積で、上記ボディ拡散層とドレイン拡散層との間の上記半導体層の表面（ドリフトドレイン領域）の長さを実質的に増やすことができ、さらに高耐圧になる。
なお、上記ロコスの膜厚は、上記第２ゲート絶縁膜の膜厚よりも厚いのが望ましい。
一実施形態の横型二重拡散型電界効果トランジスタでは、上記境界線の各コーナー部は、そのコーナー部に連なる二つのストレート部に対して斜めに交差する線分であることを特徴とする。
この一実施形態の横型二重拡散型電界効果トランジスタでは、上記ボディ拡散層のパターンの頂点と上記境界線の対応するコーナー部との間の距離が、上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離以下になる。
一実施形態の横型二重拡散型電界効果トランジスタでは、上記境界線の各コーナー部は、上記ボディ拡散層のパターンの対応する頂点を中心とした円弧であることを特徴とする。
この一実施形態の横型二重拡散型電界効果トランジスタでは、上記ボディ拡散層のパターンの頂点と上記境界線の対応するコーナー部との間の距離が、上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離と同じになる。
一実施形態の横型二重拡散型電界効果トランジスタでは、上記境界線と上記ロコスとの間の距離が、上記ボディ拡散層を取り囲む方向に沿って一定であることを特徴とする。
この一実施形態の横型二重拡散型電界効果トランジスタでは、上記境界線と上記ロコスとの間の距離が、上記ボディ拡散層を取り囲む方向に沿って一定であるから、さらに高耐圧になる。
公知の集積回路として、同一の半導体基板上に、或るドレイン耐圧を有する第１の種類の電界効果トランジスタと、上記ドレイン耐圧よりも高いドレイン耐圧を有する第２の種類の電界効果トランジスタとを混載したものがある。そのような集積回路では、第１の種類の電界効果トランジスタのゲート絶縁膜の膜厚に対して、高いドレイン耐圧を実現するために、第２の種類の電界効果トランジスタのゲート絶縁膜の膜厚は厚く設定されている。
そこで、この発明の集積回路は、
同一の半導体基板上に、請求項１に記載の横型二重拡散型電界効果トランジスタと、ゲート絶縁膜の膜厚がそれぞれ実質的に一定で、互いに異なるドレイン耐圧を有する第１および第２の種類の電界効果トランジスタとを少なくとも備え、
上記横型二重拡散型電界効果トランジスタの上記第１ゲート絶縁膜の膜厚は、或るドレイン耐圧を有する第１の種類の電界効果トランジスタのゲート絶縁膜の膜厚と実質的に同じであり、
上記横型二重拡散型電界効果トランジスタの上記第２ゲート絶縁膜の膜厚は、上記ドレイン耐圧よりも高いドレイン耐圧を有する第２の種類の電界効果トランジスタのゲート絶縁膜の膜厚と実質的に同じであることを特徴とする。
この発明の集積回路では、上記発明の横型二重拡散型電界効果トランジスタの第１ゲート絶縁膜を上記第１の種類の電界効果トランジスタのゲート絶縁膜と同時に形成でき、また、上記発明の横型二重拡散型電界効果トランジスタの第２ゲート絶縁膜を上記第２の種類の電界効果トランジスタのゲート絶縁膜と同時に形成できる。したがって、製造工程を削減でき、製造コストを低減できる。
以下、この発明を図示の実施の形態により詳細に説明する。
図３Ａの上半分はこの発明の基礎となる横型二重拡散ＭＯＳトランジスタの断面構造を示し、それに対応して、図３Ａの下半分は上記横型二重拡散ＭＯＳトランジスタの平面パターンレイアウトを示している。
この横型二重拡散型ＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタであり、Ｐ型基板１の表面にＮ型不純物を拡散して形成された低濃度Ｎウェル拡散層２に形成されている。この横型二重拡散型ＭＯＳトランジスタは、Ｎウェル拡散層２の表面に矩形のパターンを用いて形成されたＰボディ拡散層３と、Ｐボディ拡散層３内の中央部に矩形のパターンを用いて形成されたＮ＋ソース拡散層６と、Ｎウェル拡散層２の表面のうちＰボディ拡散層３を取り囲む領域に枠状のパターンを用いて形成されたＮ＋ドレイン拡散層７とを備えている。
Ｎ＋ソース拡散層６とＮ＋ドレイン拡散層７との間のＮウェル拡散層２の表面部分ａを、ゲート絶縁膜としてのゲート酸化膜４ａ，４ｂを介して、枠状にパターン加工されたゲート電極５（平面パターンレイアウトでは、枠の内側、外側のエッジをそれぞれ２点鎖線で示す。）が覆っている。
上記ゲート酸化膜は、Ｎ＋ソース拡散層６からＰボディ拡散層３のパターンを越えた領域まで覆う第１ゲート酸化膜４ｂと、この第１ゲート酸化膜４ｂよりも膜厚が厚く、第１ゲート酸化膜４ｂが覆う領域よりもＮ＋ドレイン拡散層７に近い領域を覆う第２ゲート酸化膜４ａとを含んでいる。
Ｎウェル拡散層２の表面でＮ＋ドレイン拡散層７に沿った領域に、第２ゲート酸化膜４ａに連なってロコス（局所酸化膜）１０が形成されている。ロコス（局所酸化膜）１０の膜厚は第２ゲート酸化膜４ａの膜厚よりも厚くなっている。
Ｐボディ拡散層３のうち、ゲート電極５の直下の表面部分で、Ｎ＋ソース拡散層６とＮウェル拡散層２とで挟まれた領域３ａがチャネルとなる。また、Ｎウェル拡散層２の表面部分２ａがドリフトドレイン領域となる。なお、Ｐボディ拡散層３はＰ＋拡散層８を介して不図示の配線によってＮ＋拡散層６と短絡されている。これにより、Ｐボディ拡散層３とＮ＋拡散層６とを同電位にして、寄生ＮＰＮが動作することを防いでいる。
その他、この横型二重拡散型ＭＯＳトランジスタは、公知の電極や配線、フィールド膜および保護膜を備えるが、簡単のため、それらの図示を省略する。
この図３Ａの例では、第１ゲート酸化膜４ｂと第２ゲート酸化膜４ａとの間の境界線１３は、Ｐボディ拡散層３のパターンの寸法を四方（図における上下左右）にＸずつ拡張したのに相当する矩形のパターンをなしている。また、ロコス１０のパターンは枠状になっており、その内側のエッジは、境界線１３のパターンを四方に一定量ずつ拡張したのに相当する矩形のパターンをなしている。
この構造では、動作時に図４に示すようなＮウェル拡散層２内の電位分布２０となる。つまり、第１ゲート酸化膜４ｂと第２ゲート酸化膜４ａとの間の境界線１３の直下で、電界２１が集中する。この結果、Ｐ型ボディ拡散層３から境界線１３までの距離Ｘが最も耐圧（ドレイン耐圧を意味する。以下同様。）に影響を与えることとなり、距離Ｘが遠いほど耐圧が低く、距離Ｘが近いほど耐圧が高くなる。
ここで、図３Ａの例では、境界線１３のコーナー部１３ｃは、Ｐボディ拡散層３のパターンの辺に対向するストレート部１３ｎの延長上にある。したがって、境界線１３のコーナー部１３ｃにおいてはＰ型ボディ拡散層３からの距離Ｘが長く（Ｘ′に）なる。このため、境界線１３のコーナー部１３ｃが、素子全体の耐圧を低下させる要因となる。
一方、距離Ｘを近づけすぎてＰ型ボディ拡散層３と第２のシリコン酸化膜４ａが重なると閾値電圧Ｖｔｈが変わり、プロセスバラツキが大きくなる。また距離Ｘが短くなることは、薄い第１ゲート酸化膜４ｂが占める領域が短くなることを意味し、オン時に生じるＮ型反転層が薄くなるため、オン抵抗が高くなる。
そこで、この発明の一実施形態の横型二重拡散ＭＯＳトランジスタでは、図３Ｂに示すように、境界線１３の各コーナー部１３ｒは、それぞれＰボディ拡散層３のパターンの対応する頂点を中心とした１／４円弧であるものとする。また、ロコス１０のパターンは全体として枠状になっており、その内側のエッジは、境界線１３のパターンの寸法を四方（図における上下左右）に一定量Ｙずつ拡張したのに相当するパターンをなしている。つまり、ロコス１０のパターンの各コーナ部１０ｒは、境界線１３の対応するコーナー部１３ｒと同心の１／４円弧になっている。その他の構成は、図３Ａに示したものと同じである。
この構造によれば、Ｐボディ拡散層３のパターンの頂点と境界線１３の対応するコーナー部１３ｒとの間の距離Ｘが、Ｐボディ拡散層３のパターンの辺と境界線１３のストレート部１３ｎとの間の距離Ｘと同じになる。したがって、前者の距離が後者の距離を超えている場合に比して、動作時の電界が緩和される。したがって、境界線１３のコーナー部１３ｒが耐圧を低下させることはない。
この結果、この横型二重拡散型ＭＯＳトランジスタは高耐圧になる。また、ロコス１０の存在によって、同一面積で、ドリフトドレイン領域２ａの長さを実質的に増やすことができ、さらに高耐圧になる。また、この横型二重拡散型ＭＯＳトランジスタは、Ｎ＋ソース拡散層６の周りをＮ＋ドレイン拡散層７が取り囲んでいるので、低オン抵抗となる。
図１は、図３Ｂに示した横型二重拡散ＭＯＳトランジスタの断面構造を、簡単のため、Ｐ型拡散層８よりも左側の部分を簡略して示している。この図１に対応する図２Ａ〜図２Ｄを用いて、上記横型二重拡散ＭＯＳトランジスタを作製する方法を次に説明する。
まず、図２Ａに示すように、Ｐ型半導体基板１にリンを約１×１０１３ａｔｏｍｓ／ｃｍ２程度イオン注入した後、１２００℃、６００分のドライブを行って、Ｎウェル拡散層２を形成する。その後、ボロンを約３×１０１３ａｔｏｍｓ／ｃｍ２程度イオン注入することにより、チャネル領域となるＰボディ拡散層３を形成する。
次に、図２Ｂに示すように、酸化を行ってシリコン酸化膜４ａを約８０ｎｍの厚さで形成する。基板表面のうちの活性領域（ロコス１０を形成すべき領域以外の領域）をシリコン窒化膜で覆い、ロコス酸化を行って既述のパターンをもつロコス１０を形成する。その後、フォトリソグラフィおよびエッチングを行って基板表面のうちシリコン酸化膜４ｂを設けるべき領域の酸化膜を除去する。そして、再度酸化を行ってシリコン酸化膜４ｂを約３０ｎｍの厚さで形成する。
次に、図２Ｃに示すように、ゲート酸化膜としてのシリコン酸化膜４ａおよび４ｂを覆うようにポリシリコン５を形成し、このポリシリコン５をゲート電極のパターンに加工する。ここで、Ｐボディ拡散層３の表面のうちゲート電極５に覆われている部分がチャネル領域となる。ゲート電極５とチャネル領域との間にはシリコン酸化膜４ｂのみが存在するため、実際にはシリコン酸化膜４ｂのみがゲート酸化膜として働く。シリコン酸化膜４ａは、専ら、ロコス１０のエッジ近傍の電界を緩和して耐圧を高めるために働く。
次に、図２Ｄに示すように、ゲート電極５に対して自己整合的にリンを約６×１０１５ａｔｏｍｓ／ｃｍ２程度イオン注入行うことにより、Ｎ＋ソース拡散層６およびＮ＋ドレイン拡散層７を形成する。その後、Ｐボディ拡散層３の電位を安定させるためのＰ＋拡散層８を形成する。寄生ＮＰＮが動作しないように、Ｎ＋ソース拡散層６とＰ＋拡散層８とを図示しない配線にて短絡する。
このようにして上記横型二重拡散ＭＯＳトランジスタが作製される。
図３Ｃは、別の実施形態の横型二重拡散ＭＯＳトランジスタの平面パターンレイアウトを示している。
既述の第１ゲート酸化膜４ｂと第２ゲート酸化膜４ａとの間の境界線１３のコーナー部は、Ｐ型ボディ拡散層３と重ならない範囲であれば、Ｐ型ボディ拡散層３に接近していても良い。そこで、この図３Ｃの例では、境界線１３の各コーナー部１３ｔは、そのコーナー部１３ｔに連なる二つのストレート部１３ｎ，１３ｎに対して斜めに交差する線分であるものとしている。また、ロコス１０の内側のエッジは、境界線１３のパターンの寸法を四方（図における上下左右）に一定量Ｙずつ拡張したのに相当するパターンをなしている。つまり、ロコス１０のパターンの各コーナー部１０ｔは、境界線１３の対応するコーナー部１３ｔと平行になっている。その他の構成は、図３Ｂに示したものと同じである。
この構造によれば、Ｐボディ拡散層３のパターンの頂点と境界線１３の対応するコーナー部１３ｔとの間の距離Ｘ″が、Ｐボディ拡散層３のパターンの辺と境界線１３のストレート部１３ｎとの間の距離Ｘ以下になる。したがって、前者の距離Ｘ″が後者の距離Ｘを超えている場合に比して、動作時の電界が緩和される。したがって、境界線１３のコーナー部１３ｔが耐圧を低下させることはない。
この結果、この横型二重拡散型ＭＯＳトランジスタは高耐圧になる。また、ロコス１０の存在によって、同一面積で、ドリフトドレイン領域２ａの長さを実質的に増やすことができ、さらに高耐圧になる。また、この横型二重拡散型ＭＯＳトランジスタは、Ｎ＋ソース拡散層６の周りをＮ＋ドレイン拡散層７が取り囲んでいるので、低オン抵抗となる。
なお、万一、フォトリソグラフィの位置合わせなどのプロセスばらつきによって境界線１３のコーナー部１３ｔ（したがって第２ゲート酸化膜４ａ）がＰボディ拡散層３上に重なったとしても、第２ゲート酸化膜４ａがＰボディ拡散層３上を占める範囲はごく一部である。したがって、その重なりによる閾値電圧Ｖｔｈへの影響は小さく、閾値電圧Ｖｔｈが実質的に変わることはない。また、その重なりによるオン抵抗への影響は小さく、オン抵抗が実質的に変わることはない。
上述の各例では、横型二重拡散ＭＯＳトランジスタは、Ｐ型基板１内のＮウェル拡散層２に形成されるものとしたが、当然ながら、それに限られるものではない。例えば、図５に示すように、Ｐ型基板１上に形成されたＮ型エピタキシャル層９中に形成されていても良い。なお、図５は、簡単のため、図１と同様にＰ型拡散層８よりも左側の部分を簡略して示しているが、実際の横型二重拡散ＭＯＳトランジスタは、Ｐ型拡散層８に関して左右対称に構成される。
一般に、ＭＯＳトランジスタとバイポーラトランジスタとを同一の半導体基板上に混載する場合、アナログ特性改善のために半導体基板上にＮ型エピタキシャル層９が形成される場合がある。そのような場合、図５に示すように、Ｎ型エピタキシャル層９にＮ型ドリフトドレイン領域（Ｎウェル拡散層）２を形成するか又は濃度によってはＮ型エピタキシャル層９をそのままＮ型ドリフトドレイン領域として用いる。これにより、横型二重拡散ＭＯＳトランジスタをバイポーラトランジスタとともに、同一の半導体基板上に作製することができる。
なお、上述の各例では、横型二重拡散型ＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタであるものとしたが、当然ながら、それに限られるものではない。各部の導電型（Ｎ型とＰ型）を入れ替えて、ＰチャネルＭＯＳトランジスタとしても良い。
また、一般に、集積回路として、同一の半導体基板上に、或るドレイン耐圧を有する第１の種類のＭＯＳトランジスタ（以下「通常のＭＯＳトランジスタ」という。）と、上記ドレイン耐圧よりも高いドレイン耐圧を有する第２の種類のＭＯＳトランジスタ（以下「高耐圧ＭＯＳトランジスタ」という。）とを混載したものがある。そのような集積回路では、通常のＭＯＳトランジスタのゲート酸化膜の膜厚に対して、高いドレイン耐圧を実現するために、高耐圧ＭＯＳトランジスタのゲート酸化膜の膜厚は厚く設定されている。
そのような集積回路に、一実施形態の横型二重拡散型ＭＯＳトランジスタを組み込む場合、上記横型二重拡散型ＭＯＳトランジスタの第１ゲート酸化膜４ｂの膜厚を、通常のＭＯＳトランジスタのゲート酸化膜の膜厚と実質的に同じに設定し、上記横型二重拡散型ＭＯＳトランジスタの第２ゲート酸化膜４ａの膜厚を、高耐圧ＭＯＳトランジスタのゲート酸化膜の膜厚と実質的に同じに設定するのが望ましい。
そのようにした場合、上記横型二重拡散型ＭＯＳトランジスタの第１ゲート酸化膜４ｂを通常のＭＯＳトランジスタのゲート酸化膜と同時に形成でき、また、上記横型二重拡散型ＭＯＳトランジスタの第２ゲート酸化膜４ａを高耐圧ＭＯＳトランジスタのゲート酸化膜と同時に形成できる。したがって、製造工程を削減でき、製造コストを低減できる。
既述の各例では、ゲート絶縁膜はゲート酸化膜、つまりシリコン酸化膜であるものとし、横型二重拡散型電界効果トランジスタはＭＯＳトランジスタであるものとしたが、当然ながらこれに限られるものではなく、ゲート絶縁膜として他の材料を採用することができる。
この発明の一実施形態の横型二重拡散型ＭＯＳトランジスタの断面構造を簡略化して示す図である。 上記横型二重拡散型ＭＯＳトランジスタの製造工程を説明する図である。 上記横型二重拡散型ＭＯＳトランジスタの製造工程を説明する図である。 上記横型二重拡散型ＭＯＳトランジスタの製造工程を説明する図である。 上記横型二重拡散型ＭＯＳトランジスタの製造工程を説明する図である。 この発明の基礎となる横型二重拡散型ＭＯＳトランジスタの断面構造と平面パターンレイアウトとを対応させて示す図である。 この発明の一実施形態の横型二重拡散型ＭＯＳトランジスタの平面パターンレイアウトを示す図である。 この発明の別の実施形態の横型二重拡散型ＭＯＳトランジスタの平面パターンレイアウトを示す図である。 横型二重拡散型ＭＯＳトランジスタのＮウェル拡散層内の電位分布を示す図である。 Ｐ型基板上のＮ型エピタキシャル層に横型二重拡散型ＭＯＳトランジスタを作り込んだ例を示す図である。 従来の横型二重拡散型ＭＯＳトランジスタの断面構造を例示する図である。 従来の横型二重拡散型ＭＯＳトランジスタの平面パターンレイアウトを例示する図である。 従来の横型二重拡散型ＭＯＳトランジスタの平面パターンレイアウトを例示する図である。 従来の横型二重拡散型ＭＯＳトランジスタの断面構造を例示する図である。 従来の横型二重拡散型ＭＯＳトランジスタの断面構造を例示する図である。
符号の説明
１ Ｐ型半導体基板
２ Ｎウェル拡散層
３ Ｐボディ拡散層
４ａ 第２ゲート酸化膜
４ｂ 第１ゲート酸化膜
５ ゲート電極
６ Ｎ＋ソース拡散層
７ Ｎ＋ドレイン拡散層
９ Ｎ型エピタキシャル層
１３ 境界線
１３ｃ，１３ｒ，１３ｔ コーナー部
１３ｎ ストレート部

Claims (7)

  1. 第１導電型の半導体層の表面に、実質的に矩形のパターンを用いて形成された第２導電型のボディ拡散層と、
    上記ボディ拡散層内で、このボディ拡散層の表面の一部を占める領域に形成された第１導電型のソース拡散層と、
    上記第１導電型の半導体層の表面のうち上記ボディ拡散層を離間して取り囲む領域に形成された第１導電型のドレイン拡散層と、
    少なくとも上記ソース拡散層とドレイン拡散層との間の上記半導体層の表面を、ゲート絶縁膜を介して覆うゲート電極とを備え、
    上記ゲート絶縁膜は、上記ソース拡散層から上記ボディ拡散層のパターンを越えた領域まで覆う第１ゲート絶縁膜と、この第１ゲート絶縁膜よりも膜厚が厚く、上記第１ゲート絶縁膜が覆う領域よりも上記ドレイン拡散層に近い領域を覆う第２ゲート絶縁膜とを含み、
    上記第１ゲート絶縁膜と第２ゲート絶縁膜との間の境界線は、上記ボディ拡散層のパターンの辺に平行なストレート部と、上記ボディ拡散層のパターンの頂点を離間して取り囲むコーナー部とからなり、
    上記ボディ拡散層のパターンの頂点と上記境界線のコーナー部との間の距離は、上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離以下であることを特徴とする横型二重拡散型電界効果トランジスタ。
  2. 請求項１に記載の横型二重拡散型電界効果トランジスタにおいて、
    上記第１導電型の半導体層は、第２導電型の半導体基板上にエピタキシャル成長により形成されたエピタキシャル層であることを特徴とする横型二重拡散型電界効果トランジスタ。
  3. 請求項１に記載の横型二重拡散型電界効果トランジスタにおいて、
    上記ボディ拡散層とドレイン拡散層との間で上記ドレイン拡散層に沿った領域に、上記第２ゲート絶縁膜に連なって形成されたロコスを備えることを特徴とする横型二重拡散型電界効果トランジスタ。
  4. 請求項１に記載の横型二重拡散型電界効果トランジスタにおいて、
    上記境界線の各コーナー部は、そのコーナー部に連なる二つのストレート部に対して斜めに交差する線分であることを特徴とする横型二重拡散型電界効果トランジスタ。
  5. 請求項１に記載の横型二重拡散型電界効果トランジスタにおいて、
    上記境界線の各コーナー部は、上記ボディ拡散層のパターンの対応する頂点を中心とした円弧であることを特徴とする横型二重拡散型電界効果トランジスタ。
  6. 請求項３に記載の横型二重拡散型電界効果トランジスタにおいて、
    上記境界線と上記ロコスとの間の距離が、上記ボディ拡散層を取り囲む方向に沿って一定であることを特徴とする横型二重拡散型電界効果トランジスタ。
  7. 同一の半導体基板上に、請求項１に記載の横型二重拡散型電界効果トランジスタと、ゲート絶縁膜の膜厚がそれぞれ実質的に一定で、互いに異なるドレイン耐圧を有する第１および第２の種類の電界効果トランジスタとを少なくとも備え、
    上記横型二重拡散型電界効果トランジスタの上記第１ゲート絶縁膜の膜厚は、或るドレイン耐圧を有する第１の種類の電界効果トランジスタのゲート絶縁膜の膜厚と実質的に同じであり、
    上記横型二重拡散型電界効果トランジスタの上記第２ゲート絶縁膜の膜厚は、上記ドレイン耐圧よりも高いドレイン耐圧を有する第２の種類の電界効果トランジスタのゲート絶縁膜の膜厚と実質的に同じであることを特徴とする集積回路。
JP2005251475A 2005-08-31 2005-08-31 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 Expired - Fee Related JP3897801B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005251475A JP3897801B2 (ja) 2005-08-31 2005-08-31 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
KR1020060078185A KR100781213B1 (ko) 2005-08-31 2006-08-18 횡형 2중 확산형 전계 효과 트랜지스터 및 그를 구비한집적회로
TW095130839A TWI309080B (en) 2005-08-31 2006-08-22 Lateral double-diffused field effect transistor and integrated circuit having same
US11/509,717 US7485924B2 (en) 2005-08-31 2006-08-25 Lateral double-diffused field effect transistor and integrated circuit having same
CNB2006101290191A CN100472809C (zh) 2005-08-31 2006-08-29 横向双扩散场效应晶体管及含有它的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005251475A JP3897801B2 (ja) 2005-08-31 2005-08-31 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路

Publications (2)

Publication Number Publication Date
JP2007067181A JP2007067181A (ja) 2007-03-15
JP3897801B2 true JP3897801B2 (ja) 2007-03-28

Family

ID=37817716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005251475A Expired - Fee Related JP3897801B2 (ja) 2005-08-31 2005-08-31 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路

Country Status (5)

Country Link
US (1) US7485924B2 (ja)
JP (1) JP3897801B2 (ja)
KR (1) KR100781213B1 (ja)
CN (1) CN100472809C (ja)
TW (1) TWI309080B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788376B1 (ko) * 2006-09-13 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 형성방법
GB2451122A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Low threshold voltage transistor with non-uniform thickness gate dielectric
JP4956351B2 (ja) 2007-09-28 2012-06-20 オンセミコンダクター・トレーディング・リミテッド Ｄｍｏｓトランジスタの製造方法
JP4700043B2 (ja) 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
KR100947941B1 (ko) * 2007-12-27 2010-03-15 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
CN101266930B (zh) * 2008-04-11 2010-06-23 北京大学 一种横向双扩散场效应晶体管的制备方法
JP5329118B2 (ja) * 2008-04-21 2013-10-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Ｄｍｏｓトランジスタ
JP5354951B2 (ja) * 2008-05-13 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US20100102379A1 (en) * 2008-10-29 2010-04-29 United Microelectronics Corp. Lateral diffused metal oxide semiconductor device
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
CN101789041A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高布图效率和集成度的器件版图
US8304831B2 (en) * 2010-02-08 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
US9293577B2 (en) * 2010-03-30 2016-03-22 Volterra Semiconductor LLC LDMOS with no reverse recovery
JP5585404B2 (ja) * 2010-11-11 2014-09-10 富士通セミコンダクター株式会社 半導体装置
JP5703790B2 (ja) * 2011-01-31 2015-04-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2012107998A1 (ja) * 2011-02-08 2012-08-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
TWI456761B (zh) * 2011-04-26 2014-10-11 Richtek Technology Corp 高壓元件及其製造方法
DE102011087845B4 (de) 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
CN103296060A (zh) * 2012-02-24 2013-09-11 旺宏电子股份有限公司 半导体结构及其制作方法
TWI449178B (zh) * 2012-02-24 2014-08-11 Macronix Int Co Ltd 半導體結構及其製程
TWI478343B (zh) * 2012-03-01 2015-03-21 Macronix Int Co Ltd 半導體結構及其製程
US8659080B2 (en) * 2012-03-05 2014-02-25 Macronix International Co., Ltd. Semiconductor structure and manufacturing process thereof
TWI476924B (zh) * 2012-05-11 2015-03-11 Richtek Technology Corp 雙擴散金屬氧化物半導體元件
JP6198292B2 (ja) * 2012-08-17 2017-09-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014192361A (ja) * 2013-03-27 2014-10-06 Sharp Corp 半導体装置およびその製造方法
US9059281B2 (en) * 2013-07-11 2015-06-16 International Business Machines Corporation Dual L-shaped drift regions in an LDMOS device and method of making the same
US9177953B2 (en) * 2013-10-31 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Circular semiconductor device with electrostatic discharge (ESD) device and functional device
WO2017006842A1 (ja) * 2015-07-08 2017-01-12 アルプス電気株式会社 スイッチ回路
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
TWI668746B (zh) * 2018-10-16 2019-08-11 立錡科技股份有限公司 高壓元件及其製造方法
CN111081775A (zh) * 2018-10-19 2020-04-28 立锜科技股份有限公司 高压元件及其制造方法
CN111106172A (zh) * 2018-10-25 2020-05-05 立锜科技股份有限公司 高压元件及其制造方法
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
JP7216629B2 (ja) * 2019-09-12 2023-02-01 株式会社東芝 半導体装置
US10910478B1 (en) 2020-03-04 2021-02-02 Shuming Xu Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140262A (en) 1979-04-19 1980-11-01 Nippon Gakki Seizo Kk Semiconductor device
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
GB0107405D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
US7195965B2 (en) * 2002-10-25 2007-03-27 Texas Instruments Incorporated Premature breakdown in submicron device geometries

Also Published As

Publication number Publication date
KR100781213B1 (ko) 2007-12-03
CN100472809C (zh) 2009-03-25
TWI309080B (en) 2009-04-21
CN1925170A (zh) 2007-03-07
US7485924B2 (en) 2009-02-03
US20070063271A1 (en) 2007-03-22
KR20070026017A (ko) 2007-03-08
TW200713565A (en) 2007-04-01
JP2007067181A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP3897801B2 (ja) 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
US9343453B2 (en) Semiconductor device
JP4791113B2 (ja) 半導体装置
US7935992B2 (en) Transistor, display driver integrated circuit including a transistor, and a method of fabricating a transistor
US8441070B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008091689A (ja) 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路
JP2000208759A (ja) 半導体装置
US7173308B2 (en) Lateral short-channel DMOS, method for manufacturing same and semiconductor device
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
US20180076201A1 (en) Semiconductor device
US8421153B2 (en) Semiconductor device
JP3061023B2 (ja) 半導体装置
US9887187B2 (en) Semiconductor device for preventing field inversion
JP4820899B2 (ja) 半導体装置
JP2007242722A (ja) 横型バイポーラトランジスタ
TWI615970B (zh) 半導體元件
JP4190311B2 (ja) 半導体装置
US20060220170A1 (en) High-voltage field effect transistor having isolation structure
WO2024096070A1 (ja) 縦型半導体装置
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ
JPH11214511A (ja) 半導体装置および半導体装置における配線方法
JP5228287B2 (ja) 半導体装置およびその製造方法
JP2005311211A (ja) 横形半導体装置
JP2022095150A (ja) 半導体装置
JP2023053544A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Ref document number: 3897801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees