JP4791113B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4791113B2
JP4791113B2 JP2005263468A JP2005263468A JP4791113B2 JP 4791113 B2 JP4791113 B2 JP 4791113B2 JP 2005263468 A JP2005263468 A JP 2005263468A JP 2005263468 A JP2005263468 A JP 2005263468A JP 4791113 B2 JP4791113 B2 JP 4791113B2
Authority
JP
Japan
Prior art keywords
region
diffusion layer
layer
type diffusion
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005263468A
Other languages
English (en)
Other versions
JP2007080919A (ja
Inventor
修一 菊地
清史 中谷
重明 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2005263468A priority Critical patent/JP4791113B2/ja
Priority to US11/516,733 priority patent/US7652307B2/en
Priority to TW095133192A priority patent/TW200713580A/zh
Priority to KR1020060087349A priority patent/KR100749230B1/ko
Priority to DE602006012106T priority patent/DE602006012106D1/de
Priority to EP06019023A priority patent/EP1763083B1/en
Priority to CNB2006101272193A priority patent/CN100454580C/zh
Publication of JP2007080919A publication Critical patent/JP2007080919A/ja
Application granted granted Critical
Publication of JP4791113B2 publication Critical patent/JP4791113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、非活性領域での耐圧特性を向上させる高耐圧の半導体装置に関する。
従来の半導体装置、例えば、Ｎチャネル型のＭＯＳトランジスタは、楕円形状に形成されている。中心領域にＮ型のドレイン領域が配置され、Ｎ型のドレイン領域を順次囲むように、Ｎ型のバッファ領域、Ｎ型のドリフト領域が一環状に配置されている。そして、Ｎ型のドリフト領域を囲むようにＰ型のウェル領域が配置され、Ｐ型のウェル領域には、その直線領域にＮ型のソース領域が配置されている。この構造により、デバイスのＯＮ耐圧特性の向上を図っている（例えば、特許文献１参照。）。
従来の半導体装置、例えば、Ｎチャネル型のＭＯＳトランジスタは、前述したように楕円形状に形成されている。Ｐ型の半導体基板上に形成された半導体層にはＰ型のボディ領域が形成され、Ｐ型のボディ領域にはＮ型のソース領域とＰ型のコンタクト領域が形成されている。そして、半導体層にはドレイン領域が形成され、ドレイン領域とボディ領域との間にはフィールド酸化膜が形成されている。フィールド酸化膜の下方には、Ｐ型のフローティング・フィールドリングが環状に４本配置されている（例えば、特許文献２参照。）。
特開２０００−１５６４９５号公報（第６−７頁、第１図） 特開２００５−９３６９６号公報（第６−７頁、第１−２図）
上述したように、従来の半導体装置では、Ｎチャネル型のＭＯＳトランジスタは楕円形状に形成されている。そして、活性領域として用いられる直線領域と非活性領域として用いられる曲線領域には、一環状のＰ型のウェル領域が形成されている。特に、非活性領域は曲線形状であるため、直線領域と同じ構造では、ＭＯＳトランジスタのＯＦＦ時に電界集中が起こり易く、所望の耐圧特性が得難いという問題がある。
また、従来のＮチャネル型のＭＯＳトランジスタでは、曲線領域での耐圧特性を向上させるために、ドレイン領域とボディ領域との間にＰ型のフローティング・フィールドリングが環状に４本配置されている。この構造では、ドレイン−ソース領域間を流れる自由キャリア（電子）に対し、Ｐ型のフローティング・フィールドリングが障壁となり、ＯＮ抵抗値が増大し、所望の電流特性が得難いという問題がある。
また、従来の半導体装置では、上述したように、ドレイン−ソース領域間にフィールド酸化膜を形成することで、ドレイン−ソース領域間を流れる自由キャリア（電子）に対し、フィールド酸化膜が障壁となり、ＯＮ抵抗値が増大し、所望の電流特性が得難いという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、半導体層と、前記半導体層に形成されているバックゲート領域、ドレイン領域及びソース領域と、前記半導体層上面に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記半導体層上面に形成されている絶縁層とを有する半導体装置において、前記半導体層には、電流経路となる活性領域と電流経路とならない非活性領域とが形成され、前記非活性領域の前記半導体層にはフローティング状態の第１の拡散層が形成され、前記活性領域及び前記非活性領域にはフローティング状態の第２の拡散層が形成され、前記非活性領域では、前記第１の拡散層と前記第２の拡散層とがその形成領域を重畳させている領域が、少なくとも、前記絶縁層上面に形成されている金属層と容量結合することを特徴とする。従って、本発明では、非活性領域に第１及び第２の拡散層を形成している。この構造により、非活性領域での耐圧特性は、活性領域での耐圧特性よりも向上させることができる。
また、本発明の半導体装置では、前記第２の拡散層は、前記第１の拡散層よりも不純物濃度が低く、且つ、前記第２の拡散層は、前記第１の拡散層よりも外周側へ延在していることを特徴とする。従って、本発明では、不純物濃度が低い第２の拡散層を最外周に配置している。この構造により、空乏層の終端領域での曲率変化を小さくし、活性領域及び非活性領域での耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記非活性領域は曲線形状であり、前記第１の拡散層及び前記第２の拡散層は前記曲線形状に合わせて配置されていることを特徴とする。従って、本発明では、非活性領域の曲線形状部分に第１及び第２の拡散層を配置している。この構造により、非活性領域での耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記非活性領域の半導体層にはフィールド酸化膜が形成され、前記フィールド酸化膜上に配置されたコンタクトホール近傍にはフローティング状態の第３の拡散層が形成され、前記非活性領域では、前記第２の拡散層と前記第３の拡散層とがその形成領域を重畳させている領域が、少なくとも、前記絶縁層上面に形成されている金属層と容量結合することを特徴とする。従って、本発明では、コンタクトホールの配置により、フィールド酸化膜の幅が広くなる領域には、第３の拡散層が配置されている。この構造により、非活性領域での耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記第２の拡散層は、前記第３の拡散層よりも不純物濃度が低く、且つ、前記第２の拡散層は、前記第３の拡散層よりも外周側へ延在していることを特徴とする。従って、本発明では、不純物濃度が低い第２の拡散層を最外周に配置している。この構造により、空乏層の終端領域での曲率変化を小さくし、活性領域及び非活性領域での耐圧特性を向上させることができる。
また、本発明の半導体装置では、前記第３の拡散層は、前記第１の拡散層よりも拡散深さが深いことを特徴とする。従って、本発明では、フィールド酸化膜が幅広くなる領域に第３の拡散層を配置している。この構造により、空乏層が水平方向へと広がり、非活性領域での耐圧特性を向上させることができる。
本発明では、Ｎチャネル型のＭＯＳトランジスタが楕円形状に配置され、曲線領域は非活性領域として用いられている。そして、非活性領域のエピタキシャル層にはフローティング状態のＰ型の拡散層が形成されている。この構造により、非活性領域での耐圧特性が向上し、ＭＯＳトランジスタの耐圧特性を向上させることができる。
また、本発明では、最外周に不純物濃度の低いＰ型の拡散層が形成されている。この構造により、空乏層の終端領域での曲率変化を小さくし、ＭＯＳトランジスタの耐圧特性を向上させることができる。
また、本発明では、不純物濃度が低く、拡散深さの浅いＰ型の拡散層が一環状に形成されている。この構造により、ＭＯＳトランジスタの耐圧特性を向上させることができる。
また、本発明では、非活性領域にのみＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜が配置されている。そして、コンタクトホールの配置により、ＬＯＣＯＳ酸化膜が幅広くなる領域には、拡散深さの深いＰ型の拡散層が形成されている。この構造により、空乏層が水平方向へと広がり、ＭＯＳトランジスタの耐圧特性を向上させることができる。
以下に、本発明の一実施の形態である半導体装置について、図１〜図５を参照し、詳細に説明する。図１は、本実施の形態であるＮチャネル型のＭＯＳトランジスタを説明するための平面図である。図２は、本実施の形態であるＮチャネル型のＭＯＳトランジスタを説明するための図であり、図１に示すＡ−Ａ線方向の断面図である。図３は、本実施の形態であるＮチャネル型のＭＯＳトランジスタを説明するための図であり、図１に示すＢ−Ｂ線方向の断面図である。図４（Ａ）は、本実施の形態であるＮチャネル型のＭＯＳトランジスタに関し、逆バイアス状態の電位分布を説明する図である。図４（Ｂ）は、本実施の形態であるＮチャネル型のＭＯＳトランジスタでの衝突電離発生領域を説明する図である。図５（Ａ）は、本実施の形態であるＮチャネル型のＭＯＳトランジスタに関し、逆バイアス状態の電位分布を説明する図である。図５（Ｂ）は、本実施の形態であるＮチャネル型のＭＯＳトランジスタでの衝突電離発生領域を説明する図である。
図１に示す如く、Ｎチャネル型のＭＯＳトランジスタ１は、例えば、楕円形状に形成されている。楕円形状の直線領域Ｌには、中心領域にソース領域が配置され、その両側にドレイン領域が配置されている。直線領域Ｌではドレイン−ソース領域間であるＸ軸方向に電流が流れ、直線領域Ｌは、電流が流れる活性領域として用いられている。一方、楕円形状の曲線領域Ｒは、電流が流れない非活性領域として用いられている。活性領域及び非活性領域の両領域に渡り、Ｐ型の拡散層２が一環状に形成されている。Ｐ型の拡散層２は一点鎖線で囲まれる領域に配置され、活性領域ではソース領域とドレイン領域との間に配置されている。そして、詳細の説明は図４及び図５を用いて後述するが、非活性領域における耐圧特性を向上させるために、曲線領域Ｒには、二点鎖線で示すＰ型の拡散層３、点線で示すＰ型の拡散層４が形成されている。
尚、本実施の形態でのＰ型の拡散層２が本発明の「第２の拡散層」に対応し、本実施の形態でのＰ型の拡散層３が本発明の「第１の拡散層」に対応し、本実施の形態でのＰ型の拡散層４が本発明の「第３の拡散層」に対応する。また、かっこ内に示す符番は、図２及び図３に示す符番に対応している。
図２に示す如く、Ａ−Ａ線方向の断面は、ＭＯＳトランジスタ１の活性領域の断面を示している。そして、ＭＯＳトランジスタ１は、主に、Ｐ型の拡散層２、Ｐ型の単結晶シリコン基板５と、Ｎ型の埋込拡散層６と、Ｎ型のエピタキシャル層７と、バックゲート領域として用いられるＰ型の拡散層８、９、１０、１１と、ソース領域として用いられるＮ型の拡散層１２と、ドレイン領域として用いられるＮ型の拡散層１３、１４、１５と、ゲート電極１６とから構成されている。
Ｐ型の拡散層２が、エピタキシャル層７に形成されている。上述したように、Ｐ型の拡散層２は、バックゲート領域として用いられるＰ型の拡散層８の周囲を囲むように一環状に形成されている。Ｐ型の拡散層２は、例えば、その表面の不純物濃度が１．０×１０１５〜１．０×１０１６（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層２はフローティング拡散層として形成され、Ｐ型の拡散層２上方の金属層２５、２６と容量結合する。この構造により、ＭＯＳトランジスタ１に逆バイアスが印加された際、Ｐ型の拡散層２には一定の電位が印加された状態となり、活性領域における耐圧特性を向上させることができる。尚、活性領域にＰ型の拡散層２を形成するとＯＮ抵抗値が増大するため、Ｐ型の拡散層２の不純物濃度は、耐圧特性とＯＮ抵抗値とが考慮され、設計される。
Ｎ型のエピタキシャル層７が、Ｐ型の単結晶シリコン基板５上に形成されている。基板５とエピタキシャル層７には、Ｎ型の埋込拡散層６が形成されている。尚、本実施の形態での基板５及びエピタキシャル層７が本発明の「半導体層」に対応する。そして、本実施の形態では、基板５上に１層のエピタキシャル層７が形成されている場合を示すが、この場合に限定するものではない。例えば、本発明の「半導体層」としては、基板のみの場合でも良く、基板上面に複数のエピタキシャル層が積層されている場合でも良い。また、基板は、Ｎ型の単結晶シリコン基板、化合物半導体基板でも良い。
Ｐ型の拡散層８が、エピタキシャル層７に形成されている。Ｐ型の拡散層８には、その形成領域を重畳させるように、Ｐ型の拡散層９、１０、１１が形成されている。そして、Ｐ型の拡散層９がＰ型の拡散層８に重畳して形成されることで、バックゲート領域での抵抗値を低減し、寄生ＮＰＮトランジスタの動作防止を実現する。
Ｎ型の拡散層１２が、Ｐ型の拡散層９に形成されている。Ｎ型の拡散層１２は、ソース領域として用いられる。Ｎ型の拡散層１２とＰ型の拡散層１１とはソース電極Ｓに接続し、同電位となる。そして、Ｐ型の拡散層１０、１１はＮ型の拡散層１２に周囲を囲まれるように配置され、バックゲート引き出し領域として用いられる。Ｐ型の拡散層１０、１１は、高不純物濃度領域として形成されることで、コンタクト抵抗を低減することができる。
Ｎ型の拡散層１３、１４、１５が、エピタキシャル層７に形成されている。Ｎ型の拡散層１３、１４、１５はドレイン領域として用いられる。図１に示すように、Ｎ型の拡散層１３は、活性領域及び非活性領域の両領域に渡り、一環状に配置されている。Ｎ型の拡散層１４、１５は、ソース領域となるＮ型の拡散層１２の両側の活性領域に配置されている。そして、ゲート電極１６下方に位置し、Ｎ型の拡散層１２とＮ型の拡散層１５との間に位置するＰ型の拡散層８、９は、チャネル領域として用いられる。
ゲート電極１６は、ゲート酸化膜１７上面に形成されている。ゲート電極１６は、例えば、ポリシリコン膜とタングステンシリサイド膜との積層膜であるポリサイド膜から成り、所望の膜厚となるように形成されている。尚、ゲート電極１６は、ポリシリコン膜の単層膜から成るものであっても、その他、種々の単層膜や積層膜等から構成されるものであっても良い。
絶縁層１８が、エピタキシャル層７上面に形成されている。絶縁層１８は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３＋Ｏ２系のガスを用いたドライエッチングにより、絶縁層１８にコンタクトホール１９、２０、２１が形成されている。
コンタクトホール１９、２０、２１には、金属層２２、２３、２４が埋設されている。金属層２２、２３、２４は、例えば、バリアメタル層上にアルミ−シリコン（Ａｌ−Ｓｉ）層、アルミ−銅（Ａｌ−Ｃｕ）層またはアルミ−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）層が積層された構造である。尚、前記金属層２２、２３、２４は、コンタクトホール１９、２０、２１内のバリアメタル層上にタングステン（Ｗ）等の高融点金属から成る金属層を埋設し、その上にアルミを主体とする金属層を形成するものであっても良い。
金属層２５、２６が、Ｐ型の拡散層２上方を覆うように、絶縁層１８上面に形成されている。図示していないが、金属層２５、２６はソース電極Ｓと接続する配線層である。この構造により、Ｐ型の拡散層２は、ゲート酸化膜１７及び絶縁層１８等を介して金属層２５、２６と容量結合する。そして、Ｐ型の拡散層２は、ソース電位よりは若干高電位であるが、所望の電位が印加される。この構造により、Ｐ型の拡散層２は、Ｎ型のエピタキシャル層７と逆バイアス状態を成し、ＭＯＳトランジスタ１の耐圧特性を向上させる。
図３に示す如く、Ｂ−Ｂ線方向の断面は、ＭＯＳトランジスタ１の非活性領域の断面を示している。尚、図３では、主に、楕円形状の直線領域Ｌである活性領域の断面は省略し、楕円形状の曲線領域Ｒである非活性領域の断面を図示している。そして、省略部分より右側に示す断面は、図１に示すＹ軸方向下側の断面を図示している。省略部分より左側に示す断面は、図１に示すＹ軸方向上側の断面を図示している。
曲線領域Ｒには、Ｐ型の拡散層８とＮ型の拡散層１３との間に、ＬＯＣＯＳ酸化膜２７、２８が形成されている。ＬＯＣＯＳ酸化膜２７、２８は、曲線領域Ｒである非活性領域にのみ形成され、直線領域Ｌである活性領域には形成されていない。そして、非活性領域では、ゲート電極１６の一端側はＬＯＣＯＳ酸化膜２７、２８上に配置されている。この構造により、活性領域では、ＬＯＣＯＳ酸化膜２７、２８が障壁となり、電流経路が迂回させられることがなく、電流特性が悪化することはない。また、ＯＮ抵抗値が増大することを防止できる。一方、非活性領域では、ＬＯＣＯＳ酸化膜２７、２８により、ゲート電極１６がエピタキシャル層７表面から離間し、耐圧特性を向上させることができる。尚、本実施の形態でのＬＯＣＯＳ酸化膜２７、２８が本発明の「フィールド酸化膜」に対応する。
ＬＯＣＯＳ酸化膜２７上では、絶縁層１８に形成されたコンタクトホール２９を介して金属層３０がゲート電極１６と接続している。金属層３０は、Ｐ型の拡散層２上方を覆うように、絶縁層１８上を分離領域３１側へと延在している。Ｐ型の拡散層２は、ゲート酸化膜１７及び絶縁層１８等を介して金属層３０と容量結合する。一方、ＬＯＣＯＳ酸化膜２８側では、Ｐ型の拡散層２上方に位置する金属層３２が形成されている。金属層３２はソース電極Ｓと接続し、Ｐ型の拡散層２はゲート酸化膜１７及び絶縁層１８等を介して金属層３２と容量結合する。
ここで、図１に一点鎖線で示すように、ＬＯＣＯＳ酸化膜２７側では、ＬＯＣＯＳ酸化膜２７の端部及びその近傍領域において、曲線領域Ｒの形状に合わせてＰ型の拡散層３が形成されている。Ｐ型の拡散層３は、Ｐ型の拡散層２とその形成領域を重畳させ、フローティング拡散層として形成されている。更に、図１に点線で示すように、コンタクトホール２９近傍であり、ＬＯＣＯＳ酸化膜２７の幅Ｗ１が広くなる領域に対応し、Ｐ型の拡散層４が形成されている。コンタクトホール２９近傍では、ＬＯＣＯＳ酸化膜２７の幅Ｗ１は、ＬＯＣＯＳ酸化膜２８の幅Ｗ２よりも広く形成されている。上述したように、ＬＯＣＯＳ酸化膜２７上方では、金属層３０がゲート電極１６に接続するための平坦領域が必要だからである。尚、ＬＯＣＯＳ酸化膜２７側でも、コンタクトホール２９近傍以外の領域では、ＬＯＣＯＳ酸化膜２７の幅は幅Ｗ２で形成されている。
Ｐ型の拡散層３、４は、Ｐ型の拡散層２と同様に、絶縁層１８上面の金属層３０と容量結合している。そして、Ｐ型の拡散層３は、例えば、その表面の不純物濃度が１．０×１０１７〜１．０×１０１８（／ｃｍ２）程度、拡散深さが２〜４（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層４は、例えば、その表面の不純物濃度が１．０×１０１６〜１．０×１０１７（／ｃｍ２）程度、拡散深さが５〜６（μｍ）程度となる拡散条件により形成されている。
一方、ＬＯＣＯＳ酸化膜２８側では、ＬＯＣＯＳ酸化膜２８の端部及びその近傍領域において、曲線領域Ｒの形状に合わせてＰ型の拡散層３が形成されている。Ｐ型の拡散層３は、Ｐ型の拡散層２とその形成領域を重畳させ、フローティング拡散層として形成されている。Ｐ型の拡散層３は、Ｐ型の拡散層２と同様に、絶縁層１８上面の金属層３２と容量結合している。
この構造により、コンタクトホール２９近傍のＬＯＣＯＳ酸化膜２７側では、Ｐ型の拡散層８とＰ型の拡散層２との離間幅が広がるが、少なくともＰ型の拡散層２、３、４が重畳する領域が完全に空乏化しないことで、耐圧特性を向上させることができる。一方、コンタクトホール２９近傍以外のＬＯＣＯＳ酸化膜２７側やＬＯＣＯＳ酸化膜２８側では、少なくともＰ型の拡散層２、３が重畳する領域が完全に空乏化しないことで、耐圧特性を向上させることができる。図１に示すように、非活性領域では、その形状が曲線形状となり、電界集中し易い構造であるが、Ｐ型の拡散層２、３、４を配置することで、活性領域よりも耐圧特性を向上させることができる。
更に、Ｐ型の拡散層３、４は非活性領域にのみ配置され、活性領域には配置されていない。活性領域は直線領域であり、非活性領域よりは電界集中し難い構造であるからである。つまり、本実施の形態では、活性領域にはＰ型の拡散層２のみを配置し、活性領域の耐圧特性により、ＭＯＳトランジスタ１の耐圧特性が決まる構造としている。この構造により、活性領域に必要以上のＰ型の拡散層を形成することがなくなり、余分なＰ型の拡散層が障壁となり、ＭＯＳトランジスタ１のＯＮ抵抗値が増大することを防止できる。また、デバイスサイズが増大することを防止できる。
図４（Ａ）では、コンタクトホール２９近傍のＬＯＣＯＳ酸化膜２７側であり、Ｐ型の拡散層４が形成されている領域を図示している。図示の如く、太い実線が空乏層の端部領域を示し、点線が等電位線を示し、一点鎖線が、３５９（Ｖ）の等電位線を示している。図示したように、Ｐ型の拡散層２、３、４は、フローティング拡散層として形成されているが、ゲート電位よりも若干高い電位が印加されている領域が存在する。Ｐ型の拡散層２、３、４が重畳した領域は高不純物濃度領域であり、実線で示すように、空乏化されていない領域が存在する。これは、上述したように、空乏化されていないＰ型の拡散層２、３、４は、金属層３０と容量結合しているからである。
そして、Ｐ型の拡散層４は、Ｐ型の拡散層８と同じ深さまで拡散している。Ｐ型の拡散層４とエピタキシャル層７との境界から広がる空乏層は、Ｐ型の拡散層８とエピタキシャル層７との境界から広がる空乏層と同様に、水平方向の広い領域に広がる。この構造により、コンタクトホール２９近傍では、ＬＯＣＯＳ酸化膜２７の幅Ｗ１が広くなるが、Ｐ型の拡散層４、８により、幅Ｗ１による耐圧劣化を防止することができる。つまり、ＬＯＣＯＳ酸化膜２７下方で、等電位線の間隔が狭まり、電界集中が発生し易い状態を回避することができる。
更に、Ｐ型の拡散層２は分離領域３１側へと延在して形成されている。上述したように、Ｐ型の拡散層２のみが形成されている領域は低不純物濃度の領域であり、図示したように、空乏化されている。そして、Ｐ型の拡散層２が形成されている領域では、等電位線の間隔が緩やかに推移している。つまり、完全空乏化されたＰ型の拡散層２が、ソース電極Ｓ側から最外周に配置されている。この構造により、図示したように、空乏層の終端領域での曲率変化を小さくし、ＭＯＳトランジスタ１の耐圧特性を向上させている。
尚、図４（Ｂ）のハッチング領域で示すように、分離領域３１側に位置するＰ型の拡散層２の端部近傍で衝突電離が発生している。この図からも、コンタクトホール２９近傍のＬＯＣＯＳ酸化膜２７端部及びその近傍領域にＰ型の拡散層３、４を形成することで、幅Ｗ１のＬＯＣＯＳ酸化膜２７下方での耐圧劣化を防止していることがわかる。
図５（Ａ）では、Ｐ型の拡散層４が形成されていないＬＯＣＯＳ酸化膜２７側またはＬＯＣＯＳ酸化膜２８側を図示している。図示の如く、太い実線が空乏層の端部領域を示し、点線が等電位線を示し、一点鎖線が、３４４（Ｖ）の等電位線を示している。図示したように、Ｐ型の拡散層２、３は、フローティング拡散層として形成されているが、ソース電位よりも若干高い電位が印加されている領域が存在する。Ｐ型の拡散層２、３が重畳した領域は高不純物濃度領域であり、実線で示すように、空乏化されていない領域が存在する。これは、上述したように、空乏化していないＰ型の拡散層２、３は、金属層３２と容量結合しているからである。
そして、コンタクトホール２９近傍領域以外では、ゲート電極１６への接続領域を考慮する必要がなく、ＬＯＣＯＳ酸化膜２８の幅Ｗ２を最小幅に設定することができる。この構造により、拡散深さがＰ型の拡散層２より深く、Ｐ型の拡散層４より浅い、Ｐ型の拡散層３を形成することで、幅Ｗ２による耐圧劣化を防止することができる。つまり、ＬＯＣＯＳ酸化膜２８下方で、等電位線の間隔が狭まり、電界集中が発生し易い状態を回避することができる。
更に、Ｐ型の拡散層２は分離領域３１側へと延在して形成されている。上述したように、Ｐ型の拡散層２のみが形成されている領域は低不純物濃度の領域であり、図示したように、空乏化されている。そして、Ｐ型の拡散層２が形成されている領域では、等電位線の間隔が緩やかに推移している。つまり、完全空乏化されたＰ型の拡散層２が、ソース電極Ｓ側から最外周に配置されている。この構造により、図示したように、空乏層の終端領域での曲率変化を小さくし、ＭＯＳトランジスタ１の耐圧特性を向上させている。
尚、図５（Ｂ）のハッチング領域で示すように、分離領域３１側に位置するＰ型の拡散層２とＰ型の拡散層３とが交差する領域近傍で衝突電離が発生している。この図からも、Ｐ型の拡散層４が形成されていないＬＯＣＯＳ酸化膜２７下方またはＬＯＣＯＳ酸化膜２８下方で、ＭＯＳトランジスタ１の耐圧劣化を防止していることがわかる。
最後に、図３の断面図では図示していないが、Ｐ型の拡散層４が形成されている側のデバイス領域と分離層との間に、エピタキシャル層７と同一電位の導電プレート３３（図１参照）が形成されている。導電プレート３３は、例えば、ゲート電極と同材料、金属層と同材料から構成されている。そして、導電プレート３３上方には絶縁層を介してソース電極や、ゲート電極と接続する配線層等が配置されている。この構造により、導電プレート３３は、デバイス領域から延びる空乏層を遮断し、配線層に対してシールド効果を有する。そして、配線層下方に位置する分離領域３１の端部近傍での電界集中を緩和し、ＭＯＳトランジスタ１の耐圧特性を向上させることができる。
尚、本実施の形態では、Ｐ型の拡散層４はＬＯＣＯＳ酸化膜２７の幅が幅Ｗ１となる領域にのみ形成する場合について説明したが、この場合に限定するものではない。例えば、Ｐ型の拡散層３と同様に、曲線領域Ｒの形状に合わせて配置する場合でも良い。また、フローティング拡散層として形成するＰ型の拡散層２、３、４は、その不純物濃度、拡散深さ等は、ＭＯＳトランジスタ１の耐圧特性に応じて任意の設計変更が可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態におけるＮチャネル型のＭＯＳトランジスタを説明する平面図である。 本発明の実施の形態におけるＮチャネル型のＭＯＳトランジスタを説明する断面図である。 本発明の実施の形態におけるＮチャネル型のＭＯＳトランジスタを説明する断面図である。 本発明の実施の形態における（Ａ）Ｎチャネル型のＭＯＳトランジスタの逆バイアス状態の電位分布を説明する図であり、（Ｂ）Ｎチャネル型のＭＯＳトランジスタの衝突電離発生領域を説明する図である。 本発明の実施の形態における（Ａ）Ｎチャネル型のＭＯＳトランジスタの逆バイアス状態の電位分布を説明する図であり、（Ｂ）Ｎチャネル型のＭＯＳトランジスタの衝突電離発生領域を説明する図である。
符号の説明
１ Ｎチャネル型のＭＯＳトランジスタ
２ Ｐ型の拡散層
３ Ｐ型の拡散層
４ Ｐ型の拡散層
５ Ｐ型の単結晶シリコン基板
７ Ｎ型のエピタキシャル層
２７ ＬＯＣＯＳ酸化膜
２８ ＬＯＣＯＳ酸化膜
２９ コンタクトホール
３０ 金属層
３２ 金属層

Claims (6)

  1. 半導体層と、前記半導体層に形成されているバックゲート領域、ドレイン領域及びソース領域と、前記半導体層上面に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記半導体層上面に形成されている絶縁層とを有する半導体装置において、
    前記半導体層には、少なくとも前記ソース領域の両側に前記ドレイン領域が配置され、前記ソース領域と前記ドレイン領域間の電流経路となり、直線形状である活性領域と、電流経路とならず、曲線形状である非活性領域とが形成され、前記非活性領域の前記半導体層にはフローティング状態の第１の拡散層が形成され、
    前記活性領域及び前記非活性領域にはフローティング状態の第２の拡散層が形成され、
    前記非活性領域では、前記第１の拡散層と前記第２の拡散層とがその形成領域を重畳させている領域が、少なくとも、前記絶縁層上面に形成されている金属層と容量結合することを特徴とする半導体装置。
  2. 前記第２の拡散層は、前記第１の拡散層よりも不純物濃度が低く、且つ、前記第２の拡散層は、前記第１の拡散層よりも外周側へ延在していることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の拡散層及び前記第２の拡散層は前記曲線形状に合わせて配置されていることを特徴とする請求項１、請求項２のいずれかに記載の半導体装置。
  4. 前記非活性領域の半導体層にはフィールド酸化膜が形成され、前記フィールド酸化膜上に配置されたコンタクトホール近傍にはフローティング状態の第３の拡散層が形成され、
    前記非活性領域では、前記第２の拡散層と前記第３の拡散層とがその形成領域を重畳させている領域が、少なくとも、前記絶縁層上面に形成されている金属層と容量結合することを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の拡散層は、前記第３の拡散層よりも不純物濃度が低く、且つ、前記第２の拡散層は、前記第３の拡散層よりも外周側へ延在していることを特徴とする請求項４に記載の半導体装置。
  6. 前記第３の拡散層は、前記第１の拡散層よりも拡散深さが深いことを特徴とする請求項４に記載の半導体装置。
JP2005263468A 2005-09-12 2005-09-12 半導体装置 Expired - Fee Related JP4791113B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005263468A JP4791113B2 (ja) 2005-09-12 2005-09-12 半導体装置
US11/516,733 US7652307B2 (en) 2005-09-12 2006-09-07 Semiconductor device with two overlapping diffusion layers held at floating voltage for improving withstand voltage
TW095133192A TW200713580A (en) 2005-09-12 2006-09-08 Semiconductor devices
KR1020060087349A KR100749230B1 (ko) 2005-09-12 2006-09-11 반도체 장치
DE602006012106T DE602006012106D1 (de) 2005-09-12 2006-09-12 Halbleiteranordnung
EP06019023A EP1763083B1 (en) 2005-09-12 2006-09-12 Semiconductor device
CNB2006101272193A CN100454580C (zh) 2005-09-12 2006-09-12 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263468A JP4791113B2 (ja) 2005-09-12 2005-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2007080919A JP2007080919A (ja) 2007-03-29
JP4791113B2 true JP4791113B2 (ja) 2011-10-12

Family

ID=37568596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263468A Expired - Fee Related JP4791113B2 (ja) 2005-09-12 2005-09-12 半導体装置

Country Status (7)

Country Link
US (1) US7652307B2 (ja)
EP (1) EP1763083B1 (ja)
JP (1) JP4791113B2 (ja)
KR (1) KR100749230B1 (ja)
CN (1) CN100454580C (ja)
DE (1) DE602006012106D1 (ja)
TW (1) TW200713580A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956351B2 (ja) * 2007-09-28 2012-06-20 オンセミコンダクター・トレーディング・リミテッド Ｄｍｏｓトランジスタの製造方法
KR101418396B1 (ko) * 2007-11-19 2014-07-10 페어차일드코리아반도체 주식회사 전력 반도체 소자
JP5329118B2 (ja) * 2008-04-21 2013-10-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Ｄｍｏｓトランジスタ
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
KR101800371B1 (ko) * 2011-05-27 2017-11-23 삼성전자주식회사 반도체 장치
CN102637743B (zh) * 2012-05-02 2015-04-29 杭州士兰微电子股份有限公司 一种功率器件及其制造方法
DE112013005788B4 (de) * 2012-12-04 2019-02-07 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Fertigung
JP2016092032A (ja) * 2014-10-29 2016-05-23 サンケン電気株式会社 半導体装置
AU2017388339B2 (en) * 2016-12-28 2024-02-29 Hiroshima University Repair agent for living tissue damage and method for producing said repair agent
US11049967B2 (en) * 2018-11-02 2021-06-29 Texas Instruments Incorporated DMOS transistor having thick gate oxide and STI and method of fabricating
KR102291317B1 (ko) * 2019-07-24 2021-08-18 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법
KR102233049B1 (ko) 2019-07-24 2021-03-26 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348600A (en) * 1978-02-14 1982-09-07 Motorola, Inc. Controlled current source for I2 L to analog interfaces
NL8204105A (nl) * 1982-10-25 1984-05-16 Philips Nv Halfgeleiderinrichting.
US5512774A (en) * 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
EP0571027A1 (en) 1992-05-21 1993-11-24 Koninklijke Philips Electronics N.V. Semiconductor device comprising a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region
JP3203858B2 (ja) * 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
BE1007657A3 (nl) 1993-10-14 1995-09-05 Philips Electronics Nv Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
KR950021600A (ko) * 1993-12-09 1995-07-26 가나이 쯔또무 반도체 집적회로장치 및 그 제조방법
EP0685891B1 (en) * 1994-05-31 2001-08-08 STMicroelectronics S.r.l. Integrated semiconductor diode
JP3356586B2 (ja) * 1995-06-01 2002-12-16 日本電気株式会社 高耐圧横型ｍｏｓｆｅｔ半導体装置
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5708287A (en) * 1995-11-29 1998-01-13 Kabushiki Kaisha Toshiba Power semiconductor device having an active layer
JPH1050985A (ja) * 1996-07-31 1998-02-20 Denso Corp Ｍｉｓ構造を有する半導体装置
JP3473460B2 (ja) * 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
KR100332625B1 (ko) * 1999-11-10 2002-04-17 곽정소 에피층을 이용한 반도체 집적회로의 저항구조
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP2003101017A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2003303961A (ja) 2002-04-09 2003-10-24 Sanyo Electric Co Ltd Ｍｏｓ半導体装置
JP2005085975A (ja) * 2003-09-09 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2005093696A (ja) 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
US20050145922A1 (en) * 2003-12-30 2005-07-07 Joseph Farley EEPROM and flash EEPROM
JP4839578B2 (ja) * 2004-04-26 2011-12-21 富士電機株式会社 横形半導体装置

Also Published As

Publication number Publication date
DE602006012106D1 (de) 2010-03-25
EP1763083B1 (en) 2010-02-03
CN1933179A (zh) 2007-03-21
EP1763083A2 (en) 2007-03-14
TW200713580A (en) 2007-04-01
EP1763083A3 (en) 2008-05-28
CN100454580C (zh) 2009-01-21
KR100749230B1 (ko) 2007-08-13
TWI315912B (ja) 2009-10-11
JP2007080919A (ja) 2007-03-29
US20070057321A1 (en) 2007-03-15
US7652307B2 (en) 2010-01-26
KR20070030142A (ko) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4791113B2 (ja) 半導体装置
JP3897801B2 (ja) 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP5048273B2 (ja) 絶縁ゲート型半導体装置
US8018031B2 (en) MOS transistors formed on the front and back surface of a semiconductor substrate
KR100668545B1 (ko) 반도체 장치
US7855453B2 (en) Semiconductor device
WO2012111285A1 (ja) 絶縁ゲート型半導体装置
TWI754689B (zh) 溝槽式閘極igbt
US8441070B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2020061412A (ja) 半導体装置
JP2009088199A (ja) 半導体装置
JP2003174169A (ja) 半導体装置
US8421153B2 (en) Semiconductor device
JP4952042B2 (ja) 半導体装置
JP6718733B2 (ja) 半導体装置
JP4929559B2 (ja) 半導体素子
JP2010087124A (ja) 絶縁ゲート型半導体装置
JP3293603B2 (ja) 電力用半導体装置
JP2009004707A (ja) 絶縁ゲート型半導体装置
JP4574134B2 (ja) 半導体装置
JP5714413B2 (ja) 半導体装置及び半導体装置の製造方法
JP7471250B2 (ja) 半導体装置
JP3495498B2 (ja) 半導体装置
US20230146397A1 (en) Semiconductor device
WO2024096070A1 (ja) 縦型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees