JP3356586B2 - 高耐圧横型ｍｏｓｆｅｔ半導体装置 - Google Patents
高耐圧横型ｍｏｓｆｅｔ半導体装置Info
- Publication number
- JP3356586B2 JP3356586B2 JP13500095A JP13500095A JP3356586B2 JP 3356586 B2 JP3356586 B2 JP 3356586B2 JP 13500095 A JP13500095 A JP 13500095A JP 13500095 A JP13500095 A JP 13500095A JP 3356586 B2 JP3356586 B2 JP 3356586B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- drain region
- breakdown voltage
- drain
- lateral mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000015556 catabolic process Effects 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、横型ＭＯＳＦＥＴ半導
体装置の特性改善に関し、特にドレイン・ソース間の高
耐圧化に関する。
体装置の特性改善に関し、特にドレイン・ソース間の高
耐圧化に関する。
【０００２】
【従来の技術】従来の横型ＭＯＳＦＥＴ半導体装置は、
例えば図６（ａ）に示したように、Ｐ型基板１上にＮ延
長ドレイン２、Ｎ- 延長ドレイン５、Ｎ+ ソース９、Ｐ
+ バックゲート１０をもち、Ｎ延長ドレイン２の中にＮ
+ ドレイン３とＰトップレイヤー６が設けられている。
この従来の横型ＭＯＳＦＥＴ半導体装置では、Ｎ+ ドレ
イン３とＮ+ ソース９およびＰ+ バックゲート１０の間
に電圧が印加されると、Ｐ型基板１およびＰトップレイ
ヤー６とＮ- 延長ドレイン５およびＮ延長ドレイン２の
間にも電圧が加わり、Ｎ- 延長ドレイン５とＮ延長ドレ
イン２の中には空乏層が広がる。なお、４はドレイン電
極、７は絶縁膜、８はゲート電極、１１はソース電極、
１２は層間絶縁膜である。この技術は、すでに特開昭５
５−１０８７７３号公報に開示されている。
例えば図６（ａ）に示したように、Ｐ型基板１上にＮ延
長ドレイン２、Ｎ- 延長ドレイン５、Ｎ+ ソース９、Ｐ
+ バックゲート１０をもち、Ｎ延長ドレイン２の中にＮ
+ ドレイン３とＰトップレイヤー６が設けられている。
この従来の横型ＭＯＳＦＥＴ半導体装置では、Ｎ+ ドレ
イン３とＮ+ ソース９およびＰ+ バックゲート１０の間
に電圧が印加されると、Ｐ型基板１およびＰトップレイ
ヤー６とＮ- 延長ドレイン５およびＮ延長ドレイン２の
間にも電圧が加わり、Ｎ- 延長ドレイン５とＮ延長ドレ
イン２の中には空乏層が広がる。なお、４はドレイン電
極、７は絶縁膜、８はゲート電極、１１はソース電極、
１２は層間絶縁膜である。この技術は、すでに特開昭５
５−１０８７７３号公報に開示されている。
【０００３】このような従来の横型ＭＯＳＦＥＴ半導体
装置ではチップ上にレイアウトした場合、チップ面積の
利用効率を上げるため、図６（ｂ）に示すように、通常
パターンを折り返したレイアウトが行われる。このと
き、折り返し部分ではパターンを曲げる領域ができる
（本書ではこの部分を「折り返し部」という）。
装置ではチップ上にレイアウトした場合、チップ面積の
利用効率を上げるため、図６（ｂ）に示すように、通常
パターンを折り返したレイアウトが行われる。このと
き、折り返し部分ではパターンを曲げる領域ができる
（本書ではこの部分を「折り返し部」という）。
【０００４】この折り返し部ではドレインとソース間に
電圧をかけた際、Ｎ延長ドレイン２とＰ型基板１および
Ｐトップレイヤー６の間のブレークダウン電圧が、折り
返し部以外の領域よりも低くなることが判明している。
これは、以下に示す理由による。Ｐ−Ｎ接合に逆バイア
スをかけた場合に広がる空乏層の幅は、拡散層中の電子
とホールの電荷量がつり合うようにして決まる。たとえ
ば図７に示した様に、階段接合においてＮ型中の電子濃
度とＰ型中のホール濃度が同じで、平行にレイアウトさ
れたパターンならば、Ｎ型中に広がる空乏層幅とＰ型中
に広がる空乏層の距離は等しくなる。しかし、レイアウ
トが折り返し部を持つ場合、その折り返し部で電子とホ
ールの電荷量がつり合うためには、外側に延びる空乏層
の距離が短くなる。このため折り返し部では、空乏層の
幅は直線部分より狭くなるので、空乏層にかかる電界は
大きくなり、ブレークダウン電圧も低くなる。実験によ
れば、例えば折り返し部以外の領域では６００Ｖのブレ
ークダウン電圧があるのに対し、折り返し部では４００
Ｖのブレークダウン電圧しかなくなってしまう。このた
め、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン
電圧は、この折り返し部で決定されていた。
電圧をかけた際、Ｎ延長ドレイン２とＰ型基板１および
Ｐトップレイヤー６の間のブレークダウン電圧が、折り
返し部以外の領域よりも低くなることが判明している。
これは、以下に示す理由による。Ｐ−Ｎ接合に逆バイア
スをかけた場合に広がる空乏層の幅は、拡散層中の電子
とホールの電荷量がつり合うようにして決まる。たとえ
ば図７に示した様に、階段接合においてＮ型中の電子濃
度とＰ型中のホール濃度が同じで、平行にレイアウトさ
れたパターンならば、Ｎ型中に広がる空乏層幅とＰ型中
に広がる空乏層の距離は等しくなる。しかし、レイアウ
トが折り返し部を持つ場合、その折り返し部で電子とホ
ールの電荷量がつり合うためには、外側に延びる空乏層
の距離が短くなる。このため折り返し部では、空乏層の
幅は直線部分より狭くなるので、空乏層にかかる電界は
大きくなり、ブレークダウン電圧も低くなる。実験によ
れば、例えば折り返し部以外の領域では６００Ｖのブレ
ークダウン電圧があるのに対し、折り返し部では４００
Ｖのブレークダウン電圧しかなくなってしまう。このた
め、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン
電圧は、この折り返し部で決定されていた。
【０００５】また、米国特許ＵＳＰ５２５８６３６号明
細書には、特開昭５５−１０８７７３号公報と類似した
構造のデバイスにおける、折り返し部のブレークダウン
電圧を向上する方法が開示されている。しかしこのＵＳ
Ｐ５２５８６３６号明細書で開示されている構造では、
折り返し部にチャネルを設けることができないため、Ｍ
ＯＳをオンしたときのドレイン、ソース間抵抗が増加す
る。
細書には、特開昭５５−１０８７７３号公報と類似した
構造のデバイスにおける、折り返し部のブレークダウン
電圧を向上する方法が開示されている。しかしこのＵＳ
Ｐ５２５８６３６号明細書で開示されている構造では、
折り返し部にチャネルを設けることができないため、Ｍ
ＯＳをオンしたときのドレイン、ソース間抵抗が増加す
る。
【０００６】
【発明が解決しようとする課題】上記に説明したよう
に、特開昭５５−１０８７７３号公報で開示された構造
では、レイアウトした際の折り返し部で、ドレイン、ソ
ース間ブレークダウン電圧が決定されてしまうため、折
り返し部がない理想的な場合のブレークダウン電圧より
も、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン
電圧が低くなるという欠点があった。また、米国特許Ｕ
ＳＰ５２５８６３６号明細書で開示されている構造で
は、ドレイン、ソース間抵抗が増加するという欠点があ
った。
に、特開昭５５−１０８７７３号公報で開示された構造
では、レイアウトした際の折り返し部で、ドレイン、ソ
ース間ブレークダウン電圧が決定されてしまうため、折
り返し部がない理想的な場合のブレークダウン電圧より
も、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン
電圧が低くなるという欠点があった。また、米国特許Ｕ
ＳＰ５２５８６３６号明細書で開示されている構造で
は、ドレイン、ソース間抵抗が増加するという欠点があ
った。
【０００７】そこで、本発明は、前記従来の技術の欠点
を改良し、横型ＭＯＳＦＥＴ半導体装置をチップ上にレ
イアウトした際のドレイン・ソース間ブレークダウン電
圧を高くしようとするものである。
を改良し、横型ＭＯＳＦＥＴ半導体装置をチップ上にレ
イアウトした際のドレイン・ソース間ブレークダウン電
圧を高くしようとするものである。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
決するため、次の手段を採用する。
【０００９】（１）Ｐ型基板上にＮ延長ドレイン領域を
備え、前記Ｎ延長ドレイン領域と接して前記Ｎ延長ドレ
イン領域よりも濃度の低いＮ- 延長ドレイン領域を備
え、また、前記Ｎ延長ドレイン領域の表面に前記Ｎ延長
ドレイン領域よりも濃度の高いＮ+ ドレイン領域を備
え、前記Ｐ型基板上にＮ+ ソース領域とＰ+ バックゲー
ト領域を備え、折り返し部を有するレイアウトパターン
を持つ横型ＭＯＳＦＥＴ半導体装置において、前記レイ
アウトパターンの前記折り返し部の前記Ｎ- 延長ドレイ
ン領域が前記レイアウトパターンの直線部の前記Ｎ- 延
長ドレイン領域よりも前記Ｎ+ ドレイン領域側に延在さ
れている高耐圧横型ＭＯＳＦＥＴ半導体装置。
備え、前記Ｎ延長ドレイン領域と接して前記Ｎ延長ドレ
イン領域よりも濃度の低いＮ- 延長ドレイン領域を備
え、また、前記Ｎ延長ドレイン領域の表面に前記Ｎ延長
ドレイン領域よりも濃度の高いＮ+ ドレイン領域を備
え、前記Ｐ型基板上にＮ+ ソース領域とＰ+ バックゲー
ト領域を備え、折り返し部を有するレイアウトパターン
を持つ横型ＭＯＳＦＥＴ半導体装置において、前記レイ
アウトパターンの前記折り返し部の前記Ｎ- 延長ドレイ
ン領域が前記レイアウトパターンの直線部の前記Ｎ- 延
長ドレイン領域よりも前記Ｎ+ ドレイン領域側に延在さ
れている高耐圧横型ＭＯＳＦＥＴ半導体装置。
【００１０】
【００１１】（２）前記Ｎ−延長ドレイン領域の表面に
Ｐ型トップレイヤーを備えている前記（１）記載の高耐
圧横型ＭＯＳＦＥＴ半導体装置。
Ｐ型トップレイヤーを備えている前記（１）記載の高耐
圧横型ＭＯＳＦＥＴ半導体装置。
【００１２】
【００１３】
【００１４】（３）前記Ｎ ＋ ドレイン領域と接続された
ドレイン電極を有する前記（１）記載の高耐圧横型ＭＯ
ＳＦＥＴ半導体装置。
ドレイン電極を有する前記（１）記載の高耐圧横型ＭＯ
ＳＦＥＴ半導体装置。
【００１５】
【００１６】
【００１７】
【００１８】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００１９】まず、本発明の第１実施例を説明する。図
１（ａ）は、本発明の第１実施例の横型ＭＯＳＦＥＴ半
導体装置のレイアウト図の図１（ｂ）におけるＡ〜Ａ′
間の断面図である。図２（ａ）は、第１実施例のＮ延長
ドレイン２の領域を示したレイアウト図である。ここ
で、Ｂ〜Ｂ′の断面は図６（ａ）と同じである。図１
（ａ）において、抵抗率４０ΩｃｍのＰ型基板１上に、
ピーク濃度１．５×１０-16 ／ｃｍ3 で深さ８μｍのＮ
延長ドレイン２、ピーク濃度１×１０-16 ／ｃｍ3で深
さ７．５μｍのＮ- 延長ドレイン５、Ｎ+ ソース９、Ｐ
+ バックゲート１０を形成し、Ｎ- 延長ドレイン５の中
に、深さ０．５μｍのＰトップレイヤー６を形成する。
Ｎ延長ドレイン２の中にはＮ+ ドレイン３を形成する。
Ｎ+ ドレイン３とＮ+ ソース９およびＰ+ バックゲート
１０の間に電圧が印加されると、Ｐ型基板１およびＰト
ップレイヤー６とＮ- 延長ドレイン５の間にも電圧が加
わり、Ｎ- 延長ドレイン５の中に空乏層が広がる。Ｎ-
延長ドレイン５とＰ型基板１およびＰトップレイヤー６
の間のブレークダウン電圧は、その濃度の違いのため、
折り返し部以外の領域で形成されている。延長ドレイン
２とＰ型基板１およびＰトップレイヤー６の間のブレー
クダウン電圧、例えば実験によると６００Ｖと同等かそ
れより高くなる。このようにして、折り返し部のブレー
クダウン電圧を上げることで、横型ＭＯＳＦＥＴ半導体
装置全体のブレークダウン電圧を高くすることが可能に
なる。また、本実施例ではＭＯＳがオンのとき、折り返
し部でもゲート電極８の下にチャネルが形成されるた
め、ドレイン、ソース間抵抗が増加しないという利点が
ある。また、図４と図５にそれぞれ、他の折り返し部の
レイアウト図と断面図、Ｎ延長ドレイン２の領域を示し
たレイアウト図を示す。このような折り返し部でも同様
な理由により、ブレークダウン電圧を向上することが可
能である。
１（ａ）は、本発明の第１実施例の横型ＭＯＳＦＥＴ半
導体装置のレイアウト図の図１（ｂ）におけるＡ〜Ａ′
間の断面図である。図２（ａ）は、第１実施例のＮ延長
ドレイン２の領域を示したレイアウト図である。ここ
で、Ｂ〜Ｂ′の断面は図６（ａ）と同じである。図１
（ａ）において、抵抗率４０ΩｃｍのＰ型基板１上に、
ピーク濃度１．５×１０-16 ／ｃｍ3 で深さ８μｍのＮ
延長ドレイン２、ピーク濃度１×１０-16 ／ｃｍ3で深
さ７．５μｍのＮ- 延長ドレイン５、Ｎ+ ソース９、Ｐ
+ バックゲート１０を形成し、Ｎ- 延長ドレイン５の中
に、深さ０．５μｍのＰトップレイヤー６を形成する。
Ｎ延長ドレイン２の中にはＮ+ ドレイン３を形成する。
Ｎ+ ドレイン３とＮ+ ソース９およびＰ+ バックゲート
１０の間に電圧が印加されると、Ｐ型基板１およびＰト
ップレイヤー６とＮ- 延長ドレイン５の間にも電圧が加
わり、Ｎ- 延長ドレイン５の中に空乏層が広がる。Ｎ-
延長ドレイン５とＰ型基板１およびＰトップレイヤー６
の間のブレークダウン電圧は、その濃度の違いのため、
折り返し部以外の領域で形成されている。延長ドレイン
２とＰ型基板１およびＰトップレイヤー６の間のブレー
クダウン電圧、例えば実験によると６００Ｖと同等かそ
れより高くなる。このようにして、折り返し部のブレー
クダウン電圧を上げることで、横型ＭＯＳＦＥＴ半導体
装置全体のブレークダウン電圧を高くすることが可能に
なる。また、本実施例ではＭＯＳがオンのとき、折り返
し部でもゲート電極８の下にチャネルが形成されるた
め、ドレイン、ソース間抵抗が増加しないという利点が
ある。また、図４と図５にそれぞれ、他の折り返し部の
レイアウト図と断面図、Ｎ延長ドレイン２の領域を示し
たレイアウト図を示す。このような折り返し部でも同様
な理由により、ブレークダウン電圧を向上することが可
能である。
【００２０】次に、本発明の第２実施例について説明す
る。図３（ａ）は第２実施例の断面図、図３（ｂ）およ
び図２（ｂ）はそれぞれ、第２実施例のレイアウト図と
Ｎ延長ドレイン２の領域を示したレイアウト図である。
ここで、Ｂ〜Ｂ′の断面は図６（ａ）と同じである。図
３（ａ）において、第１実施例と異なるのは、ゲート電
極とＮ- 延長ドレイン５の中にＰトップレイヤーを形成
していない点である。このようにＰトップレイヤーを形
成しなくても、折り返し部のブレークダウン電圧を上げ
ることが可能である。この場合、ゲート電極がないた
め、折り返し部にチャネルは形成されないので、第１実
施例の構造よりは、ドレイン、ソース間の抵抗は大きく
なるが、Ｎ- 延長ドレイン５があるため、電流は折り返
し部以外に形成されるチャネルから、折り返し部のＮ-
延長ドレイン領域にも流れ込み、Ｎ- 延長ドレイン領域
のない、ＵＳＰ５２５８６３６号明細書で開示されてい
る構造より、抵抗が小さくなる。また、第１実施例より
構造が簡単になるというメリットもある。
る。図３（ａ）は第２実施例の断面図、図３（ｂ）およ
び図２（ｂ）はそれぞれ、第２実施例のレイアウト図と
Ｎ延長ドレイン２の領域を示したレイアウト図である。
ここで、Ｂ〜Ｂ′の断面は図６（ａ）と同じである。図
３（ａ）において、第１実施例と異なるのは、ゲート電
極とＮ- 延長ドレイン５の中にＰトップレイヤーを形成
していない点である。このようにＰトップレイヤーを形
成しなくても、折り返し部のブレークダウン電圧を上げ
ることが可能である。この場合、ゲート電極がないた
め、折り返し部にチャネルは形成されないので、第１実
施例の構造よりは、ドレイン、ソース間の抵抗は大きく
なるが、Ｎ- 延長ドレイン５があるため、電流は折り返
し部以外に形成されるチャネルから、折り返し部のＮ-
延長ドレイン領域にも流れ込み、Ｎ- 延長ドレイン領域
のない、ＵＳＰ５２５８６３６号明細書で開示されてい
る構造より、抵抗が小さくなる。また、第１実施例より
構造が簡単になるというメリットもある。
【００２１】
【発明の効果】以上説明したように、本発明は、横型Ｍ
ＯＳＦＥＴ半導体装置をチップ上にレイアウトした際に
できる折り返し部の耐圧を延長ドレインのレイアウトを
工夫することで高くし、横型ＭＯＳＦＥＴ半導体装置全
体のブレークダウン電圧を高くすることが可能になる。
たとえば、折り返し部のブレークダウン電圧が４００Ｖ
から折り返し部以外と同等の６００Ｖになるため、横型
ＭＯＳＦＥＴ半導体装置全体のブレークダウン電圧も６
００Ｖと高くすることが可能になった。
ＯＳＦＥＴ半導体装置をチップ上にレイアウトした際に
できる折り返し部の耐圧を延長ドレインのレイアウトを
工夫することで高くし、横型ＭＯＳＦＥＴ半導体装置全
体のブレークダウン電圧を高くすることが可能になる。
たとえば、折り返し部のブレークダウン電圧が４００Ｖ
から折り返し部以外と同等の６００Ｖになるため、横型
ＭＯＳＦＥＴ半導体装置全体のブレークダウン電圧も６
００Ｖと高くすることが可能になった。
【図１】本発明の第１実施例の横型ＭＯＳＦＥＴ半導体
装置を示し、（ａ）は（ｂ）におけるＡ〜Ａ′間の断面
図、（ｂ）はレイアウト図である。
装置を示し、（ａ）は（ｂ）におけるＡ〜Ａ′間の断面
図、（ｂ）はレイアウト図である。
【図２】本発明の第１及び第２各実施例の横型ＭＯＳＦ
ＥＴ半導体装置のＮ延長ドレイン領域を示したレイアウ
ト図であり、（ａ）は第１実施例のもの、（ｂ）は第２
実施例のものである。
ＥＴ半導体装置のＮ延長ドレイン領域を示したレイアウ
ト図であり、（ａ）は第１実施例のもの、（ｂ）は第２
実施例のものである。
【図３】本発明の第２実施例の横型ＭＯＳＦＥＴ半導体
装置を示し、（ａ）は（ｂ）におけるＡ〜Ａ′間の断面
図、（ｂ）はレイアウト図である。
装置を示し、（ａ）は（ｂ）におけるＡ〜Ａ′間の断面
図、（ｂ）はレイアウト図である。
【図４】本発明の第１実施例の横型ＭＯＳＦＥＴ半導体
装置の他折り返し部を示し、（ａ）は（ｂ）におけるＡ
〜Ａ′間の断面図、（ｂ）はレイアウト図である。
装置の他折り返し部を示し、（ａ）は（ｂ）におけるＡ
〜Ａ′間の断面図、（ｂ）はレイアウト図である。
【図５】本発明の第１実施例の横型ＭＯＳＦＥＴ半導体
装置の他折り返し部のＮ延長ドレイン領域を示したレイ
アウト図である。
装置の他折り返し部のＮ延長ドレイン領域を示したレイ
アウト図である。
【図６】従来の横型ＭＯＳＦＥＴ半導体装置を示し、
（ａ）は（ｂ）におけるＡ〜Ａ′間の断面図、（ｂ）は
レイアウト図である。
（ａ）は（ｂ）におけるＡ〜Ａ′間の断面図、（ｂ）は
レイアウト図である。
【図７】コーナー部での空乏層の説明図である。
１ Ｐ型基板 ２ Ｎ延長ドレイン ３ Ｎ+ ドレイン ４ ドレイン電極 ５ Ｎ- 延長ドレイン ６ Ｐトップレイヤー ７ 絶縁膜 ８ ゲート電極 ９ Ｎ+ ソース １０ Ｐ+ バックゲート １１ ソース電極 １２ 層間絶縁膜
Claims (3)
- 【請求項１】 Ｐ型基板上にＮ延長ドレイン領域を備
え、前記Ｎ延長ドレイン領域と接して前記Ｎ延長ドレイ
ン領域よりも濃度の低いＮ−延長ドレイン領域を備え、
また、前記Ｎ延長ドレイン領域の表面に前記Ｎ延長ドレ
イン領域よりも濃度の高いＮ＋ドレイン領域を備え、前
記Ｐ型基板上にＮ＋ソース領域とＰ＋バックゲート領域
を備え、折り返し部を有するレイアウトパターンを持つ
横型ＭＯＳＦＥＴ半導体装置において、前記レイアウト
パターンの前記折り返し部の前記Ｎ−延長ドレイン領域
が前記レイアウトパターンの直線部の前記Ｎ−延長ドレ
イン領域よりも前記Ｎ＋ドレイン領域側に延在されてい
ることを特徴とする高耐圧横型ＭＯＳＦＥＴ半導体装
置。 - 【請求項２】 前記Ｎ−延長ドレイン領域の表面にＰ型
トップレイヤーを備えていることを特徴とする請求項１
記載の高耐圧横型ＭＯＳＦＥＴ半導体装置。 - 【請求項３】 前記Ｎ ＋ ドレイン領域と接続されたドレ
イン電極を有することを特徴とする請求項１記載の高耐
圧横型ＭＯＳＦＥＴ半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13500095A JP3356586B2 (ja) | 1995-06-01 | 1995-06-01 | 高耐圧横型ｍｏｓｆｅｔ半導体装置 |
| US08/657,435 US5633521A (en) | 1995-06-01 | 1996-06-03 | Enhancement of breakdown voltage in MOSFET semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13500095A JP3356586B2 (ja) | 1995-06-01 | 1995-06-01 | 高耐圧横型ｍｏｓｆｅｔ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330580A JPH08330580A (ja) | 1996-12-13 |
| JP3356586B2 true JP3356586B2 (ja) | 2002-12-16 |
Family
ID=15141598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13500095A Expired - Fee Related JP3356586B2 (ja) | 1995-06-01 | 1995-06-01 | 高耐圧横型ｍｏｓｆｅｔ半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5633521A (ja) |
| JP (1) | JP3356586B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293525B2 (en) | 2012-05-28 | 2016-03-22 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69534919T2 (de) | 1995-10-30 | 2007-01-25 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe |
| DE69533134T2 (de) | 1995-10-30 | 2005-07-07 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsbauteil hoher Dichte in MOS-Technologie |
| TW400560B (en) * | 1996-12-23 | 2000-08-01 | Koninkl Philips Electronics Nv | Semiconductor device |
| DE69839439D1 (de) * | 1998-05-26 | 2008-06-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte |
| JP3473460B2 (ja) * | 1998-11-20 | 2003-12-02 | 富士電機株式会社 | 横型半導体装置 |
| JP2001102569A (ja) * | 1999-09-28 | 2001-04-13 | Fuji Electric Co Ltd | 半導体デバイス |
| US6593621B2 (en) * | 2001-08-23 | 2003-07-15 | Micrel, Inc. | LDMOS field effect transistor with improved ruggedness in narrow curved areas |
| US6919598B2 (en) * | 2003-03-10 | 2005-07-19 | Zia Hossain | LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance |
| US6982461B2 (en) * | 2003-12-08 | 2006-01-03 | Semiconductor Components Industries, L.L.C. | Lateral FET structure with improved blocking voltage and on resistance performance and method |
| JP4791113B2 (ja) * | 2005-09-12 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP2009158569A (ja) * | 2007-12-25 | 2009-07-16 | Seiko Instruments Inc | 光検出半導体装置、光検出装置、及び画像表示装置 |
| TW200931662A (en) | 2008-01-10 | 2009-07-16 | Fujitsu Microelectronics Ltd | Semiconductor device and manufacturing method thereof |
| US7875930B2 (en) * | 2009-02-16 | 2011-01-25 | Vanguard International Semiconductor Corporation | Semiconductor structure having an enlarged finger shaped region for reducing electric field density and method of manufacturing the same |
| JP5586546B2 (ja) * | 2011-03-23 | 2014-09-10 | 株式会社東芝 | 半導体装置 |
| TWI443832B (zh) | 2011-07-08 | 2014-07-01 | Nuvoton Technology Corp | 金氧半場效電晶體 |
| US9269704B2 (en) | 2012-05-15 | 2016-02-23 | Nuvoton Technology Corporation | Semiconductor device with embedded silicon-controlled rectifier |
| TWI467766B (zh) | 2012-08-31 | 2015-01-01 | Nuvoton Technology Corp | 金氧半場效電晶體及其製造方法 |
| CN103855208A (zh) * | 2012-11-28 | 2014-06-11 | 北大方正集团有限公司 | 一种高压ldmos集成器件 |
| US9472666B2 (en) | 2015-02-12 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company Limited | Ultra high voltage device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3845495A (en) * | 1971-09-23 | 1974-10-29 | Signetics Corp | High voltage, high frequency double diffused metal oxide semiconductor device |
| US5258636A (en) * | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
-
1995
- 1995-06-01 JP JP13500095A patent/JP3356586B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-03 US US08/657,435 patent/US5633521A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293525B2 (en) | 2012-05-28 | 2016-03-22 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330580A (ja) | 1996-12-13 |
| US5633521A (en) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356586B2 (ja) | 高耐圧横型ｍｏｓｆｅｔ半導体装置 | |
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| JP2870402B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US6605844B2 (en) | Semiconductor device | |
| JP3581447B2 (ja) | 高耐圧半導体装置 | |
| JP3602751B2 (ja) | 高耐圧半導体装置 | |
| US5612564A (en) | Semiconductor device with limiter diode | |
| JP2002158348A (ja) | 半導体装置 | |
| JP2007123570A (ja) | 半導体装置 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2003174169A (ja) | 半導体装置 | |
| US20020093049A1 (en) | Field effect-controllable semiconductor component with two-directional blocking, and a method of producing the semiconductor component | |
| JP2002368214A (ja) | Ｍｏｓトランジスタ | |
| JPH0513387B2 (ja) | ||
| JP3522887B2 (ja) | 高耐圧半導体素子 | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JP2007511913A (ja) | 改良された安全動作領域機能を有するｉｇｂｔカソードのデザイン | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JP3206395B2 (ja) | 半導体装置 | |
| JP5246638B2 (ja) | 半導体装置 | |
| JP2004055968A (ja) | 半導体装置 | |
| US8232579B2 (en) | Semiconductor device and method for producing a semiconductor device | |
| JP3474776B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JP3214242B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |