JP2007511913A

JP2007511913A - 改良された安全動作領域機能を有するｉｇｂｔカソードのデザイン

Info

Publication number: JP2007511913A
Application number: JP2006540131A
Authority: JP
Inventors: ラヒモ、ムナフ; リンダー、シュテファン
Original assignee: アーベーベー・テヒノロギー・アーゲー
Priority date: 2003-11-17
Filing date: 2004-11-16
Publication date: 2007-05-10
Also published as: US7446376B2; CN100499159C; EP1685599B1; EP1685599A1; EP1531497A1; CN1883051A; US20070158686A1; WO2005048351A1

Abstract

絶縁ゲート・バイポーラ・トランジスタにおいて、改良された安全動作領域機能が、本発明に基づく二重のベース領域により実現される。この二重のベース領域は、第一ベース領域（８１）と第二ベース領域（８２）を有している。第一ベース領域（８１）は、チャネル領域（７）の中に配置され、一つまたはそれ以上のソース領域（６）の周りを取り囲んでいるが、ゲート酸化物レイヤ（４１）の下側で第二メイン・サーフェスに接しないように配置されている。第二ベース領域（８２）は、ベース・コンタクト領域（８２１）の下側で半導体基板（２）の中に配置され、チャネル領域（７）及び第一ベース領域（８１）と部分的に重なり合うように配置されている。

Description

本発明は、半導体デバイスの分野に係る。本発明は、特に、請求項１の前提部分に記載された絶縁ゲート・バイポーラ・トランジスタに係る。

絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）において、改良された安全動作領域（ＳＯＡ：safe operating area）機能を実現するために、深い、高濃度にドープされたｐ^＋ベース領域が、デバイスのターン・オフの間のラッチアップ電流の増大のために、しばしば導入される。この文脈の中で、"深い"とは、高濃度にドープされたｐ^＋ベース領域の第一の深さが、ＩＧＢＴのチャネル領域の第二の深さよりも深いと言うことを意味している。この深いｐ^＋ベース領域は、ＩＧＢＴのターン・オフの間に、以下の主なる役割を果たす。

第一に、この深いｐ^＋ベース領域は、ターン・オフの間にホールを効率良く集める。その結果として、ＩＧＢＴのチャネルを介してＩＧＢＴのドリフト領域に入るホールの数が減少する。それにより、早期の寄生サイリスタのラッチアップが防止される。

第二に、ｐ^＋ベース領域を横方向に広げることによって、この深いｐ^＋ベース領域は、それらの領域の下の抵抗を減らし、また、ｎ^＋ソースからの電子の注入を減らし、それにより、ＩＧＢＴのｎ^＋ソース領域を保護する。このことはまた、寄生サイリスタのラッチアップ効果を減少させる。

この深いｐ^＋ウエルを付け加えるため、追加のプロセス・マスクが使用される。深いｐ^＋ウエルのｎ^＋ソース領域に対する正確なアライメント、従って、追加のプロセス・マスクの正確なアライメントは、上記のアスペクトを実現するために極めて重要である。

この問題を克服するため、浅いｐ^＋領域が導入された。浅いｐ^＋領域は、ｎ^＋ソース領域と同じマスクを用いて拡散させることができるので、アライメントの問題が取り除かれる。その結果得られるＩＧＢＴのＳＯＡ機能は、高電圧下で減少する。

ＵＳ−５０２３１９１には、ＩＧＢＴ構造を製造するための方法が記載されている。このＩＧＢＴ構造は、二つの部分的に重なり合うｐ^＋ベース領域を有しており、両者はｎ^＋ソース領域の下側に伸び、即ち、前記ｎ^＋ソース領域のチャネルのサイドエッジの近くに伸びている。

本発明の目的は、最初に述べたタイプにおいて、以上の欠点を克服することができる絶縁ゲート半導体デバイスを提供することにある。

この目的は、請求項１に基づく絶縁ゲート半導体デバイスにより実現される。

本発明に基づく絶縁ゲート半導体デバイスにおいて、第一の導電性タイプの第一ベース領域が、半導体基板の中に形成された第一の導電性タイプのチャネル領域の中に、当該第一ベース領域がＩＧＢＴソース領域の周りを取り囲むが、前記ゲート絶縁体フィルムの下側で基板上面に接しないように配置されている。それに加えて、第一の導電性タイプの第二ベース領域が、ベース・コンタクト領域の下側で前記半導体基板の中に配置される。前記ベース・コンタクト領域は、一つまたはそれ以上のソース領域により境界が画され、前記第二ベース領域が前記第一ベース領域のチャネル領域に部分的に重なり合うように配置されている。

前記第二ベース領域を、前記ベース・コンタクト領域の下側の領域に、横方向に閉じ込めることによって、ターン・オフの間に電場が最も高い位置が、前記チャネル領域の周辺から離れ、前記ベース・コンタクト領域の下の領域にシフトする。これによって、チャネルを介してセルに入るアバランシェで発生したホールのフラクションが減少し、それにより、早期のラッチアップが防止される。

更に有利な実施形態は、従属クレームの中に見出すことができる。

以下において、本発明を、実施例及び図面を用いて、詳細に説明する。

これらの図面の中で、使用されている参照符号は、参照符号のリストの中で説明されている。原則として、同じ参照符号は、同じ部分を指すために使用されている。

図１は、本発明に基づくＩＧＢＴの断面図を示す。ボトム・メタライゼイション・レイヤ１は、シリコン半導体基板２の下面に配置されている。ｐドープ・エミッタ・レイヤ２１は、半導体基板２の中に配置され、下面に接している。エミッタ・レイヤ２１に、ｎドープ・ドリフト領域２２が接している。コンタクト開口を有するゲート酸化物フィルム４１は、半導体基板２の上面の上に配置されている。ポリシリコン・ゲート電極５は、ゲート酸化物フィルム４１の上面の上に形成され、シリコン酸化物絶縁体レイヤ４２で覆われている。

ｐドープ・チャネル領域７は、ドリフト領域２２の中に配置され、コンタクト開口の下側、及びゲート酸化物フィルム４１の一部の下側で基板上面に接している。チャネル領域７の中には、一つまたはそれ以上のｎ^＋ドープ・ソース領域６が配置されている、この領域はベース・コンタクト領域８２１の境界をなしている。トップ・メタライゼイション・レイヤ９は、酸化物絶縁体レイヤ４２及びコンタクト開口の上を覆っている。ＩＧＢＴのオン状態において、ゲート酸化物フィルム４１の下側で、一つまたはそれ以上のソース領域６とドリフト領域２２の間に、導電性のチャネルが形成される。

第一のｐ^＋ドープ・ベース領域８１は、チャネル領域７の中に、当該ベース領域８１が、一つまたはそれ以上のソース領域６の周りを取り囲むが、ゲート酸化物フィルム４１の下側で基板上面には接しないように配置されている。換言すれば、上記の一つまたはそれ以上のソース領域６、第一ベース領域８１及びチャネル領域７が、半導体基板２の上面の上で、少なくとも一つの共通の境界線を形成している。

第二のｐ^＋ドープ・ベース領域８２は、ベース・コンタクト領域の下側で、半導体基板の中に配置されている。この第二ベース領域８２は、第一ベース領域８１と比べてより狭く且つより深く、それによって、第一のベース領域及び第二ベース領域が互いに部分的に重なり合うように構成されている。

第二ベース領域８２を、ベース・コンタクト領域８２１の下側の領域に、横方向に閉じ込めることにより、チャネル領域７とドリフト領域２２の間の、第一のｐ−ｎジャンクション上のアバランシェ・ポイント（即ち、ターン・オフの間に電場が最も高い位置）が、チャネル領域７の周辺から離れた位置により強く集中し、その結果、アバランシェで発生したホールの大半が、チャネルを介してセルに入ること（これは、早期のラッチアップを引き起こすことになる）がなくなる。図１に示されているように、ベース領域８２は横方向には広がっておらず、また、二つのソース領域６に重なり合ってもいない。

本発明の好ましい実施形態において、第二ベース領域８２の深さｄ_Ｂ２は、チャネル領域７の深さｄ_Ｃと比べて、少なくとも１．５倍、大きく、即ち、
ｄ_Ｂ２＞１．５ｄ_Ｃである。
その結果として、第二ベース領域８２とドリフト領域２２の間の第二のｐ−ｎジャンクションの曲率半径ｒ_Ｂ２は、チャネル領域７とドリフト領域２２の間の第一のｐ−ｎジャンクションの曲率半径ｒ_Ｃよりも小さい。その結果として、アバランシェ・ポイントは、チャネル領域７の周辺から更に遠く離れた位置にシフトする。

本発明に基づくＩＧＢＴの他の好ましい実施形態において、第一ベース領域８１のドープ濃度Ｐ_Ｂ１及び第二ベース領域８２のドープ濃度Ｐ_Ｂ２は、チャネル領域７のドープ濃度Ｐ_Ｃと比べて、少なくとも５倍、高い、即ち、
Ｐ_Ｂ１＞５．０Ｐ_Ｃ，Ｐ_Ｂ２＞５．０Ｐ_Ｃである。
第一ベース領域８１のドープ濃度Ｐ_Ｂ１が高くなるに従い、ベース・コンタクト領域８２１の下側のＩＧＢＴの中央に、且つ、コンタクト開口のエッジの近くの一つまたはそれ以上のソース領域６のクリティカルな露出ポイントから遠く離れた位置に、ホールを集める率がより増大する。一つまたはそれ以上のソース領域６の残りの部分は、第一ベース領域８１により保護される。

更に、第一ベース領域８１のより高いドープ濃度Ｐ_Ｂ１のために、ＩＧＢＴの中央でのより高いホール・ドレイン、及びより小さい曲率半径ｒ_Ｂ２が、遥かに大きいピーク場をもたらすことになる。かくして、主たるダイナミック・アバランシェ・ポイントは、ベース・コンタクト領域８２１の下の第一ベース領域８１の周辺の近くに現われ、且つ、チャネル領域７とドリフト領域２２の間の第一のｐ−ｎジャンクションのクリティカルな曲率部から遠ざかる。

図２ａは、図１の第一の形態のＩＧＢＴのラインＡ−Ｂに沿った断面図を示す。この第一の形態では、ｐドープ・チャネル領域７、第一のｐ^＋ドープ・ベース領域８１、第二のｐ＋ドープ・ベース領域８２及び環状のソース領域６が、実質的に円形にレイアウトされている。

図２ｂは、図１の第二の形態のＩＧＢＴのラインＡ−Ｂに沿った断面図を示す。この第二の形態では、ｐドープ・チャネル領域７、第一のｐ^＋ドープ・ベース領域８１、第二のｐ^＋ドープ・ベース領域８２、及び二つのソース領域６が、帯状の形に作られている。

図３は、本発明に基づくＩＧＢＴの他の好ましい実施形態の断面図を示す。フィールド酸化物レイヤ４３は、ゲート酸化物レイヤ４１のトップの上で、コンタクト開口のエッジから距離ｄ離れた位置に、配置されている。このことにより、フィールド酸化物レイヤ４３のエッジの近くの第二のアバランシェ領域がもたらされ、そしてこの第二のアバランシェ領域は、チャネル領域７の近くでの、アバランシェで発生したキャリアの量を減少させる。フィールド酸化物レイヤ４３のエッジからコンタクト開口までの距離が短いほど、フィールド酸化物レイヤ４３のエッジでのアバランシェ・レベルが高くなり、その結果、ラッチアップ電流が増大する。

しかしながら、距離ｄが小さ過ぎると、それは、オン状態の損失及びブレーク・ダウン電圧に影響を及ぼすことになる。好ましくは、フィールド酸化物のエッジからコンタクト開口までの距離のための値は、８〜１０μｍの範囲である。この範囲の距離であれば、他のデバイス・パラメータに大きな影響を及ぼさない。

上記のＩＧＢＴの実施形態は、図４に示されているように、寄生サイリスタのラッチアップ電流の増大のために、一つの保護スキームを有している。ラッチアップからのセルの保護は、付け加えられた二つのｐ^＋領域８１，８２によって、以下の事項から強化される：
（ａ）アバランシェ・ピークのセル中心へのポシショニング；
（ｂ）セルでのホールの収集の強化；
（ｃ）ｎ^＋ソースの保護；
これらの３つ全てが、クリティカルなマスク・アライメントの問題を伴うことなく、一つのデザインに含まれる。

図５は、本発明に基づくＩＧＢＴの他の好ましい実施形態の断面図を示す。ｎ⁻ドープ・保護領域２２１が、チャネル領域７のエッジの近くで、ゲート酸化物レイヤ４１の下側のドリフト領域の中に、ｎ⁻ドープ・保護領域２２１が、チャネル領域７と半導体基板２の上面の両方に接するように配置されている。このＩＧＢＴは、図６に示されているように、寄生サイリスタのラッチアップ電流を増大させるための二つの保護スキ−ムを有している。図６に示された実施形態によって、ｐ^＋領域８１，８２に加えて、セル・エッジでのｎ⁻ドープ・領域２２１を用いることにより、セルのラッチアップが改良される。この付け加えられたｎ−領域２２１は、ホール・バリアとして働き、ラッチアップが最も起こり易いチャネル・エッジで、セルに入るホールの数を更に減少させることになる。従って、ホールをセルの中央位置から入るように強制する。

図１は、本発明に基づくＩＧＢＴの断面図を示す。図２ａは、第一の形態の図１のＩＧＢＴのラインＡ−Ｂに沿った断面図を示す。図２ｂは、第二の形態の図１のＩＧＢＴのラインＡ−Ｂに沿った断面図を示す。図３は、本発明に基づくＩＧＢＴの他の好ましい実施形態の断面図を示す。図４は、図１及び３のＩＧＢＴの保護スキームの概略図を示す。図５は、本発明に基づくＩＧＢＴの他の好ましい実施形態の断面図を示す。図６は、図５のＩＧＢＴの保護スキームの概略図を示す。

符号の説明

１・・・ボトム・メタライゼイション・レイヤ、２・・・半導体基板、２１・・・エミッタ・レイヤ、２２・・・ドリフト領域、２２１・・・保護領域、４１・・・ゲート酸化物フィルム／ゲート絶縁体フィルム、４２・・・絶縁体レイヤ、４３・・・フィールド酸化物レイヤ／ゲート絶縁体フィルム、５・・・ポリシリコン・ゲート／ゲート電極、６・・・ソース領域、７・・・チャネル領域、８１・・・第一ベース領域、８２・・・第二ベース領域、８２１・・・ベース・コンタクト領域、９・・・トップ・メタライゼイション・レイヤ。

Claims

絶縁ゲート・バイポーラ・トランジスタであって：
− 上面及び下面を有する半導体基板（２）を有し、上面にゲート絶縁体フィルム（４１）が形成され、このゲート絶縁体フィルム（４１）は少なくとも一つのコンタクト開口を有しており；
− 前記半導体基板（２）は更に、
・前記下面に接する第一の導電性タイプのエミッタ・レイヤ（２１）と、
・前記エミッタ・レイヤ（２１）に接する第二の導電性タイプのドリフト領域（２２）と、
・前記コンタクト開口の下側、且つ前記ゲート絶縁体フィルム（４１）の一部の下側で、前記ドリフト領域（２２）の中に形成された第一の導電性タイプのチャネル領域（７）と、
・前記チャネル領域（７）の中に配置され、ベース・コンタクト領域（８２１）の境界をなす第二の導電性タイプの一つまたはそれ以上のソース領域（６）と、を有しており；
当該絶縁ゲート・バイポーラ・トランジスタは更に、
− 前記ゲート絶縁体フィルム（４１）の上に形成されたゲート電極（５）と、
− 前記下面に接して形成されたボトム・メタライゼイション・レイヤ（１）と、
− 前記コンタクト開口の上を覆い、前記一つまたはそれ以上のソース領域（６）に接触するトップ・メタライゼイション・レイヤ（９）と、
を有している、絶縁ゲート・バイポーラ・トランジスタにおいて；
− 第一の導電性タイプの第一ベース領域（８１）が、前記チャネル領域（７）の中に、前記一つまたはそれ以上のソース領域（６）の周りを取り囲んでいるが、前記ゲート酸化物レイヤ（４１）の下側で第二メイン・サーフェスには接しないように配置され；
− 第一の導電性タイプの第二ベース領域（８２）が、前記チャネル領域（７）及び前記第一ベース領域（８１）と部分的に重なり合うように、前記半導体基板（２）の中で前記ベース・コンタクト領域（８２１）の下側の領域に閉じ込められていること；
を特徴とする絶縁ゲート・バイポーラ・トランジスタ。
下記特徴を備えた請求項１に記載の絶縁ゲート・バイポーラ・トランジスタ：
前記第二ベース領域（８２）の深さｄ_Ｂ２は、前記チャネル領域（７）の深さｄ_Ｃよりも少なくとも１．５倍大きい、即ち、
ｄ_Ｂ２＞１．５ｄ_Ｃである。
下記特徴を備えた請求項１または２に記載の絶縁ゲート・バイポーラ・トランジスタ：
前記第一ベース領域（８１）のドープ濃度Ｐ_Ｂ１及び前記第二ベース領域（８２）のドープ濃度Ｐ_Ｂ２は、前記チャネル領域（７）のドープ濃度Ｐ_Ｃと比べて少なくとも５倍高い、即ち、
Ｐ_Ｂ１＞５．０Ｐ_Ｃ，Ｐ_Ｂ２＞５．０Ｐ_Ｃである。
下記特徴を備えた請求項１から３のいずれか１項に記載の絶縁ゲート・バイポーラ・トランジスタ：
第二のドープ・タイプの少なくとも一つの保護領域（２２１）が、前記ゲート酸化物レイヤ（４１）の下側で、前記ドリフト領域の中に配置され；
前記保護領域（３）は、前記チャネル領域（７）と前記半導体基板（２）の前記下面の両方に接している。
下記特徴を備えた請求項１から４のいずれか１項に記載の絶縁ゲート・バイポーラ・トランジスタ：
前記ゲート絶縁体フィルム（４１，４３）の厚さは、前記コンタクト開口からある距離（ｌ）の位置で増大する。