CN100477270C - 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 - Google Patents

采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 Download PDF

Info

Publication number
CN100477270C
CN100477270C CNB2007100375591A CN200710037559A CN100477270C CN 100477270 C CN100477270 C CN 100477270C CN B2007100375591 A CNB2007100375591 A CN B2007100375591A CN 200710037559 A CN200710037559 A CN 200710037559A CN 100477270 C CN100477270 C CN 100477270C
Authority
CN
China
Prior art keywords
district
layer
psg
vdmos
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100375591A
Other languages
English (en)
Other versions
CN101017850A (zh
Inventor
邵光平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Shanghai Fuhua Microelectronics Co ltd
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fuhua Microelectronics Co ltd, Jilin Sino Microelectronics Co Ltd filed Critical Shanghai Fuhua Microelectronics Co ltd
Priority to CNB2007100375591A priority Critical patent/CN100477270C/zh
Publication of CN101017850A publication Critical patent/CN101017850A/zh
Application granted granted Critical
Publication of CN100477270C publication Critical patent/CN100477270C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺，属于微电子技术领域，由金属底层、N+衬底层(在IGBT功率器件中为P+衬底层)、N-外延层、P-区、P+区、N+区、热氧化SiO2栅氧层、多晶硅栅层、源栅隔离层和金属表层组成。由磷硅玻璃PSG层以单层的形式充任源栅隔离层，取代现有技术中由SiO2层和PSG层组合的结构形式，且磷硅玻璃PSG层作为生成N+区时的掺杂源，利用其中的磷向硅中的扩散形成N+区，从而有效减少了生产过程中光刻等处理的工序，既有利于降低生产成本、又有利于大幅度提高VDMOS、IGBT功率器件的工作可靠性，具有极强的实用性和经济性。

Description

采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺
技术领域
本发明涉及微电子技术领域中的半导体器件的制造工艺技术，特别是一种采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺。
背景技术
现有的VDMOS、IGBT功率器件主要由金属底层、N+衬底层、N-外延层、P-区、P+区、N+区、热氧化SiO2栅氧层、多晶硅栅层、SiO2淀积层、磷硅玻璃PSG淀积层和金属表层组成。由金属表层充任源极、金属底层充任漏极、多晶硅栅层充任栅极、磷硅玻璃PSG层和LPCVD SiO2层组合充任源栅隔离层，源区由位于深层的P-区、位于中间的P+区和位于P+区外围的环形N+区构成。
其制造工艺流程主要如下：
(1)在由N+衬底层(IGBT功率器件中为P+衬底层)和N-外延层构成的基材上以热氧化的方式先生成一层栅氧层、并以LPCVD淀积的方法生长一层多晶硅栅层；
(2)以光刻、干法刻蚀方法除去覆盖在预定源区区域范围上的SiO2栅氧层和多晶硅栅层，并向由此呈下凹状、暴露的N-层上注入硼后作退火、推结处理，形成源区中涉及范围较深、广的P-区；
(3)在所述的P-区上光刻预定设置为N+区的环形区域范围，并注入磷后作退火、推结处理，形成源区的环形N+区；
(4)光刻位于所述的环形N+区中间的其余预定的P+区区域范围，并注入硼后作退火、推结处理，形成位于中间的P+区；
(5)在由剩余多晶硅栅层的正面、SiO2栅氧层和多晶硅栅层的侧面和包含N+区、P+区表面的下凹状平面相连而成的整体表面上以LPCVD或PECVD的方法先淀积生长一层SiO2、后再整体淀积生长一层PSG或BPSG，然后再对中间部位上的SiO2和PSG或BPSG层作光刻和腐蚀、形成由SiO2和PSG层或BPSG层组合构成的源、栅隔离层；
(6)最后采用蒸发工艺在正、背面上蒸发生长金属层，制成VDMOS或IGBT功率器件。
在以这种方法制造VDMOS、IGBT功率器件的流程中，采用了多次光刻和腐蚀、去除性处理，工序比较繁琐，特别是在以实现栅和源的隔离为目的、生长SiO2层和PSG或BPSG层的过程中，除需执行一次光刻和腐蚀工序外，还存在这种隔离层的结构形式，使以这种方法制成的VDMOS、IGBT功率器件的N+区面积较大，使寄生的NPN管的发射区面积也较大，因而导致VDMOS、IGBT功率器件的工作可靠性较差。所以，利用现有技术生产的VDMOS、IGBT功率器件普遍存在因生产工序的复杂而导致产品成本居高不下，因结构上的欠合理而导致影响产品的体积及工作可靠性，因而在经济性和实用性方面均欠理想。
发明内容
本发明的目的是要提供一种便于缩小VDMOS、IGBT中寄生器件中N+区的面积，使寄生的NPN管的发射区面积也随之缩小、有利于提高工作可靠性和降低产品制造成本的新颖采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺。
本发明的采用PSG掺杂技术的VDMOS、IGBT功率器件主要由金属底层、N+衬底层(在IGBT功率器件中为P+衬底层)、N-外延层、P-区、P+区、N+区、热氧化SiO2栅氧层、多晶硅栅层、源栅隔离层和金属表层组成。由金属表层充任源极、金属底层充任漏极、多晶硅栅层充任栅极，源区由位于深层的P-区、位于表层中间部位上的P+区和位于P+区外围的环形N+区构成。其特征在于：磷硅玻璃PSG层以单层的形式充任源栅隔离层；磷硅玻璃PSG层作为源区中生成N+区时的掺杂源，在对预定的N+区环形区域进行光刻、干法刻蚀后，再通过对PSG层高温退火、推结处理，使其中的磷向硅中扩散形成N+区。
本发明采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺制造VDMOS功率器件的工艺流程如下：
(1)先在由N+衬底层和N-外延层构成的基材上以热氧化的方式生成SiO2栅氧层、再以淀积的方法生长多晶硅栅层；
(2)以光刻、干法刻蚀方法除去位于预定源区范围区域上的SiO2栅氧层和多晶硅栅层，并向由此呈下凹状暴露的N-层上注入硼后作退火、推结处理，形成源区中较深、广的P-区；
(3)对所暴露的呈下凹状N-层表面光刻预定为P+区的中心区域，并注入硼后作退火、推结处理，形成位于中间较浅、簿的P+区；
(4)以LPCVD方法在由剩余多晶硅栅层的正面及侧面、P-区和P+区相连构成的整体表面上淀积生长PSG层，并对生成在P-区和P+区表面上PSG层作光刻、干法刻蚀的去除性处理；
(5)将淀积生长在剩余多晶硅栅层的正面及侧面上PSG层作为源区的掺杂源，经高温退火、推结处理，使PSG中所含的磷向硅中扩散，形成环形较浅簿的N+区；
(6)采用蒸发工艺在正、背面上蒸发生成金属底层和金属表层，制成VDMOS功率器件。
以上所述是本发明VDMOS功率器件的制造工艺，对于IGBT功率器件的制造工艺流程与之类同，其差别在于基材上的N+衬底层由P+衬底层取代。
此外，按照本发明的工艺，所述的多晶硅栅的厚度一般为4000埃到6000埃，所述的LPCVD的PSG的厚度一般为5000埃以上。
基于上述构思的本发明采用PSG掺杂技术的VDMOS、IGBT功率器件及其制造工艺，由于利用在VDMOS、IGBT功率器件制造过程中设置源栅隔离层时淀积生成的磷硅玻璃PSG层以单层结构形式充任，取代现有技术中由SiO2层和PSG层组合的结构形式，且利用该磷硅玻璃PSG层作为生成源区中N+区时的掺杂源，从而省去了SiO2层的生成和对SiO2层进行光刻处理的工序，既有利于降低生产成本、同时又可使VDMOS、IGBT中寄生的器件中的N+区面积减小，有利于大幅度提高VDMOS、IGBT功率器件的工作可靠性，因而具有明显的技术先进性、显著的经济性和极强的实用性。
附图说明
图1是发明实施例产品的内部结构示意图；
图2与本发明相关现有技术产品的内部结构示意图；
图3是本发明实施例的工艺流程框图；
图4是本发明实施例的制造工艺流程图。
图中：
1.金属底层     2.N+衬底层     3.N-外延层      4.P-区
5.P+区         6.N+区         7.SiO2栅氧层    8.多晶硅栅层
9.源栅隔离层   10.金属表层    11.PSG层        12.SiO2层
13.源区范围区域14.正面        15.侧面
具体实施方式
下面结合附图和典型实施例对本发明作进一步描述。
在图1和图2中，本发明的采用PSG掺杂技术的VDMOS、IGBT功率器件主要由金属底层1、N+衬底层2(在IGBT功率器件中为P+衬底)、N-外延层3、P-区4、P+区5、N+区6、热氧化SiO2栅氧层7、多晶硅栅层8、源栅隔离层9和金属表层10组成。由金属表层10充任源极、金属底层1充任漏极、多晶硅栅层8充任，源区由位于深层的P-区4、位于表层中间的P+区5和位于P+区5外围的环形N+区6构成。其中：源栅隔离层9在现有技术中系由磷硅玻璃PSG层11和SiO2层12组合而成，在本发明中源栅隔离层9由磷硅玻璃PSG层11以单层的形式充任；此外，在本发明中，磷硅玻璃PSG层11还兼作为源区中生成N+区时的掺杂源、通过对磷硅玻璃PSG层11作退火、推结处理，使其中所含的磷向预定的N+区6环形区域内的硅中扩散，形成环形较浅簿的N+区6。
在图3和图4中，本发明采用PSG掺杂技术制造VDMOS功率器件的工艺流程如下：
(1)先在由N+衬底层2和N-外延层3构成的基材上以热氧化的方式生成SiO2栅氧层7、再以淀积的方法生长多晶硅栅层8；
(2)以光刻、干法刻蚀方法除去预定源区范围区域13上的SiO2栅氧层7和多晶硅栅层8，并向由此呈下凹状暴露的N-层上注入硼后作退火、推结处理，形成源区中较深、厚的P-区4；
(3)对所暴露的呈下凹状N-层上预定P+区5的中心区域作光刻，并注入硼后作退火、推结处理，形成位于源区中间较浅簿的P+区5；
(4)以LPCVD方法在由剩余多晶硅栅层8的正面14及其侧面15、P-区4和P+区5相连构成的整体表面上淀积生长PSG层11，并对P-区4和P+区5表面上的PSG层11作光刻、干法刻蚀的去除性处理；
(5)将淀积生长在剩余多晶硅栅层8的正面14及侧面15上的PSG层11作为源区中生成N+区时的掺杂源，通过对磷硅玻璃PSG层11作退火、推结处理，使其中所含的磷向硅中扩散，形成环形较浅簿的N+区6；
(6)采用蒸发工艺在正、背面上蒸发生成金属底层1和金属表层10，制成VDMOS功率器件。
以上是本发明中VDMOS功率器件的制造工艺，对于IGBT功率器件的制造工艺流程与之类同，其差别在于基材上的N+衬底由P+衬底取代。
此外，所述的PSG层11设置在金属表层10和多晶硅栅层8之间、充任源栅隔离层9的作用；所述的多晶硅栅层8的厚度一般控制在4000埃到6000埃，LPCVD的PSG层11的厚度一般为5000埃以上；所述的源区的N+区6是由LPCVD的PSG层11在通过对预定N+区的区域光刻、干法刻蚀后经加热退火，使PSG层11中的磷向P-区4内扩散形成。

Claims (1)

1.一种采用PSG掺杂技术的VDMOS、IGBT功率器件制造工艺，其特征在于制造VDMOS或IGBT功率器件的工艺流程如下：
(1)先在由VDMOS功率器件的N+衬底层(2)或IGBT功率器件的P+衬底层(2)和N-外延层(3)构成的基材上以热氧化的方式生成SiO2栅氧层(7)、再以淀积的方法生长多晶硅栅层(8)；
(2)以光刻、干法刻蚀方法除去位于预定源区范围区域(13)上的SiO2栅氧层(7)和多晶硅栅层(8)，并向由此呈下凹状暴露的N-层上注入硼后作退火、推结处理，形成源区的P-区(4)；
(3)对所暴露的呈下凹状N-层上预定P+区(5)的中心区域作光刻，并注入硼后作退火、推结处理，形成位于源区中间的P+区(5)；
(4)以LPCVD的方法在由剩余多晶硅栅层(8)的正面(14)及其侧面(15)、P-区(4)和P+区(5)相连构成的整体表面上淀积生长PSG层(11)，并对位于P-区(4)和P+区(5)表面上的PSG层(11)作光刻、干法刻蚀的去除性处理；
(5)将淀积生长在剩余多晶硅栅层(8)的正面(14)及侧面(15)上的PSG层(11)作为源区中生成N+区(6)时的掺杂源，对磷硅玻璃PSG层(11)作退火、推结处理，使其中所含的磷向硅中扩散，形成环形N+区(6)；
(6)采用蒸发工艺在正、背面上蒸发生成金属底层(1)和金属表层(10)，制成VDMOS或IGBT功率器件。
CNB2007100375591A 2007-02-14 2007-02-14 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺 Active CN100477270C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100375591A CN100477270C (zh) 2007-02-14 2007-02-14 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100375591A CN100477270C (zh) 2007-02-14 2007-02-14 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺

Publications (2)

Publication Number Publication Date
CN101017850A CN101017850A (zh) 2007-08-15
CN100477270C true CN100477270C (zh) 2009-04-08

Family

ID=38726707

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100375591A Active CN100477270C (zh) 2007-02-14 2007-02-14 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺

Country Status (1)

Country Link
CN (1) CN100477270C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578981B (zh) * 2012-07-19 2016-09-07 无锡华润上华半导体有限公司 场终止绝缘栅双极型晶体管的制备方法
CN103151268B (zh) 2013-03-21 2016-02-03 矽力杰半导体技术(杭州)有限公司 一种垂直双扩散场效应管及其制造工艺
CN109659236B (zh) * 2018-12-17 2022-08-09 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元
CN1883051A (zh) * 2003-11-17 2006-12-20 Abb技术有限公司 具有改善的安全工作区域性能的igbt阴极设计
CN201017889Y (zh) * 2007-02-14 2008-02-06 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN1883051A (zh) * 2003-11-17 2006-12-20 Abb技术有限公司 具有改善的安全工作区域性能的igbt阴极设计
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元
CN201017889Y (zh) * 2007-02-14 2008-02-06 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件

Also Published As

Publication number Publication date
CN101017850A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
CN101017849A (zh) 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺
CN102420133B (zh) Igbt器件的制造方法
WO2008070266A3 (en) Methods for manufacturing three-dimensional thin-film solar cells
WO2004027820A3 (en) Self-aligned npn transistor with raised extrinsic base
CN100477270C (zh) 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺
CN102931090A (zh) 一种超结mosfet的制造方法
CN101599435B (zh) 单层多晶硅hbt非本征基区的掺杂方法
CN102856194B (zh) 制造反向阻断绝缘栅双极晶体管的方法
US8211738B2 (en) Polycrystalline silicon solar cell having high efficiency and method for fabricating the same
CN201017889Y (zh) 采用psg掺杂技术的vdmos、igbt功率器件
CN101640217A (zh) 改善微波功率晶体管发射区电流集边效应的结构和方法
JP2009272453A5 (zh)
JP2011146426A (ja) 炭化珪素半導体装置およびその製造方法
CN104681438B (zh) 一种半导体器件的形成方法
CN103325665B (zh) 多晶硅层的形成方法
CN105633218B (zh) 晶体硅刻槽埋栅电池的钝化接触电极结构及其制备方法
CN103050545A (zh) Tvs二极管及其制作方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN103325825A (zh) 超结mosfet
CN101452951A (zh) 非穿通(npt)绝缘栅双极型晶体管igbt及其制造方法
CN101692434B (zh) 绝缘体上硅的深槽隔离结构的填充方法
JP5301091B2 (ja) 半導体装置の製造方法
CN105470297B (zh) 一种vdmos器件及其制作方法
CN102723361B (zh) 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN103489775A (zh) 一种新型场截止型绝缘栅双极型晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUAWEI ELECTRONICS CO. LTD. JILIN

Free format text: FORMER OWNER: SHANGHAI FUWA MICRO-ELECTRONICS CO., LTD.

Effective date: 20101116

Free format text: FORMER OWNER: HUAWEI ELECTRONICS CO. LTD. JILIN

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200122 TOWER H, 14/F, QIANJIANG BUILDING, NO.971, DONGFANG ROAD, PUDONG NEWDISTRICT, SHANGHAI TO: 132013 NO.99, SHENZHEN STREET, NEW AND HIGH TECHNOLOGY ZONE, JILIN CITY, JILIN PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20101116

Address after: 132013 No. 99, Shenzhen street, hi tech Zone, Jilin, Jilin

Patentee after: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Address before: 200122, H, building 14, Qianjiang building, No. 971 Dongfang Road, Shanghai, Pudong New Area

Co-patentee before: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Patentee before: Shanghai Fuwa Micro-electronics Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract

Assignee: JILIN MAGIC SEMICONDUCTOR CO., LTD.

Assignor: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Contract record no.: 2011220000035

Denomination of invention: VDMOS and IGBT power unit using the PSG doping technology and its making process

Granted publication date: 20090408

License type: Exclusive License

Open date: 20070815

Record date: 20110824