CN101692434B - 绝缘体上硅的深槽隔离结构的填充方法 - Google Patents
绝缘体上硅的深槽隔离结构的填充方法 Download PDFInfo
- Publication number
- CN101692434B CN101692434B CN2009100360010A CN200910036001A CN101692434B CN 101692434 B CN101692434 B CN 101692434B CN 2009100360010 A CN2009100360010 A CN 2009100360010A CN 200910036001 A CN200910036001 A CN 200910036001A CN 101692434 B CN101692434 B CN 101692434B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- deep groove
- oxide layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种绝缘体上硅深槽隔离结构的介质填充方法,包括位于在半导体衬底上面设置的埋氧层,在埋氧层上设有N型顶层硅,在N型顶层硅表面刻蚀出深槽的形貌,深槽的填充步骤如下:在刻蚀顶层硅后通过干氧法生长第一层氧化层;在由干氧法生长第一层氧化层的侧壁上淀积第一层多晶硅;在纯多晶硅的表面进行湿氧法热生长第二层氧化层;最后在由湿氧法热生长第二层氧化层的侧壁上淀积第二层多晶硅。本发明的填充方法通过在由干氧法生长的第一层氧化层侧壁上淀积第一层纯多晶硅,一方面填充了深槽底部的横向过刻蚀的凹陷区,另一方面提高了深槽底部隔离氧化层的生长速率,从而保证了隔离氧化层厚度的均匀性,提高绝缘体上硅深槽隔离能力。
Description
技术领域
本发明属于功率半导体集成电路领域,具体地说是一种用于绝缘体上硅(SOI)材料上深槽全介质隔离结构的填充方法。
背景技术
在高低压功率集成电路中,最大的难题之一是做到高低压部分的完全隔离。因为高低压电路做在同一个衬底上,器件注入衬底中的载流子会被邻近的大面积功率器件所收集,这样可能会引起功率器件的误开启,这就是限制高低压电路难以集成的一个主要因素。器件隔离的理想方法应当是将每个器件都完全包在一个绝缘材料中。而随着SOI(绝缘体上硅)键合技术的日益成熟,绝缘体上硅深槽隔离机构已被越来越多的应用到功率集成电路设计中。
绝缘体上硅深槽隔离工艺一般是采用等离子体反应刻蚀后,按照图1-1~1-3的工艺流程对深槽结构进行介质填充:
在等离子体反应刻蚀后,去除图1-1中牺牲层141和保护层142,并对深槽刻蚀后的产物进行清洗;
采用湿氧法热生长隔离氧化层15,隔离氧化层的厚度一般为槽宽的13%~20%,如图1-2所示;
如图1-3所示,在槽内填充多晶硅17,形成了绝缘体上硅深槽结构的全介质隔离。
针对上述绝缘体上硅深槽隔离结构的传统填充方法,它存在如下缺点:由于绝缘体上硅中埋氧层的存在,造成刻蚀过程中槽底部的刻蚀气体浓度分布出现边缘效应,即槽两侧侧壁处刻蚀离子浓度比中间区域浓度大。这种边缘效应造成了图1-3中槽底部的横向过刻蚀现象,产生了凹陷区16。这将导致热氧生成的隔离氧化层厚度出现非均匀现象,并且最薄点出现在槽底部。这会对绝缘体上硅深槽隔离效果产生不利影响。
在相关的隔离技术中,有人提出可以在湿氧热生长氧化层工艺前增加一步牺牲氧化层工艺。这样可以对槽的侧壁和底部硅边缘进行圆润,改善隔离氧化层厚度的不均匀性,但是隔离氧化层厚度不均匀现象仍然存在。
还有人提出在深槽刻蚀后直接淀积一层掺杂的非晶硅,并经过高温退火,使得非晶硅杂质进入绝缘体上硅的硅层并且非晶硅一部分再结晶与顶层硅晶向一致,同时一部分与后序的湿氧法工艺发生化学反应完全形成隔离氧化层,这样可以使底部的凹陷现象被非晶硅填充,减缓了隔离氧化层的非均匀性。但是该方法中淀积的非晶硅厚度难以控制,形成的氧化层厚度也难以控制,不具有灵活性。
发明内容
本发明提供一种能够有效抑制由槽底部横向过刻蚀而造成隔离氧化层厚度不均匀现象的深槽填充方法。
本发明采用如下技术方法:
一种绝缘体上硅深槽隔离结构的填充方法,在深槽填充过程中做到隔离氧化层厚度均匀,此深槽结构包括:半导体衬底,在半导体衬底上面设置有埋氧层,在埋氧层上设有N型顶层硅,在N型顶层硅进行硅刻蚀后进行如下步骤:
(a)在深槽上采用干氧法生长第一层氧化层;
(b)用低压化学气相淀积方法淀积第一层多晶硅;
(c)用湿氧法热生长第二层隔离氧化层;
(d)淀积第二层多晶硅,使绝缘体上硅的深槽内部完全填充。
与现有技术相比,本发明具有如下优点:
本发明的绝缘体上硅深槽隔离结构的填充方法中第一层氧化层采用干氧法生成,致密性较好,具有很好的隔离效果。同时减小了N型顶层硅和第一层多晶硅侧壁上的应力,有效的防止了此处由于机械应力导致N型顶层硅和第一层多晶硅边缘侧壁上出现过多的缺陷甚至断裂现象。与现有技术(如直接在N型顶层硅侧壁上淀积非晶硅)相比,具有更高的成品率。
本发明的绝缘体上硅深槽隔离结构的填充方法中第一层多晶硅提高了湿氧法热生长氧化层17在深槽底部的生长速率。由于绝缘体上硅材料中的埋氧层作用会导致深槽底部和埋氧层边缘处出现横向过量刻蚀现象,凹陷区导致此处氧化层生长速率较慢,并在此处出现了隔离氧化层厚度最薄点。本发明中的绝缘体上硅深槽填充方案中淀积的第一层多晶硅提高了槽底部氧化层生长速率。与N型顶层硅相比,淀积的第一层多晶硅具有更多的晶向,容易生长厚度均匀的氧化层。
本发明的绝缘体上硅深槽隔离结构的填充方法中淀积的第二层多晶硅为掺杂的多晶硅,如原位掺杂多晶硅,比纯多晶硅具有更好的流动性,易于完全填充整个深槽结构,有效地避免了出现多晶硅空洞现象。
附图说明
图1-1、1-2、1-3为绝缘体上硅深槽隔离结构传统填充流程示意图,其中:
图1-1是离子反应刻蚀后深槽结构示意图;
图1-2是湿氧法热生长隔离氧化层后的结构示意图;
图1-3是淀积多晶硅后的深槽结构示意图;
图2-1、2-2、2-3、2-4为本发明绝缘体上硅深槽隔离结构填充方法流程示意图,其中:
图2-1是离子反应刻蚀后干氧法生长第一层氧化层示意图;
图2-2是淀积第一层纯多晶硅后的结构示意图;
图2-3是湿氧法热生长第二层氧化层后的结构示意图;
图2-4是淀积第二层掺杂多晶硅后的结构示意图。
具体实施方式
请参照图2-1、2-2、2-3、2-4,一种采用新的深槽填充方法的绝缘体上硅深槽隔离结构,包括:半导体衬底1,在半导体衬底21上面设置有埋氧层22,在埋氧层22上设有N型顶层硅23,在N型顶层硅23表面刻蚀出深槽的形貌,并对深槽结构进行介质填充,在N型顶层硅23表面和侧壁通过干氧法生长第一层氧化层24,厚度为100-200在由干氧法生长第一层氧化层24的侧壁上淀积第一层多晶硅26,厚度约为槽宽的13%~20%,并且更大程度上取决于深槽底部横向过刻蚀量的大小,该多晶硅26没有任何掺杂,在纯多晶硅26的表面进行湿氧法热生长第二层氧化层27,氧化层27的厚度由工艺条件和所要求的隔离性能决定,最后在由湿氧法热生长第二层氧化层27的侧壁上淀积第二层多晶硅28,第二层多晶硅掺有杂质,如原位掺杂多晶硅,提高多晶硅的流动性,以完全填满整个深槽内部。
本发明采用如下方法来制备:
1、在一片绝缘体上硅材料上,经过反应离子刻蚀并经过清洗技术清洗完毕后,采用干氧法生长一层质量较高的氧化层,厚度约为100~200
3、第一层多晶硅淀积完后,采用湿氧法热生长氧化层。
4、最后淀积第二层多晶硅,第二层多晶硅一般掺有杂质,如原位掺杂多晶硅,提高多晶硅的流动性,容易填满整个深槽内部区域,避免多晶硅空洞的出现,做到全介质隔离。
Claims (8)
1.一种绝缘体上硅的深槽隔离结构的填充方法,所述深槽隔离结构包括:半导体衬底(21),所述半导体衬底(21)上面设置有埋氧层(22),所述埋氧层(22)上设有N型顶层硅(23),所述N型顶层硅(23)表面刻蚀出深槽形貌并对所述深槽隔离结构进行介质填充,其特征在于,在所述N型顶层硅(23)进行刻蚀后进行如下步骤:
(a)在所述深槽上采用干氧法生长第一层氧化层(24);
(b)用低压化学气相淀积方法淀积第一层多晶硅(26);
(c)用湿氧法热生长第二层隔离氧化层(27);
(d)淀积第二层多晶硅(28),使所述绝缘体上硅的深槽内部完全填充。
2.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述步骤(a)的第一层氧化层(24)是采用干氧法生成的。
4.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述步骤(b)的第一层多晶硅(26)为纯多晶硅。
5.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述步骤(b)的第一层多晶硅(26)厚度为槽宽的13%~20%。
6.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述步骤(c)的第二层氧化层(27)采用湿氧法热生长工艺。
7.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述步骤(d)中第二层多晶硅(28)为掺杂的多晶硅。
8.根据权利要求1所述的绝缘体上硅的深槽隔离结构的填充方法,其特征在于,所述方法也适用于顶层硅是P型的情况。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100360010A CN101692434B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的深槽隔离结构的填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100360010A CN101692434B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的深槽隔离结构的填充方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101692434A CN101692434A (zh) | 2010-04-07 |
CN101692434B true CN101692434B (zh) | 2011-05-11 |
Family
ID=42081108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100360010A Expired - Fee Related CN101692434B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的深槽隔离结构的填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101692434B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280402A (zh) | 2010-06-12 | 2011-12-14 | 上海华虹Nec电子有限公司 | 刻蚀和填充深沟槽的方法 |
CN107170750B (zh) * | 2017-05-08 | 2019-08-02 | 合肥市华达半导体有限公司 | 一种半导体元器件结构及其制作方法 |
CN110943033B (zh) * | 2018-09-25 | 2022-04-26 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构衬垫的制备方法 |
-
2009
- 2009-10-15 CN CN2009100360010A patent/CN101692434B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101692434A (zh) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10830952B2 (en) | Integrated photonics including germanium | |
CN102169853B (zh) | 集成电路结构的形成方法 | |
CN106757324B (zh) | 一种硅外延片的制造方法 | |
CN103262231B (zh) | 具有强化层的玻璃上半导体基材及其制备方法 | |
CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
TW200539374A (en) | Yield improvement in silicon-germanium epitaxial growth | |
US20150303265A1 (en) | Semiconductor device with trench isolation | |
CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
US20030005881A1 (en) | Method for forming contact plug of semiconductor device | |
US20030068882A1 (en) | Method of manufacturing a contact plug for a semiconductor device | |
CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
CN108962903A (zh) | 半导体结构 | |
CN102097315B (zh) | 实现硅锗异质结晶体管基区窗口的方法 | |
CN103000499A (zh) | 一种锗硅硼外延层生长方法 | |
CN107331620A (zh) | 低压超结mosfet栅极漏电改善方法 | |
CN103035488A (zh) | 沟槽形半导体结构的形成方法 | |
CN114628523B (zh) | 一种基于氮化镓的cmos场效应晶体管及制备方法 | |
CN110379705A (zh) | 第零层层间膜的制造方法 | |
CN103035500B (zh) | 沟槽栅的形成方法 | |
CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
CN208674114U (zh) | 半导体结构 | |
CN104701148B (zh) | 分裂栅的制造方法 | |
CN102738178B (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
CN102723361B (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
CN101930910B (zh) | 修复离子注入后氧化推进形成的衬底高低差的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20131015 |