CN114628523B - 一种基于氮化镓的cmos场效应晶体管及制备方法 - Google Patents
一种基于氮化镓的cmos场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN114628523B CN114628523B CN202210089420.6A CN202210089420A CN114628523B CN 114628523 B CN114628523 B CN 114628523B CN 202210089420 A CN202210089420 A CN 202210089420A CN 114628523 B CN114628523 B CN 114628523B
- Authority
- CN
- China
- Prior art keywords
- nanosheets
- nmos
- layer
- pmos
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000002135 nanosheet Substances 0.000 claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 230000005669 field effect Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 21
- 229910003460 diamond Inorganic materials 0.000 claims description 13
- 239000010432 diamond Substances 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000002055 nanoplate Substances 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 8
- 238000005498 polishing Methods 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000007688 edging Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002064 nanoplatelet Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种基于氮化镓的CMOS场效应晶体管及制备方法，CMOS场效应晶体管包括：衬底、绝缘导热层和金属栅极，绝缘导热层和金属栅极设置于抛光面上，且绝缘导热层位于金属栅极的两侧；在金属栅极内生长有形成第一沟道的nmos纳米片和生长有形成第二沟道的pmos纳米片，nmos纳米片和pmos纳米片均为氮化镓材料，nmos纳米片和pmos纳米片的两侧均延伸至绝缘导热层内；且在nmos纳米片与金属栅极之间，以及pmos纳米片与金属栅极之间生长有栅氧化层。本发明提供的基于氮化镓的CMOS场效应晶体管，解决沟道存在高热量的问题，增强栅极对沟道的控制能力，漏电流更小，静态功耗更低，散热性更强，使得器件能保持长时间的正常工作。
Description
技术领域
本发明属于半导体器件技术领域，尤其涉及一种基于氮化镓的CMOS场效应晶体管及制备方法。
背景技术
互补金属氧化物半导体(CMOS，Complementary Metal OxideSemiconductor)器件是在将N型金属氧化物半导体晶体管(NMOS)与P型金属氧化物半导体晶体管(PMOS)集成在同一块硅片上的半导体器件。
传统三维结构的FinFET互补式金属半导体场效应晶体管具有优异的栅极可控性，在过去的十年里成了成为了半导体器件的主流结构，但到了5纳米节点之后，鳍式结构已经很难满足晶体管所需的静电控制。它的漏电现象在尺寸进一步缩小的情况下越来越明显,造成器件静态功耗较大，产热大等问题。
发明内容
本发明所要解决的技术问题在于提供一种基于氮化镓的CMOS场效应晶体管及制备方法，旨在解决传统互补式金属半导体场效应晶体管漏电流大、产热高的问题。
为解决上述技术问题，本发明是这样实现的，本发明第一方面提供一种基于氮化镓的CMOS场效应晶体管，包括：衬底、绝缘导热层和金属栅极，所述衬底包括抛光面，所述绝缘导热层和所述金属栅极设置于所述抛光面上，且所述绝缘导热层位于所述金属栅极的两侧；
其中，所述金属栅极内生长有形成第一沟道的nmos纳米片和形成第二沟道的pmos纳米片，所述nmos纳米片和pmos纳米片的材料均为氮化镓，所述nmos纳米片和pmos纳米片的两侧均延伸至所述绝缘导热层内；在所述nmos纳米片与所述金属栅极之间，以及所述pmos纳米片与所述金属栅极之间均生长有栅氧化层。
进一步地，所述nmos纳米片对应于所述金属栅极的区域的掺杂元素为Mg，掺杂浓度为1x1015cm-3～8x1015cm-3；所述nmos纳米片对应于所述绝缘导热层的区域的掺杂元素为Si，掺杂浓度为1x1018cm-3～4x1018cm-3。
进一步地，所述pmos纳米片对应于所述金属栅极的区域的掺杂元素为Si，掺杂浓度为1x1015cm-3～8x1015cm-3；所述nmos纳米片对应于所述绝缘导热层的区域的掺杂元素为Mg，掺杂浓度为1x1018cm-3～4x1018cm-3。
进一步地，所述衬底上还设置有绝缘层，所述绝缘层位于所述抛光面的两侧，且所述绝缘层长度方向垂直于所述金属栅极的设置方向。
进一步地，所述绝缘层包括Al2O3、SiO2中的任意一种，所述绝缘层的厚度在0.2～0.5μm之间。
进一步地，所述栅氧化层包括Al2O3、SiO2中的任意一种。
进一步地，所述绝缘导热层包括氮化铝、金刚石中的任意一种。
进一步地，所述衬底包括GaN衬底、Si衬底、SiC衬底、蓝宝石衬底中的任意一种，所述衬底的厚度在260～340μm之间。
本发明第二方面提供一种基于氮化镓外延层的CMOS场效应晶体管的制备方法，用于制备如上所述的基于氮化镓外延层的CMOS场效应晶体管，所述制备方法包括：
准备一块单面抛光的衬底；
利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层；
利用反应离子蚀刻技术刻蚀所述绝缘导热层的中部，完全分割所述绝缘导热层于所述衬底的左右两侧，并在所述中部沉积金属栅极；
在所述金属栅极内生长形成第一沟道的nmos纳米片和生长形成第二沟道的pmos纳米片；其中，所述nmos纳米片和pmos纳米片的两侧均延伸至所述绝缘导热层内；在所述nmos纳米片与所述金属栅极之间，以及所述pmos纳米片与所述金属栅极之间均生长有栅氧化层。
进一步地，所述利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层之前，包括：
对所述衬底的抛光面的两侧进行刻蚀，形成具有中间凸起的衬底结构；
采用等离子体增强化学气相沉积或原子沉积法在所述衬底的刻蚀区域生长绝缘层；其中，绝缘层长度方向垂直于所述金属栅极的设置方向。
进一步地，所述在所述金属栅极内生长形成第一沟道的nmos纳米片和生长形成第二沟道的pmos纳米片，包括：
对所述金属栅极进行刻蚀，形成“凹”型金属栅极，于所述“凹”型金属栅极的凹槽内沉积栅氧化层；
对所述栅氧化层进行刻蚀，形成“凹”型栅氧化层，并对应于所述“凹”型栅氧化层刻蚀绝缘导热层，形成贯通所述金属栅极以及所述绝缘导热层的槽体；
在所述槽体的底面生长氮化镓纳米片，并对所述氮化镓纳米片进行掺杂处理，形成所述nmos纳米片或所述pmos纳米片；
对应于所述“凹”型栅氧化层，在所述nmos纳米片或所述pmos纳米片的上表面生长栅氧化层，并生长栅极金属进行覆盖；并对应于所述绝缘导热层，在所述nmos纳米片或所述pmos纳米片的上表面生长绝缘导热层进行覆盖。
进一步地，所述对所述氮化镓纳米片进行掺杂处理，形成所述nmos纳米片或所述pmos纳米片，包括：
在所述氮化镓纳米片对应于所述金属栅极的区域掺杂元素Mg，在所述氮化镓纳米片对应于所述绝缘导热层的区域掺杂元素Si，形成所述nmos纳米片；其中，所述元素Mg的掺杂浓度为5x1015cm-3，所述元素Si的掺杂浓度为5x1018cm-3；
或，在所述氮化镓纳米片对应于所述金属栅极区域掺杂元素为Si，所述氮化镓纳米片对应于所述绝缘导热层的区域掺杂元素Mg，形成所述pmos纳米片；其中，所述元素Si的掺杂浓度为5x1015cm-3，所述元素Mg的掺杂浓度为5x1018cm-3。
本发明中提供的基于氮化镓的CMOS场效应晶体管与制备方法与现有技术相比，有益效果在于：nmos纳米片和pmos纳米片采用全氮化镓材料，将传统的鳍式晶体管结构优化为全环绕栅极纳米片结构，同时引入绝缘导热材料，解决沟道存在高热量的问题，增强栅极对沟道的控制能力，漏电流更小，静态功耗更低，散热性更强，使得器件能保持长时间的正常工作。
附图说明
图1是本发明实施例中氮化镓的CMOS场效应晶体管的结构示意图；
图2是本发明实施例中氮化镓的CMOS场效应晶体管的制备流程示意图；
图3是本发明实施例中氮化镓的CMOS场效应晶体管在金属栅极内生长形成第一沟道的nmos纳米片，以及生长形成第二沟道的pmos纳米片的流程示意图；
图4是本发明实施例中氮化镓的CMOS场效应晶体管提供衬底的结构示意图；
图5是本发明实施例中在图4基础上制备有绝缘层的结构示意图；
图6是本发明实施例中在图5基础上制备有金刚石的结构示意图；
图7是本发明实施例中在图6基础上制备有金属栅极的结构示意图；
图8是本发明实施例中在图7基础上制备有栅氧化层的结构示意图；
图9是本发明实施例中在图8基础上完成nmos纳米片生长的结构示意图；
图10是本发明实施例中在图9基础上完成nmos纳米片覆盖的结构示意图；
其中，需要说明的是，在图4-10所示的结构示意图中，其右侧为器件主视图，其左侧为对应于右侧剖面线的剖视结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本发明第一实施例提供一种基于氮化镓的CMOS场效应晶体管，图1所示为本发明器件结构示意图，包括：衬底、绝缘导热层和金属栅极。其中，本发明提供的衬底可以为单面抛光的衬底，将衬底的一面抛光至平坦镜面，在一些实施方式中，衬底包括GaN衬底、Si衬底、SiC衬底、蓝宝石衬底等，衬底的厚度为260～340μm之间。
绝缘导热层和金属栅极设置于抛光面上，需要说明的是，绝缘导热层位于金属栅极的两侧，即在衬底上，由左到右依次是绝缘导热层、金属栅极和绝缘导热层，绝缘层与金属栅极等高。
本发明进一步在金属栅极内生长有形成第一沟道的nmos纳米片和生长有形成第二沟道的pmos纳米片，nmos纳米片和pmos纳米片的材料均为氮化镓，其中，nmos纳米片和pmos纳米片的两侧均延伸至绝缘导热层内；在一些实施方式中，绝缘导热层包括氮化铝、金刚石中的任意一种。且在nmos纳米片与金属栅极之间，以及pmos纳米片与金属栅极之间生长有栅氧化层。
以此形成全环绕栅极纳米片CMOS场效应晶体管，与传统鳍式结构反相器相比，栅极对沟道的控制能力更强，漏电流更小，静态功耗更低，散热性更强，使得器件能保持长时间的正常工作。
在一些实施方式中，nmos纳米片对应于金属栅极的区域的掺杂元素为Mg，掺杂浓度为1x1015cm-3～8x1015cm-3，优选5x1015cm-3，形成P区；nmos纳米片对应于绝缘导热层的区域的掺杂元素为Si，掺杂浓度为1x1018cm-3～4x1018cm-3，优选掺杂浓度为2x1018cm-3，形成n区。
在一些实施方式中，pmos纳米片对应于金属栅极的区域的掺杂元素为Si，1x1018cm-3～4x1018cm-3，优选掺杂浓度为2x1018cm-3，形成n区；nmos纳米片对应于绝缘导热层的区域的掺杂元素为Mg，掺杂浓度为1x1018cm-3～4x1018cm-3，优选掺杂浓度为2x1018cm-3，形成P区。
在一些实施方式中，衬底上还设置有绝缘层，绝缘层位于抛光面的两侧，且绝缘层长度方向垂直于金属栅极的设置方向。即，在获得单面抛光的衬底后，需要对衬底进行刻蚀处理，得到中间凸起、两侧凹陷的衬底材料，进一步在衬底刻蚀形成的凹陷区域生长绝缘层，因此，在衬底上生长的绝缘导热层与金属栅极实际上是在衬底和绝缘层共同构成的基底上生长。其中，绝缘层的材料包括Al2O3、SiO2等材料中的任意一种，绝缘层的厚度在0.2～0.5μm之间。
在一些实施方式中，栅氧化层包覆nmos纳米片和pmos纳米片，值得注意的是，这里所指的包覆是，栅氧化层将nmos纳米片和pmos纳米片与栅极金属接触的面进行包覆。可以理解的，nmos纳米片和pmos纳米片均向两侧的绝缘导热层进行延伸，因此，nmos纳米片可以分为对应于栅极金属的P区和对应于两侧绝缘导热层的n区，pmos纳米片可以分为对应于栅极金属的n区和对应于两侧绝缘导热层的p区，进一步地，栅氧化层将nmos纳米片的p区包覆，栅氧化层将pmos纳米片的n区包覆。其中栅氧化层包括Al2O3、SiO2等材料中的任意一种。
实施例2
本发明第二实施例提供一种基于氮化镓外延层的CMOS场效应晶体管的制备方法，用于制备第一实施例中提供的基于氮化镓外延层的CMOS场效应晶体管，如图2所示的基于氮化镓外延层的CMOS场效应晶体管的制备方法流程示意图，其中，CMOS场效应晶体管的制备方法包括：
步骤201，准备一块单面抛光的衬底；
其中，衬底的获取包括切片、磨边、研磨抛光等一系列步骤；
切片：获取衬底原材料，对衬底原材料进行切割，获取一定厚度的衬底，常用的切割方式为采用线锯进行切割；
磨边 ：切割形成的衬底，此时衬底边角为直角，容易发生崩裂破损等情况，影响衬底强度，磨边指的是将该直角边缘磨成光滑的圆弧，提高质量，增加产品成品率。
研磨：将磨边后的衬底通过研磨处理，消除衬底表面锯纹或表面损伤层。使衬底表面达到可以抛光的平整度。
抛光 ：通过化学腐蚀和机械磨擦的共同作用使衬底表面的微观粗糙度更低，同时使衬底表面的平整度也达到比较高的水平，其中，抛光又包括粗抛和精抛两步。
作为本实施例的其中一种实施方式，衬底材料为GaN衬底、Si衬底、SiC衬底、蓝宝石衬底等材料中的而一种，所制备的衬底的厚度在260～340μm之间。
在一些其他实施方式中，在获取衬底后进一步包括，在衬底上制备绝缘层，其中，绝缘层的制备方法包括:
对衬底的抛光面的两侧进行刻蚀，形成具有中间凸起的衬底结构，相当于凸台结构；
采用等离子体增强化学气相沉积（PECVD,plasma enhancedchemical vapordeposition）或原子沉积法（ALD，atomiclayer deposition，）在衬底的刻蚀区域生长绝缘层，即在抛光面的两侧生长绝缘层，其中，绝缘层长度方向垂直于金属栅极的设置方向，绝缘层的材料包括Al2O3、SiO2等材料中的任意一种，绝缘层的厚度在0.2～0.5μm之间。
步骤202，利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层。
有机化学相沉积法(MOCVD, Metal-organic Chemical Vapor Deposition) ，是在基板上成长半导体薄膜的一种方法。利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层；其中绝缘导热层包括氮化铝、金刚石中的任意一种，优选材料为金刚石，金刚石具有良好的导热散热性能。
步骤203，利用反应离子蚀刻技术刻蚀绝缘导热层的中部，完全分割绝缘导热层于左右两侧，并于中部沉积金属栅极。
进一步制备金属栅极，基于本实施例中，预先于衬底上制备有绝缘导热层，而基于第一实施例中的CMOS场效应晶体管的结构特征，采用反应离子蚀刻技术（RIE，Reactiveion etching）刻蚀绝缘导热层的中部，使步骤202中制备的绝缘导热层完全分割，预留出中间位置用于沉积生长金属栅极。
反应离子腐蚀技术是一种各向异性很强、选择性高的干法腐蚀技术。它是在真空系统中利用分子气体等离子来进行刻蚀的，利用了离子诱导化学反应来实现各向异性刻蚀，即是利用离子能量来使被刻蚀层的表面形成容易刻蚀的损伤层和促进化学反应，同时离子还可清除表面生成物以露出清洁的刻蚀表面的作用。
完成金属栅极后在衬底和绝缘层的上方形成：绝缘导热层-金属栅极-绝缘导热层的器件结构。
步骤204，在金属栅极内生长形成第一沟道的nmos纳米片，以及生长形成第二沟道的pmos纳米片。
作为本申请发明的核心点，通过不断的刻蚀，生长、再刻蚀、再生长的步骤，在金属栅极内生长形成第一沟道的nmos纳米片，以及生长形成第二沟道的pmos纳米片。最终形成，nmos纳米片和pmos纳米片的两侧均延伸至绝缘导热层内，且在nmos纳米片与金属栅极之间，以及pmos纳米片与金属栅极之间生长有栅氧化层的结构。
具体的，参阅图3所示的流程图，生长形成第一沟道的nmos纳米片，以及生长形成第二沟道的pmos纳米片的步骤具体包括：
步骤301，对金属栅极进行刻蚀，形成“凹”型金属栅极，于“凹”型金属栅极的凹槽内沉积栅氧化层。
其中，刻蚀形成“凹”型金属栅极，相当于打通金属栅极内部，形成沟道制备区域，进一步在凹”型金属栅极的凹槽内沉积栅氧化层，形成原始栅氧化层，此时，栅氧化层为平坦片层状结构，栅氧化层包括Al2O3、SiO2等材料中的任意一种。
步骤302，对栅氧化层进行刻蚀，形成“凹”型栅氧化层，并对应于“凹”型栅氧化层刻蚀绝缘导热层，形成贯通金属栅极以及绝缘导热层的槽体。
其中，刻蚀形成“凹”型栅氧化层，相当于打通栅氧化层的内部；进一步采用反应离子刻蚀技术（RIE）刻蚀掉部分绝缘导热层，需要注意的是，此时，绝缘导热层的刻蚀部分对应于“凹”型栅氧化层的槽体，即，将两侧的绝缘导热层同样刻蚀成“凹”型结构，形成贯通金属栅极以及绝缘导热层的槽体，绝缘导热层的槽体底面与栅氧化层的槽体底面处于同一水平高度，以便进一步设置氮化镓纳米片。
步骤303，在槽体的底面生长氮化镓纳米片，并对氮化镓纳米片进行掺杂处理，形成nmos纳米片或pmos纳米片。
需要说明的是，由于第一沟道和第二沟道呈上下两层设置，因此，需要逐层制备，其中，第一沟道制备nmos纳米片，第二沟道制备pmos纳米片，或者第一沟道制备pmos纳米片，第二沟道制备nmos纳米片；在此，并不对制备顺序作出限定。
具体的，利用氢化物气相外延(HVPE, hydride vapor phase epitaxy)或分子束外延(MBE,Molecular beam epitaxy)或金属有机化合物化学气相沉淀 (MOCVD)方法生长0.2μm～0.5μm的氮化镓纳米片，生长区域为“凹”型的栅氧化层和绝缘导热层上，此时栅氧化层对氮化镓纳米片呈半包围状态。
氮化镓（GaN）具有带隙宽、原子键强、导热率高、化学性能稳定、抗辐照能力强、结构类似纤锌矿、硬度很高等特点，很适合在光电子、高温大功率器件和高频微波器件等方面的应用。相比于传统硅材料，电子和空穴迁移速度能够满足更高性能半导体器件的需求。
进一步进行掺杂处理，在氮化镓纳米片对应于金属栅极的区域掺杂元素Mg，掺杂浓度为1x1015cm-3～8x1015cm-3，优选5x1015cm-3，在氮化镓纳米片对应于绝缘导热层的区域掺杂元素Si，掺杂浓度为1x1018cm-3～4x1018cm-3，优选掺杂浓度为2x1018cm-3，形成nmos纳米片；
氮化镓纳米片对应于金属栅极区域掺杂元素为Si，掺杂浓度为1x1015cm-3～8x1015cm-3，优选5x1015cm-3；氮化镓纳米片对应于绝缘导热层的区域掺杂元素Mg，掺杂浓度为1x1018cm-3～4x1018cm-3，优选掺杂浓度为2x1018cm-3，形成pmos纳米片。
步骤304，对应于“凹”型栅氧化层，在nmos纳米片或pmos纳米片的上表面生长栅氧化层，进一步生长栅极金属进行覆盖；并对应于绝缘导热层，在nmos纳米片或pmos纳米片的上表面生长绝缘导热层进行覆盖。
其中，再利用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法在nmos纳米片或pmos纳米片的上表面生长栅氧化层，能够基于步骤303中栅氧化层对氮化镓形成半包围状态形成栅氧化层对氮化镓的全包围。再沉积生长栅极金属，利用有机化学气相沉积(MOCVD)生长绝缘导热层，完成对nmos纳米片或pmos纳米片的覆盖。
此时，完成第一沟道的制备，完成后的器件的上表面可看似等同于步骤203，再次重复步骤2041-2044的步骤，形成第二沟道的制备；完成本发明基于氮化镓的CMOS场效应晶体管的制备。
下面，结合不同步骤器件所表现的结构形式，对本发明提出基于氮化镓的CMOS场效应晶体管的制备作出具体解释，包括：
1.准备一单面抛光的n型高掺杂自支撑GaN单晶衬底，结构如图4所示；
2.使用光刻工艺制作阻挡层，刻蚀后用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法在器件表面生长氧化铝（Al2O3）；所制备的结构如图5所示；
3. 利用有机化学气相沉积(MOCVD)，在衬底上生长金刚石（Diamond），所制备的结构如图6所示；利用反应离子刻蚀技术（RIE）刻蚀中部金刚石然后沉积金属栅极；所制备的结构如图7所示；
4.刻蚀中间一部分金属栅极然后沉积氧化铝，所制备的结构如图8所示；
5. 刻蚀氧化铝，使用反应离子刻蚀技术（RIE）刻蚀掉部分金刚石，使金刚石层与氧化铝层在同一高度，在形成的区域中利用氢化物气相外延(HVPE)或分子束外延(MBE)或金属有机化合物化学气相沉淀 (MOCVD)方法生长0.3μm厚度的氮化镓纳米片，在该步骤中，还包括对氮化镓纳米片的掺杂处理，氮化镓纳米片中间区域掺杂Mg，形成p区，掺杂浓度约为5x1015cm-3，两边区域掺Si，形成n区，掺杂浓度约为2x1018cm-3；所制备的结构如图9所示；
6.使用光刻工艺制作阻挡层，再利用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法在器件表面生长氧化铝（Al2O3），将纳米片的p区覆盖，再沉积金属栅极。使用光刻工艺制作阻挡层，利用有机化学气相沉积(MOCVD)生长金刚石（Diamond），将n区覆盖；所制备的结构如图10所示；
7.重复步骤4-6，完成本发明基于氮化镓的CMOS场效应晶体管的制备；所制备的结构如图1所示。
综上，本发明nmos纳米片和pmos纳米片采用全氮化镓材料，将传统的鳍式晶体管结构优化为全环绕栅极纳米片结构，同时引入绝缘导热材料，解决沟道存在高热量的问题，增强栅极对沟道的控制能力，漏电流更小，静态功耗更低，散热性更强，使得器件能保持长时间的正常工作。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述基于氮化镓的CMOS场效应晶体管包括：衬底、绝缘导热层和金属栅极，所述衬底包括抛光面，所述绝缘导热层和所述金属栅极设置于所述抛光面上，且所述绝缘导热层位于所述金属栅极的两侧；其中，所述金属栅极内生长有形成第一沟道的nmos纳米片和形成第二沟道的pmos纳米片，所述nmos纳米片和pmos纳米片的材料均为氮化镓，所述nmos纳米片和pmos纳米片的两侧均延伸至所述绝缘导热层内；在所述nmos纳米片与所述金属栅极之间，以及所述pmos纳米片与所述金属栅极之间均生长有栅氧化层；所述制备方法包括：
准备一块单面抛光的衬底；
利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层；
利用反应离子蚀刻技术刻蚀所述绝缘导热层的中部，完全分割所述绝缘导热层于所述衬底的左右两侧，并在所述中部沉积金属栅极；
在所述金属栅极内生长形成第一沟道的nmos纳米片和生长形成第二沟道的pmos纳米片；其中，所述nmos纳米片和pmos纳米片的两侧均延伸至所述绝缘导热层内；
所述利用有机化学相沉积法在衬底的抛光面上生长绝缘导热层之前，包括：
对所述衬底的抛光面的两侧进行刻蚀，形成具有中间凸起的衬底结构；
采用等离子体增强化学气相沉积或原子沉积法在所述衬底的刻蚀区域生长绝缘层；其中，绝缘层长度方向垂直于所述金属栅极的设置方向；
所述在所述金属栅极内生长形成第一沟道的nmos纳米片和生长形成第二沟道的pmos纳米片，包括：
对所述金属栅极进行刻蚀，形成“凹”型金属栅极，于所述“凹”型金属栅极的凹槽内沉积栅氧化层；
对所述栅氧化层进行刻蚀，形成“凹”型栅氧化层，并对应于所述“凹”型栅氧化层刻蚀绝缘导热层，形成贯通所述金属栅极以及所述绝缘导热层的槽体；
在所述槽体的底面生长氮化镓纳米片，并对所述氮化镓纳米片进行掺杂处理，形成所述nmos纳米片或所述pmos纳米片；
对应于所述“凹”型栅氧化层，在所述nmos纳米片或所述pmos纳米片的上表面生长栅氧化层，并生长栅极金属进行覆盖；并对应于所述绝缘导热层，在所述nmos纳米片或所述pmos纳米片的上表面生长绝缘导热层进行覆盖。
2.根据权利要求1所述的基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述对所述氮化镓纳米片进行掺杂处理，形成所述nmos纳米片或所述pmos纳米片，包括：
在所述氮化镓纳米片对应于所述金属栅极的区域掺杂元素Mg，在所述氮化镓纳米片对应于所述绝缘导热层的区域掺杂元素Si，形成所述nmos纳米片；其中，所述元素Mg的掺杂浓度为5x1015cm-3，所述元素Si的掺杂浓度为5x1018cm-3；
或，在所述氮化镓纳米片对应于所述金属栅极区域掺杂元素为Si，所述氮化镓纳米片对应于所述绝缘导热层的区域掺杂元素Mg，形成所述pmos纳米片；其中，所述元素Si的掺杂浓度为5x1015cm-3，所述元素Mg的掺杂浓度为5x1018cm-3。
3.根据权利要求1所述的基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述nmos纳米片对应于所述金属栅极的区域的掺杂元素为Mg，掺杂浓度为1x1015 cm-3～8x1015cm-3；所述nmos纳米片对应于所述绝缘导热层的区域的掺杂元素为Si，掺杂浓度为1x1018 cm-3～4x1018 cm-3。
4.根据权利要求1所述的基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述pmos纳米片对应于所述金属栅极的区域的掺杂元素为Si，掺杂浓度为1x1015 cm-3～8x1015cm-3；所述nmos纳米片对应于所述绝缘导热层的区域的掺杂元素为Mg，掺杂浓度为1x1018 cm-3～4x1018 cm-3。
5.根据权利要求1所述的基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述绝缘层包括Al2O3、SiO2中的任意一种，所述绝缘层的厚度在0.2～0.5μm之间。
6.根据权利要求1所述的基于氮化镓的CMOS场效应晶体管的制备方法，其特征在于，所述绝缘导热层包括氮化铝、金刚石中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089420.6A CN114628523B (zh) | 2022-01-25 | 2022-01-25 | 一种基于氮化镓的cmos场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089420.6A CN114628523B (zh) | 2022-01-25 | 2022-01-25 | 一种基于氮化镓的cmos场效应晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114628523A CN114628523A (zh) | 2022-06-14 |
| CN114628523B true CN114628523B (zh) | 2023-03-21 |
Family
ID=81898485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210089420.6A Active CN114628523B (zh) | 2022-01-25 | 2022-01-25 | 一种基于氮化镓的cmos场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114628523B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374075A (zh) * | 2022-07-05 | 2024-01-09 | 北京理工大学 | 横向型全栅晶体管、三维集成电路、及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755367B1 (ko) * | 2005-06-08 | 2007-09-04 | 삼성전자주식회사 | 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법 |
| DE112011105970B4 (de) * | 2011-12-19 | 2020-12-03 | Intel Corporation | CMOS-Implementierung aus Germanium und lll-V-Nanodrähten und -Nanobändern in Gate-Rundum-Architektur |
| US11367722B2 (en) * | 2018-09-21 | 2022-06-21 | Intel Corporation | Stacked nanowire transistor structure with different channel geometries for stress |
| CN110246899B (zh) * | 2019-06-05 | 2021-05-25 | 华东师范大学 | 一种具有双层侧墙结构的纳米片环栅场效应晶体管 |
-
2022
- 2022-01-25 CN CN202210089420.6A patent/CN114628523B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114628523A (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI648856B (zh) | 半導體結構及其製造方法 | |
| TWI420573B (zh) | 積體電路結構的形成方法 | |
| US20090078943A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| CN106611739B (zh) | 衬底及其制造方法 | |
| CN114156181A (zh) | 用于功率器件的氮化镓外延结构 | |
| JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
| TW201639043A (zh) | 方法與結構 | |
| TW201926558A (zh) | 半導體裝置的形成方法 | |
| CN112447771B (zh) | GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法 | |
| TW200525641A (en) | Strained semiconductor substrate and processes therefor | |
| JP2654055B2 (ja) | 半導体基材の製造方法 | |
| TW201727892A (zh) | 用於ｉｉｉ－ｖ族奈米線穿隧ｆｅｔ之方法及結構 | |
| CN114628523B (zh) | 一种基于氮化镓的cmos场效应晶体管及制备方法 | |
| JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
| JP2015088756A (ja) | 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法 | |
| CN106611740B (zh) | 衬底及其制造方法 | |
| CN111668090B (zh) | 一种半导体结构及其制造方法 | |
| JP2005210062A (ja) | 半導体部材とその製造方法、及び半導体装置 | |
| CN115708221A (zh) | 一种半导体器件及其制作方法、封装结构、电子设备 | |
| CN110224029B (zh) | 一种半导体器件及其制作方法及包括该器件的电子设备 | |
| US10930569B2 (en) | Dual crystal orientation for semiconductor devices | |
| CN108831926B (zh) | 半导体器件与其制作方法 | |
| JP2013135175A (ja) | 複合基板およびその製造方法 | |
| CN111435666A (zh) | 图形化结构的soi衬底及其制备方法 | |
| WO2023047864A1 (ja) | 窒化物半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231019 Address after: 310000 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Patentee after: Zhejiang Xinke Semiconductor Co.,Ltd. Address before: No.3688 Nanhai Avenue, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN University |