JP2015503215A - 炭化ケイ素エピタキシャル成長法 - Google Patents

炭化ケイ素エピタキシャル成長法 Download PDF

Info

Publication number
JP2015503215A
JP2015503215A JP2014537716A JP2014537716A JP2015503215A JP 2015503215 A JP2015503215 A JP 2015503215A JP 2014537716 A JP2014537716 A JP 2014537716A JP 2014537716 A JP2014537716 A JP 2014537716A JP 2015503215 A JP2015503215 A JP 2015503215A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
silicon
wafer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014537716A
Other languages
English (en)
Inventor
ペーター ワード、
ペーター ワード、
Original Assignee
アンヴィル セミコンダクターズ リミテッド
アンヴィル セミコンダクターズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アンヴィル セミコンダクターズ リミテッド, アンヴィル セミコンダクターズ リミテッド filed Critical アンヴィル セミコンダクターズ リミテッド
Publication of JP2015503215A publication Critical patent/JP2015503215A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Abstract

シリコンウェハーの対応する領域を露出するウィンドウ（25）を有するマスキング層（24）、例えば二酸化ケイ素もしくは多結晶シリコン、を支持する主面（17）を有する単結晶シリコンウェハー（11）を用意すること、例えば、炭素を形成してそれを炭化ケイ素へと転換することによってウェハーの露出された領域上に炭化ケイ素シード領域（30）を形成すること、及び単結晶炭化ケイ素（31）を炭化ケイ素シード層領域上に成長させることを含む方法。このようにして単結晶炭化ケイ素をシリコンウェハー上に選択的に形成することができ、ウェハーの撓みを防止する。

Description

本発明は、炭化ケイ素エピタキシャル成長法に関する。
炭化ケイ素は、シリコンよりずっと高い電圧を維持でき、銅と似た熱伝導率を有するので、将来のパワーエレクトロニクス用途に有望な材料である。
炭化ケイ素は、ケイ素と炭素層（スタック）の二層の並び方に依存して、いくつかの異なる結晶形（又は「ポリタイプ」）で存在する。
最も広く使用されている炭化ケイ素のポリタイプは四層六方晶積層配列の炭化ケイ素（4H-SiC：four-step hexagonal stacking sequence silicon carbide）である。というのは、これを単結晶の形態で成長させることが可能であり、半導体材料のウェハーを作ることができるからである。しかし、これらの結晶は昇華法(PVT)工程、即ち、炭化ケイ素の粉体が約2200℃で昇華して気体を発生し、それが移動して種結晶上に凝結する方法、によって生成される。この方法は、非常にエネルギーを消費するので、炭化ケイ素ウェハーはシリコンウェハーを生成するよりずっとお金がかかる。
炭化ケイ素の他のポリタイプ、三層立方晶炭化ケイ素(3C-SiC：3-step cubic silicon carbide)、は立方晶の形態である点で共通であるので、原理的にはシリコンウェハー上にエピタキシャル成長させることができる。この場合、デバイス製造のための炭化ケイ素の層は4H-SiCウェハーに比べて安く作ることができる。しかし、三層立方晶炭化ケイ素のシリコン上でのエピタキシャル成長、即ち3C-SiC/Siヘテロエピタキシャル成長、には２つの大きな問題がある。
第一に、三層立方晶炭化ケイ素とシリコンウェハーシードとの結晶格子のミスマッチがある。
第二に、炭化ケイ素とシリコンは異なる熱膨張係数を有する。炭化ケイ素がシリコン上に高められた温度で成長されて、室温まで冷却される場合、炭化ケイ素はシリコンより速い速度で収縮し、構造上の撓み（bows）を生じる。
窒化インジウムガリウムアルミニウム(InGaAlN)をサファイア又は炭化ケイ素基板上で成長させる場合には、特開10−135140号公報に記載されているように、二酸化ケイ素層を基板上に形成し、露出された基板上の二酸化ケイ素層の開口内に選択的にInGaAlNを成長させることによって、捩れ（warping）又は開裂（cracking）を減じることができる。InGaAlNは、一般に約600℃以下の温度で成長され、これは基板の融点より十分に低い温度である。しかし、炭化ケイ素は一般に約1200℃超の温度で成長される。さらに、炭化ケイ素は、高温で二酸化ケイ素をエッチングするガス混合物を使用して成長させられる。
国際公開WO 03069657 Aに記載されているように、5〜20％のＧｅ含量を有するケイ素−ゲルマニウム単結晶基板上で炭化ケイ素を成長させることによって炭化ケイ素層中の開裂の問題の解決が試みられている。
特開10−135140号公報 国際公開WO 03069657 A
本発明は、１以上の縦型トランジスタを備えるシリコン上炭化ケイ素半導体デバイスを作るために、特に長い距離、例えば１ｍｍ超、に亘って界面（interface）を有するシリコン上で炭化ケイ素を成長させる際のウェハーの撓み及び／又は他の機械的欠陥の問題を解決することを目的とする。
本発明の第一の側面に従い、シリコンウェハーの対応する領域を露出させるウィンドウを有するマスキング層を支持する主面を有する単結晶シリコンウェハーを用意すること、ウェハーの露出された領域上に炭化ケイ素シード領域を形成すること、及び、該炭化ケイ素シード層上に単結晶炭化ケイ素を成長させることを含む方法が提供される。用語「シリコンウェハー」はシリコンゲルマニウムウェハーを排除することが意図される。
この方法は、炭化ケイ素とシリコンとの熱膨張の違いによるシリコンウェハーに撓みを生じる力を減じるのを助けることができる。さらに、単結晶炭化ケイ素層の間に多結晶及び／又は不定形炭化ケイ素領域が形成され得、これはストレスを減らし、従って、撓みを生じる力を減らすのに寄与する。
炭化ケイ素シード領域を形成することは、好ましくは露出された領域ごとに、夫々、炭化ケイ素シード層を形成することを含む。炭化ケイ素層を形成することは、好ましくは単結晶炭化ケイ素層を、各炭化ケイ素シード領域上に、夫々成長させることを含む。
マスキング層を支持する主面を有するシリコンウェハーを用意することは、シリコンウェハーを提供すること、該シリコンウェハー上にマスキング層を、マスキング層が該主面の直接上に在るようにして形成すること、マスキング層上にウィンドウを有するエッチマスクを提供すること、及び、エッチマスク中のウィンドウを通してマスキング層をエッチングして、ウェハーの主面に達することを含む。
マスキング層は、誘電体層を含んでよい。誘電体層は、二酸化ケイ素層であってよい。二酸化ケイ素層は、熱酸化物層又は堆積された二酸化ケイ素層であってよい。マスキング層は第一の層及び第二の層、例えば二酸化ケイ素層（ウェーハーに最も近い）と窒化ケイ素（ウェーハーから最も遠い）、の２層を含み得る。マスキング層は、厚み2,000 〜10,000Å、例えば4,000 〜6,000Å、を有し得る。主面は、第一主面であり且つマスキング層は第一マスキング層であり、及びシリコンウェハーが第二の、反対側の主面であって、第二マスキング層を支持する層を有していてよい。第二マスキング層は、好ましくはパターニングされない。ウェハーの背面のマスキング層の存在は、ウェハーを堅固にするのに役立つ。第一マスキング層と第二マスキング層は同一材料、例えば二酸化ケイ素、を含んでよい。マスキング層は、半導体層を含んでよい。該半導体層は、多結晶シリコンであり得る。
マスキング層は、次いで、反応容器内において、高められた温度で、フィードガスによって、部分的にもしくは全体的にエッチングされてよい。マスキング層は部分的もしくは全体的に無くなるが、それでもマスキング層は、例えば多結晶及び／又は不定形炭化ケイ素を単結晶炭化ケイ素層の間に形成させることによって、単結晶炭化ケイ素が下のシリコン領域に成長するのを阻止又は妨害する。
単結晶炭化ケイ素層と多結晶及び／又は不定形炭化ケイ素領域は、共平面（即ち、同じ層に形成される）であってよい。単結晶炭化ケイ素層と多結晶及び／又は不定形炭化ケイ素領域は、多結晶及び／又は不定形炭化ケイ素領域がマスキング層の上に形成されることによって、異なる平面に置かれてもよい。
上述のとおり、多結晶及び／又は不定形炭化ケイ素領域はストレスを減じるのに役立つ。
炭化ケイ素シード領域の形成は、ウェハーの露出された領域に炭素を堆積すること、及び該炭素を例えば炭素と下地のケイ素との反応によって、炭化ケイ素に転換することを含んでよい。単結晶炭化ケイ素の成長は、少なくとも0.5 μm、少なくとも 1 μm、少なくとも2 μm 又は 少なくとも5 μmの厚さの炭化ケイ素を成長させることを含み得る。炭化ケイ素の成長は、2 μm以下、5 μm以下又は 10 μm以下の厚みの炭化ケイ素を成長させることを含み得る。炭化ケイ素層の成長は、三層立方晶炭化ケイ素を成長させることを含み得る。
シリコンウェハーは少なくとも4インチ（101.6 mm）又は100 mmの直径を有してよい。ウェハーは少なくとも500μmの厚みを有してよい。絶縁膜上のシリコンウェハーも使用することができる。シリコンウェハーは、エピタキシャル成長シリコン層を含んでよい。シリコンウェハー及び／又は（存在する場合には）エピタキシャル成長シリコン層は、例えばｎ型又はｐ型にドープされてよい。
該方法は、炭化ケイ素層を処理して半導体デバイスを形成することをさらに含み得る。該方法は、ウィンドウとウィンドウの間でマスキング層及びシリコンウェハーを切断してダイを形成することをさらに含み得る。
本発明の第二の側面に従い、主面を有する単結晶シリコンウェハー及び該ウェハーの上に直接置かれ、且つ、互いに離れて置かれた複数の単結晶炭化ケイ素層を含むシリコン半導体構造が提供される。
各単結晶炭化ケイ素層は、シリコンウェハーの主面上に直接形成された炭化ケイ素シード領域及び該炭化ケイ素シード領域上に直接置かれた炭化ケイ素層を含む。
単結晶炭化ケイ素層は、三層立方晶炭化ケイ素を含んでよい。
ウィンドウは、ウィンドウとウィンドウの間の第二幅(w2)より、実質的に広い第一幅(w1)を有する。ウィンドウは5 mm 〜20 mmの幅(w1)及び／又は長さ(l1)を有してよい。ウィンドウは、1 mm未満、 500μm未満、又は200 μm未満の幅で分離されていてよい。ウィンドウは約100μmの幅(w2)で分離されていてよい。
本発明の方法は、各ウィンドウ内に複数のトランジスタを形成することを含み得る。
本発明の第三の側面に従い、半導体ダイ（又は「完成された半導体デバイス」、「最終加工された半導体デバイス」）を形成する方法が提供され、該方法は単結晶炭化ケイ素を単結晶シリコン上に形成する方法を含む。半導体ダイは個別の部品又は集積回路を提供し得る。
本発明の第四の側面に従い、半導体ダイを形成すること、及び該半導体ダイをパッケージしてパッケージされたダイ（または「パッケージされたチップ」）を形成することを含む方法が提供される。
本発明の第五の側面に従い、主面及び周縁（又は「エッジ」）を有する単結晶シリコン基板であって、周縁に隣接して延びる外側領域及び外側領域の内側に堆積された内側領域を有するシリコン基板、及び、基板の、外側領域上ではなく内側領域の主面上に直接堆積された単結晶炭化ケイ素層、を含む半導体デバイスが提供される。
単結晶炭化ケイ素層は、シリコン基板の主面上に直接形成された炭化ケイ素シード領域及び該炭化ケイ素シード領域上に直接配置された炭化ケイ素層を含み得る。
単結晶炭化ケイ素層は、三層立方晶炭化ケイ素を含み得る。
単結晶炭化ケイ素は、好ましくは、内側領域内のシリコン基板の実質的な部分と直接接している。例えば、単結晶炭化ケイ素は内側領域内のシリコン基板の少なくとも20%、少なくとも50% 又は少なくとも 80 %と直接接触している。
半導体デバイスは、少なくとも１の縦型トランジスタ、例えば縦型の電界効果トランジスタ又は縦型の絶縁ゲートバイポーラトランジスタを含み得る。
半導体デバイスは、内側領域内に形成された複数（例えば、４より多い、少なくとも10、又は少なくとも100）のトランジスタを含み得る。
内側領域は、5 mm〜 20 mmの幅及び／又は長さを有してよい。外側領域は、500 μm 未満又は100 μm未満の、内側領域と周縁との間の幅で分離されていてよい。外側領域の幅は約50μmである。
図１（ａ）〜（ｅ）はヘテロエピタキシャル成長法の第一工程の間の段階を示す。 図２（ａ）〜（ｊ）はヘテロエピタキシャル成長法の第二工程を含む炭化ケイ素半導体デバイスの製造方法の間の段階を示す。 図３は図２（ａ）〜（ｊ）に示す製造方法のフロー図である。 図４ａは図２（ａ）〜（ｊ）に示す製造方法により形成される第一半導体デバイスダイを示す。図４ｂはマスキング層が完全に無くなった第二半導体デバイスダイを示す。 図５は炭化ケイ素半導体デバイスの概略図である。
本願発明の実施態様を記載する前に、炭化ケイ素／シリコンへテロエピタキシャル成長工程が、本発明を理解するのに役立ち得る図１（ａ）〜（ｅ）を参照して説明される。
図１（ａ）は、室温（約25℃）における単結晶シリコンウェハー１を示す。シリコンウェハー１は、その上で三層立方晶炭化ケイ素(3C − SiC)がエピタキシャル成長することができるシードウェハーとして働く。シリコンウェハー１は直径ｄを有する。
シリコンウェハー１は、炭化ケイ素エピタキシャルリアクター（図示せず）中に置かれ、及び、約1350℃に加熱される。図１（ｂ）に（非常に概略的な形態で）図示するように、シリコンウェハー１は、加熱されると膨張する。加熱されたウェハーは、室温でのウェハーのｄより大きい直径ｄ’を有する。
図１（ｃ）を参照すると、加熱されたシリコンウェハーは、気相化学蒸着（ＣＶＤ）において、反応性シリコン及び炭素種の蒸気２に暴露される。蒸気２は、シリコンウェハー１に吸着し、三層立方晶炭化ケイ素を形成する。炭化ケイ素及びシリコンの格子定数は通常異なるが、図１（ｄ）に示すように、三層立方晶炭化ケイ素のエピタキシャル層３は、格子転移によってシリコンの格子定数と整合し、シリコン基板１上に成長してコンポジット構造４を形成する。
しかし、図１（ｅ）に示すように、コンポジット構造４が冷却されると、炭化ケイ素エピタキシャル層３は、その下のシリコンウェハー１よりも速く収縮し、従って構造４が歪む。
直径150ｍｍを有するシリコンウェハー１では、ウェハーの周縁が距離ｓ、ウェハーの中心に対して約10ｍｍ、だけ持ち上げられる。
本発明はこの問題を解決することを目的とする。
図２（ａ）〜（ｊ）及び図３には、本発明に従う炭化ケイ素／シリコンへテロエピタキシャル成長を含む炭化ケイ素半導体デバイスを製造する方法の一実施態様が示される。
図２（ａ）は、室温における単結晶シリコンウェハー11を示す。
シリコンウェハー11は、オフアクシス [111]結晶配向を有していてもよく、及び、片面又は両面12、13が研磨されていてよい。面12、13は、「表面」又は「面」と呼ばれる場合がある。他の結晶配向、例えば[100]のオン又はオフアクシス、も使用し得る。シリコンウェハー11は、厚みt1、及び直径d1（図示せず）を有する。この例では、t1＝500 μm 及び d1＝ 100 mmである。シリコンウェハー11は25μｍ未満のウェハーの撓みを有し、従って、実質的に撓みが無いと考えられる。
シリコンウェハー11は、ウェハー11の第一面12（以降、「上側表面」という）の単結晶シリコン表面領域14上に単結晶三層立方晶炭化ケイ素がエピタキシャル成長することができる結晶マトリクスとして働く。いくつかの実施態様において、絶縁層上のシリコンも使用し得、従って、単結晶シリコン表面領域14は、例えば二酸化ケイ素上に配置された厚み約50〜200ｎｍの単結晶シリコン層の形態をとることができる。しかし、異なる層構造を有するが、ほとんど又は主としてシリコンで構成されている他のウェハーも使用することができる。例えば、ほとんどがシリコンであるが、その中に非シリコン物質の一または数層が埋め込まれている、ウェハーも使用し得る。このように、ウェハーの層又は領域中の、使用される非シリコン物質の合計厚み（又は体積）は、ウェハーの約1％、0.1％、又は0.01％さえも超えないものであってよい。
ヘテロエピタキシャル成長法の前に、シリコンウェハー11を、例えば上側表面12及び下側表面13をパターニングする及びエッチングする等によって処理してもよい。
図２（ｂ）を参照すると、第一及び第二のマスキング層15、16がシリコンウェハー11の上側及び下側表面12、13（図２（ａ））上に形成される（ステップS2）。
マスキング層15、16は、単結晶シリコンを含まない。マスキング層15、16は誘電性物質を含んでよい。しかし、非誘電性物質（即ち、半導体又は導電性物質）も使用できる。さらに、シリコンも使用できるが、多結晶シリコンの形態のものである。
各マスキング層15、16は、熱酸化物層の形態を採ることができ、約0.5μｍの厚みを有する。熱酸化物層15、16は、約800〜1200℃の湿式酸化によって成長され得る。熱酸化の間、シリコンは犠牲的に転換されて、新たな第一及び第二シリコン表面17、18が形成される。ここで、新たな第一及び第二シリコン表面17、18は「主面」と呼ばれる。
他の誘電性物質、例えば窒化ケイ素（Si3N4）も使用できる。層15、16は、他の方法、例えば気相化学蒸着法（CVD）を用いても形成することができる。誘電性物質が堆積され、及びシリコンが犠牲的に消費されないとすると、（元の）シリコン表面12、13がウェハー11の主面17、18を構成する。マスキング層15、16は、各々、例えば、二酸化ケイ素層及びその上の窒化ケイ素層を含む、二つの層（即ち、各層が二層構造）を含み得る。マスキング層15、16は同じ厚みでなくてもよく、より薄いか、又は厚くてよい。好適な厚みは、ルーチン実験により見出すことができる。
第二のマスキング層16の存在は、ウェハー11を硬くするのに役立つ。さらに、第二のマスキング層16は、第一のマスキング層15と「バランス」させて後続のプロセス工程の間のウェハーの撓みを減じるのに役立つ。
図２（ｃ）を参照すると、エッチマスク19が第一マスキング層15の上側層20の上に形成される。エッチマスク19はフォトレジストの形態である。エッチマスク19は、マスキング層15の上側表面20を露出させる四角形のウィンドウ21のアレイを画定する四角形グリッドの形態である。
特に図２（ｄ）を参照すると、第一マスキング層15のマスクされていない領域22が、エッチマスク19のパターンが第一マスキング層15へと転写されるようにエッチングされる（ステップS3）。マスキング層15は、ドライエッチング、例えば、CHF3に基づく反応性イオンエッチング（RIE）、又は緩衝液で処理されたフッ化水素酸（BHF）を用いた湿式エッチングによりエッチングされてよい。エッチングの後、マスク19は除去される。
特に図２（ｅ）を参照すると、得られたパターニングされたウェハー23は、パターニングされたマスキング層24をウェハー11の上側表面上で支持するシリコンウェハー11を含む。
マスキング層24は、ウェハー11の上側表面17を露出するウィンドウ25のアレイを画定するグリッドの形態を有する。ウィンドウ25は、一般に約5ｍｍ〜20ｍｍの幅w1及び（直角方向の）長さl1（図示せず）の四角形（例えば正方形）である。ウィンドウ25は、マスキング層物質24からなるストリップ26によって分離して配置されており、該ストリップ26は約100μｍの幅w2を有し、後にスクライブレーンを画定する。
パターニングされたウェハー23は、例えばピラニアエッチング液を用いて洗浄され、リアクター（図示せず）、例えばACiS M10、LPE S.p.A製、バランツェート市、イタリア、中に置かれる。リアクターチャンバー（図示せず）は500℃での高真空ベークアウトに付され、約100ミリバールの水素で再び満たされる。パターニングされたウェハー23は、サセプター（図示せず）の誘導加熱によって加熱される。
パターニングされたウェハー23は、水素(H2)によってインシチュで、約1100℃の温度T1で約2分間、洗浄されてよい。
パターニングされたウェハー23は、なるべく速く1370℃の温度T2迄、炭素含有ガス、例えば水素(H2)で薄められたエチレン(C2H4)、の気流中で、加熱される。
特に図２（ｆ）を参照すると、温度上昇の間、炭素の薄い（即ち、１、２又は数単分子膜厚み）層29がウィンドウ25の中のシリコンウェハー11の上側表面17の上に直接堆積される。炭素はマスキング層24の上にも堆積され得る。
図２（ｇ）も参照すると、炭素の薄層29（図２（ｆ））が下地のウェハー11中のシリコンと炭素の反応によって対応する炭化ケイ素(SiC)の薄膜30へと転換される。得られる炭化ケイ素薄膜30は、続く炭化ケイ素の堆積のためのシード層となる。
マスキング層24は高められた温度で水素リッチな雰囲気によって、存続するか、消費されて無くなるか、又は部分的に無くなる。
温度上昇の間もしくは後に、フィードガスが炭素化のために使用されていたものから炭化ケイ素エピタキシャル成長のためのものへと変えられる。
図２（ｈ）を参照すると、高められた温度1370℃で、適切なケイ素を含むガス、例えばトリクロロシランSiHCl3、及び適切な炭素含有ガス、例えばエチレンC2H4を用いて炭化ケイ素が成長させられ、ウィンドウ25内の三層立方晶単結晶層31及び熱酸化物層24上の多結晶性、混合ポリタイプの炭化ケイ素多結晶層32となる（ステップS6）。炭素含有ガスは、エチレン、プロパン(C3H8)、又は他の類似ガスであってよい。ケイ素含有ガスは、シラン、例えば（モノ）シラン(SiH4)、クロロシラン、例えばトリクロロシランSiHCl3、又は他の適切なケイ素含有ガスであってよい。炭化ケイ素の成長はケイ素及び炭素を含む、より複雑な前駆体ガスを用いて達成され得る。
既に説明したように、マスキング層24は水素リッチ雰囲気によって（部分的に、もしくは全部）無くなる。マスキング層24が残らないとしても、それはウィンドウ25の間の領域のウェハー11上での炭化ケイ素のエピタキシャル成長（即ち単結晶成長）を阻止するのに役立つ。例えば、炭化ケイ素の堆積は、ウィンドウ25の間の領域のシリコンウェハー11上での多結晶炭化ケイ素の形成となり得る。
炭化ケイ素層31は、ドープされない（例えば1014 cm-3オーダーのバックグラウンドドーピング）、軽くドープされた、或いは窒素（N）もしくはリン（P）でｎ型にドープ、又はアルミニウム（Al）もしくは硼素（B）でｐ型にドープされてよい。
リアクターチャンバー（図示せず）は、パージされ、及び温度が下げられる。処理されたウェハー33が冷えたとき、それは歪まない（又は、少なくとも大きな撓みはない）。なぜなら、熱的ストレスはウィンドウ25の大きさ（ディメンション）にのみ生じ、ウェハーの全直径に亘ってではない。さらに、エピタキシャル層31及びその下地シリコンウェハー11は、剥離しない。エピタキシャル層31は、欠陥密度が低く、例えば、100 mm-2未満である。
理論に縛られることを欲するものではないが、ほぼ全面に成長したウェハー33は一以上の理由によって歪まない。第一に、ケイ素と炭化ケイ素の熱膨張率の違いによる力は、ウェハー全体ではなく、小さい距離、即ちウィンドウ25、に亘ってしか作用しない。第二に、多結晶炭化ケイ素32の存在が、応力緩和に役立つ。
炭化ケイ素層31を、例えば、パワーエレクトロニクスデバイス、又はマイクロ／ナノ電気機械システム(MEMS/NEMS)デバイス等の半導体デバイスを作るために加工することができる。
加工は、高温加工ステップ、例えばゲート酸化、注入アニール等、及び低温加工、例えば薄膜堆積、リソグラフィー、ドライエッチング等を含んでよい（ステップS7)。加工されたウェハー34が図２（ｉ）に示されている。
図２（ｊ）に示すように、加工が完了した後、加工されたウェハー334は、スクライブレーン26に沿って切断することによって、ダイ35に分割されることができる(ステップS8)。
ダイ35は、パッケージされて、ダイにワイヤーボンドされる（図示せず）。
図４ａを参照すると、ダイ35は、周縁42を有する基板41を含む。ダイ35及び基板41は平面図で表すと四角形（即ち、ｘ-ｙ平面で四角形）である。基板41は、内側のコア部分43及び外側の環状部分44を含む。外側部分44は、基板41の周縁43に隣接して延び、及び、少なくとも50μｍ、典型的いは約100μｍ（即ち、スクライブレーン幅の約半分）の環状の幅を有する。基板41の外側部分44を覆って形成された炭化ケイ素32’の任意のものは、多結晶及び／又は不定形である。しかし、基板41の内側部分43の上に形成された炭化ケイ素31は単結晶である。
既に説明したように、マスキング層24は温度上昇、炭素化、CからSiCへの転換、及び／又はSiC成長の間、エッチングされ得る。
図４ｂを参照すると、多結晶及び／又は不定形炭化ケイ素32’が基板41の外側部分44の上に直接形成されているダイ35が示される。このように、単結晶及び多結晶及び／又は不定形炭化ケイ素が同じ層45において形成されるが、層45の内側領域31は単結晶であり、及び、外側の、環状領域32’は多結晶及び／又は不定形である。このように、単結晶及び多結晶炭化物領域がラテラルに配置される。
図５を参照すると、絶縁ゲート型バイポーラトランジスタ(IGBT)の形態のデバイス51の例が示されている。
デバイス51は、上記のプロセスを用いて成長された第一及び第二の三層立方晶炭化ケイ素エピタキシャル層52a、52bを備える。炭化ケイ素エピタキシャル層52a、52bは、ｐ型シリコン基板53に支持され及びｐ型コレクタを提供する高濃度ドープｐ型層52a及び、ドリフト領域を提供し及びｐ型炭化ケイ素層52a上に支持された低濃度ドープｎ型層52bを含む。エピタキシャル層52の表面55のｐ型ウェル54はボディ領域54を提供する。ｐ型ウェル54内のｎ型ウェル56はコンタクト領域を提供する。チャンネル57が、ゲート誘電層59を用いて分離されたゲート58の下側に形成される。
図５に示されるIGBTは、エピタキシャルドリフト領域31における炭化ケイ素の使用により、ずっと大きい耐電圧を有することができる。
上述の実施態様には多くの修正が為され得ることが認められる。
異なるウェハー直径及び厚みを使用することができる。例えば、150 mm、200 mm、300 mmまたはそれ以上の直径を有するウェハーを使用することができる。
成長条件、例えば温度、圧力及び／又は前駆体を変更し及び最適化することができる。
ケイ素以外の物質もシードウェハー用に使用することができる。したがって、無機半導体で構成（又は主として構成）されたウェハーも使用することができる。
方法は、半導性物質の単結晶層の成長（即ち、ヘテロエピタキシー）を含む必要はないが、非単結晶層の成長、例えば半導性物質の多結晶層の成長を含むことができる。
ウェハーの上側表面もしくは面は、「前表面」、「前面」、「最上表面」又は「最上面」とも呼ばれ得る。同様に、ウェハーの下側表面もしくは面は、「後表面」、「背表面」、「後面」、「背面」、「低表面」、「底面」と呼ばれてよい。

Claims (39)

  1. シリコンウェハーの対応する領域を露出させるウィンドウを有するマスキング層を支持する主面を有する単結晶シリコンウェハーを用意すること、
    ウェハーの露出された領域上に炭化ケイ素シード領域を形成すること、及び
    炭化ケイ素シード層上に単結晶炭化ケイ素を成長させること、
    を含む方法。
  2. マスキング層を支持する主面を有する単結晶シリコンウェハーを用意することが、
    単結晶シリコンウェハーを用意すること、
    該シリコンウェハー上にマスキング層を、マスキング層が該主面の直接上に在るようにして形成すること、
    マスキング層上にウィンドウを有するエッチマスクを提供すること、及び
    エッチマスク中のウィンドウを通してマスキング層をエッチングして、ウェハーの主面に達すること、
    を含む請求項１に記載の方法。
  3. マスキング層が誘電体層である、請求項１又は２記載の方法。
  4. 誘電体層が二酸化ケイ素層である、請求項３記載の方法。
  5. 二酸化ケイ素層が熱酸化により形成された層である、請求項４記載の方法。
  6. マスキング層が半導体又は導電性物質の層である、請求項１又は２記載の方法。
  7. マスキング層が、多結晶シリコンの層である、請求項１又は２記載の方法。
  8. マスキング層が、第一の層及び第二の層を含む２層構造を含む、上記請求項のいずれか１項記載の方法。
  9. マスキング層が、2,000 〜10,000 Åの厚みを有する、上記請求項のいずれか１項記載の層。
  10. マスキング層が、4,000 〜6,000Åの厚みを有する、上記請求項のいずれか１項記載の層。
  11. 主面が第一主面であり及びマスキング層が第一マスキング層であり、並びに、シリコンウェハーが第二マスキング層を支持する、反対側の第二主面を有する、上記請求項のいずれか１項記載の方法。
  12. 第一マスキング層と第二マスキング層が同一材料を含む、請求項１１記載の方法。
  13. 炭化ケイ素シード層領域を形成することが、
    ウェハーの露出された領域に炭素を堆積させること、及び
    炭素を炭化ケイ素へと転換すること、
    を含む、上記請求項のいずれか１項記載の方法。
  14. 炭化ケイ素を成長させることが、
    少なくとも0.5 μm、所望により少なくとも 1 μm、所望により少なくとも2 μm及び／又は所望により少なくとも5μmの厚みを有する炭化ケイ素を成長させること、
    を含む、上記請求項のいずれか１項記載の方法。
  15. 炭化ケイ素層を成長させることが、5 μm以下又は 10 μm以下の厚みを有する炭化ケイ素を成長させることを含む、上記請求項のいずれか１項記載の方法。
  16. 炭化ケイ素層を成長させることが、三層立方晶炭化ケイ素を成長させることを含む、上記請求項のいずれか１項記載の方法。
  17. ウェハーが少なくとも4インチ（101.6 mm）又は100 mmの直径を有する、上記請求項のいずれか１項記載の方法。
  18. ウェハーが少なくとも500μmの厚みを有する、上記請求項のいずれか１項記載の方法。
  19. 炭化ケイ素を処理して半導体デバイスを形成することをさらに含む、上記請求項のいずれか１項記載の方法。
  20. ウィンドウとウィンドウの間でマスキング層及びシリコンウェハーを切断してダイを形成することをさらに含む、上記請求項のいずれか１項記載の方法。
  21. ウィンドウが、ウィンドウとウィンドウの間の第二幅より、実質的に広い第一幅を有する、上記請求項のいずれか１項記載の方法。
  22. ウィンドウが5 mm 〜20 mmの幅及び／又は長さを有する、上記請求項のいずれか１項記載の方法。
  23. ウィンドウが、1 mm未満、500μm未満、又は 200μm未満の幅で分離されている、上記請求項のいずれか１項記載の方法。
  24. ウィンドウが約100 μmの幅で分離されている、上記請求項のいずれか１項記載の方法。
  25. 上記請求項のいずれか１項記載の方法を含む、半導体ダイを形成する方法。
  26. 請求項２６に記載の方法により半導体ダイを形成すること、及び
    半導体ダイをパッケージすること、
    を含む方法。
  27. 主面を有する単結晶シリコンウェハー；及び
    分離して配置され、該ウェハーの主面上に直接配置された単結晶炭化ケイ素層、
    を含むシリコン半導体構造。
  28. 各炭化ケイ素層が、
    該シリコンウェハーの主面上に直接形成された炭化ケイ素シード層；及び
    該炭化ケイ素シード層上に直接配置された単結晶炭化ケイ素層、
    を含む、請求項２８記載の半導体構造。
  29. 炭化ケイ素層が、三層立方晶炭化ケイ素を含む、請求項２８又は２９記載の半導体構造。
  30. 該シリコンウェハーの主面上に支持されたマスキング層であって、単結晶炭化ケイ素層を分離して配置させるウィンドウを有する、マスキング層をさらに含む、請求項２８〜３０のいずれか１項記載の半導体構造。
  31. 炭化ケイ素層の間に配置された（複数の）多結晶炭化ケイ素層をさらに含む、請求項２８〜３１のいずれか１項記載の半導体構造。
  32. 多結晶及び単結晶炭化ケイ素層が単一の炭化ケイ素層中の異なる領域に形成されている、請求項３２記載の半導体構造。
  33. 主面及び周縁を有する単結晶シリコン基板であって、該シリコン基板の周縁に隣接して延びる外側の環状領域及び該外側領域の内側に配置された内側領域を含む、シリコン基板、及び
    基板の、外側領域上ではなく内側領域の主面上に直接配置された単結晶炭化ケイ素層、
    を含む半導体デバイス。
  34. 炭化ケイ素層が、
    シリコン基板の主面上に直接形成された単結晶炭化ケイ素シード領域、及び
    該炭化ケイ素シード領域上に直接配置された単結晶炭化ケイ素層、
    を含む請求項３４記載の半導体デバイス。
  35. 炭化ケイ素層が、三層立方晶炭化ケイ素を含む、請求項３４又は３５記載の半導体デバイス。
  36. シリコン基板の、内側領域上ではなく外側領域上の主面上に支持されたマスキング層をさらに含む、請求項３４〜３６のいずれか１項記載の半導体デバイス。
  37. 内側領域上ではなく外側領域上に配置された多結晶炭化ケイ素層をさらに含む、請求項３４〜３７のいずれか１項記載の半導体デバイス。
  38. 多結晶単結晶炭化ケイ素層が、単一の炭化ケイ素層の異なる領域に形成されている、請求項３８記載の半導体デバイス。
  39. 内側領域が5 mm〜20 mmの幅及び／又は長さを有する、請求項３４〜３９のいずれか１項記載の半導体デバイス。
JP2014537716A 2011-10-26 2012-10-23 炭化ケイ素エピタキシャル成長法 Pending JP2015503215A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1118502.2A GB2495949B (en) 2011-10-26 2011-10-26 Silicon carbide epitaxy
GB1118502.2 2011-10-26
PCT/GB2012/052627 WO2013061047A2 (en) 2011-10-26 2012-10-23 Silicon carbide epitaxy

Publications (1)

Publication Number Publication Date
JP2015503215A true JP2015503215A (ja) 2015-01-29

Family

ID=45373456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014537716A Pending JP2015503215A (ja) 2011-10-26 2012-10-23 炭化ケイ素エピタキシャル成長法

Country Status (8)

Country Link
US (2) US9520285B2 (ja)
EP (2) EP2771903A2 (ja)
JP (1) JP2015503215A (ja)
KR (1) KR20140082839A (ja)
CN (2) CN103946953B (ja)
GB (1) GB2495949B (ja)
SG (1) SG11201401184SA (ja)
WO (1) WO2013061047A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017039622A (ja) * 2015-08-19 2017-02-23 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013027B2 (en) 2013-07-25 2015-04-21 Infineon Technologies Ag Semiconductor device, a semiconductor wafer structure, and a method for forming a semiconductor wafer structure
US20150059640A1 (en) * 2013-08-27 2015-03-05 Raytheon Company Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows
WO2015040369A1 (en) * 2013-09-23 2015-03-26 Anvil Semiconductors Limited 3C-SiC TRANSISTOR
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
GB2534357B (en) * 2015-01-14 2020-02-19 Anvil Semiconductors Ltd Wafer bow reduction
US20170069721A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
KR102534857B1 (ko) * 2016-02-12 2023-05-19 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
DE102016102875A1 (de) * 2016-02-18 2017-08-24 Infineon Technologies Austria Ag Transistormodell, Verfahren zur computerbasierten Bestimmung einer Kennlinie eines Transistors, Vorrichtung und computerlesbares Speichermedium zum Ausführen des Verfahrens
ITUA20162943A1 (it) 2016-04-27 2017-10-27 Pilegrowth Tech S R L Metodo per la fabbricazione industriale di una struttura a semiconduttore a ridotto incurvamento.
US9793430B1 (en) * 2016-05-09 2017-10-17 Qatar University Heterojunction schottky gate bipolar transistor
WO2018060679A1 (en) * 2016-09-30 2018-04-05 Anvil Semiconductors Limited 3c-sic igbt
GB2555451A (en) * 2016-10-28 2018-05-02 Univ Warwick Coated wafer
CN108717945B (zh) * 2018-05-24 2022-01-07 西安理工大学 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
US10615075B2 (en) * 2018-06-13 2020-04-07 Texas Instruments Incorporated Dicing a wafer
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
CN111834451B (zh) * 2019-04-23 2023-04-07 株洲中车时代半导体有限公司 一种逆阻型门极换流晶闸管及其制造方法
CN111293113B (zh) * 2020-02-21 2023-01-10 电子科技大学 采用单层金属工艺的sgto器件及其版图结构、制造方法
TWI730732B (zh) * 2020-04-22 2021-06-11 力晶積成電子製造股份有限公司 絕緣閘極場效雙極性電晶體及其製造方法
CN111863595A (zh) * 2020-07-06 2020-10-30 璨隆科技发展有限公司 一种碳化硅pvt长晶用高质量籽晶的制备方法
CN116387359A (zh) * 2023-06-02 2023-07-04 清华大学 逆阻型门极换流晶闸管及其制作方法
CN117497578A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 一种具有低漏电的igbt及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598823A (en) * 1979-01-20 1980-07-28 Tdk Corp Manufacture of single crystal element
JPS56150880A (en) * 1980-04-23 1981-11-21 Matsushita Electric Ind Co Ltd Gallium nitride light emitting element chip and manufacture thereof
JPS60113435A (ja) * 1983-11-25 1985-06-19 Hitachi Ltd 半導体装置およびその製造方法
JPS63260014A (ja) * 1986-12-09 1988-10-27 Sharp Corp 炭化珪素単結晶薄膜の形成方法
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2000286450A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板
JP2009218272A (ja) * 2008-03-07 2009-09-24 Covalent Materials Corp 化合物半導体基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP2793460B2 (ja) * 1993-01-08 1998-09-03 ローム株式会社 Ｓｏｉ構造の製造方法
JPH10135140A (ja) 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
FR2836159B1 (fr) 2002-02-15 2004-05-07 Centre Nat Rech Scient Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
WO2008020911A2 (en) * 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
KR20090089362A (ko) * 2006-11-10 2009-08-21 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP2009123914A (ja) * 2007-11-15 2009-06-04 Fuji Electric Device Technology Co Ltd 逆耐圧を有するスイッチング用半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
US8048225B2 (en) * 2009-01-29 2011-11-01 Soraa, Inc. Large-area bulk gallium nitride wafer and method of manufacture

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598823A (en) * 1979-01-20 1980-07-28 Tdk Corp Manufacture of single crystal element
JPS56150880A (en) * 1980-04-23 1981-11-21 Matsushita Electric Ind Co Ltd Gallium nitride light emitting element chip and manufacture thereof
JPS60113435A (ja) * 1983-11-25 1985-06-19 Hitachi Ltd 半導体装置およびその製造方法
JPS63260014A (ja) * 1986-12-09 1988-10-27 Sharp Corp 炭化珪素単結晶薄膜の形成方法
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2000286450A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板
JP2009218272A (ja) * 2008-03-07 2009-09-24 Covalent Materials Corp 化合物半導体基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017039622A (ja) * 2015-08-19 2017-02-23 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法

Also Published As

Publication number Publication date
GB2495949A (en) 2013-05-01
SG11201401184SA (en) 2014-07-30
CN107452784A (zh) 2017-12-08
GB201118502D0 (en) 2011-12-07
US9082811B2 (en) 2015-07-14
WO2013061047A3 (en) 2013-06-20
GB2495949B (en) 2015-03-11
KR20140082839A (ko) 2014-07-02
CN103946953A (zh) 2014-07-23
US20150206743A1 (en) 2015-07-23
CN103946953B (zh) 2017-04-26
US20140014973A1 (en) 2014-01-16
EP2771903A2 (en) 2014-09-03
EP3070734A1 (en) 2016-09-21
US9520285B2 (en) 2016-12-13
WO2013061047A2 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
WO2013121926A1 (ja) 半導体装置及びその製造方法
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
EP2627803B1 (en) Heterogrowth
CN103682016A (zh) 一种GaN外延或衬底的制作方法
US8906487B2 (en) Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
KR20140051639A (ko) 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법
JPWO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
GB2514268A (en) Silicon carbide epitaxy
JP2012204602A (ja) 立方晶炭化珪素膜の製造方法
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
GB2534357A (en) Wafer bow reduction
CN107546299B (zh) 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
EP4135006A1 (en) A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
CN115692308A (zh) 一种半导体结构的制备方法及半导体结构
JP2008130726A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170926