CN107210195B - 包括单晶iiia族氮化物层的半导体晶圆 - Google Patents

包括单晶iiia族氮化物层的半导体晶圆 Download PDF

Info

Publication number
CN107210195B
CN107210195B CN201680007898.2A CN201680007898A CN107210195B CN 107210195 B CN107210195 B CN 107210195B CN 201680007898 A CN201680007898 A CN 201680007898A CN 107210195 B CN107210195 B CN 107210195B
Authority
CN
China
Prior art keywords
semiconductor wafer
layer
group iiib
nitride layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680007898.2A
Other languages
English (en)
Other versions
CN107210195A (zh
Inventor
S·B·塔帕
M·黑贝伦
M·策尔纳
T·施罗德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN107210195A publication Critical patent/CN107210195A/zh
Application granted granted Critical
Publication of CN107210195B publication Critical patent/CN107210195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Abstract

本发明涉及一种半导体晶圆(10)，其包括基本上由硅组成的单晶衬底晶圆(1)，该单晶衬底晶圆(1)被构造成在其顶表面上具有尖端(3)，该尖端(3)中的每个以给定的顺序被IIIB族硅化物层(5)和IIIB族氮化物层(6)覆盖，该IIIB族氮化物层(6)被单晶IIIA族氮化物层(7，8)覆盖，特别是InxAlzGa1‑(x+z)N层，其中0≤x，z，(x+z)≤1。

Description

包括单晶IIIA族氮化物层的半导体晶圆
技术领域
本发明涉及一种半导体晶圆，其包括单晶衬底晶圆，该单晶衬底晶圆基本上由硅和单晶主IIIA族(LUPAC族13，硼族元素)氮化物层组成，特别是InxAlzGa1-(x+z)N，其中0≤x，z，(x+z)≤1。
背景技术
单晶氮化镓(GaN)作为用于生产用于大功率和高频应用的发光二极管(LEDs)和场效应晶体管(FETs)的衬底越来越重要。衬底的表面积是制造过程的生产率并因此是LED或FET的成本的关键问题。高质量GaN外延层的沉积受到天然或紧密匹配的衬底的可用性的阻碍。
由于目前具有高达300mm甚至高达450mm的单晶硅衬底具有高的晶体和表面质量，因此正在努力使用单晶硅作为GaN外延生长的衬底。然而，由于GaN(0001)和Si(111)之间的17％的大的晶格失配和这两种材料的热膨胀系数(TEC)的大差异，高质量的GaN层不能直接在硅(Si)上生长。晶格和热失配的巨大差异导致许多缺陷，膜中的高机械应力、晶圆翘曲、以及甚至生长的IIIA族氮化物膜的分层。
为此，为了提高外延生长的GaN层的质量，已经提出了许多类型的中间或缓冲层。
在Si上生长GaN的主要使用方法之一是沉积AlN作为种子层，随后是工程化缓冲层以减少应变。侧向外延生长(ELO)或悬空(Pendeo)外延方法使用另外的掩蔽层(例如，非原位的SiO2或原位SiN)是减少穿透位错的众所周知的技术。然而，在使用这些技术的同时，在生长期间保留GaN膜中的压缩应变是非常困难的。
M.Mosam等，J.Crystal Growth 308(2007)，302-308教导了使用外延(111)取向的钪氮化物(ScN)缓冲层作为GaN外延的基础。使用气体源分子束外延(GS-MBE)与氨作为氮前体，在n型Si(111)晶圆上生长厚度范围为50至450nm的ScN层。使用Thomas Swan紧密耦合花洒MOVPE反应器在100托下操作，在ScN/Si(111)模板上生长GaN层。为了准备GaN生长，使用的每个模板以10slm(标准升每分钟)氨(NH3)和10slm氢(H2)的流动以1K/s的速率加热至生长温度，以便从ScN层的表面去除任何原生氧化物。ScN缓冲层粗糙和充满缺陷。GaN以无位错岛的形式在ScN表面生长。通过改变GaN生长温度，可以使GaN岛聚合以产生平滑的GaN膜，但同时在GaN层的表面上的穿透位错的密度显著增加到5×109cm-2。
W.C.Lee等，J.Crystal Growth 311(2009)，2006-2009公开了单晶钪氧化物(Sc2O3)作为GaN外延的模板。从高纯度粉末填充烧结的Sc2O3氧化物源使用电子束蒸发来沉积Sc2O3膜。使用分子束外延(MBE)将几个单层的铝(Al)沉积在Sc2O3表面上，随后暴露于氮等离子体进行氮化以便形成薄的氮化铝(AlN)层。GaN被沉积在该层的顶部。开始用于生长AlN的衬底温度为约645℃并被升高到720℃，这也用于其余的GaN生长。该方法导致Sc2O3缓冲部中的高缺陷密度和有限的GaN层质量。位错发生于1010cm-3范围内的密度。位错从Sc2O3/Si界面开始遍及整个层。
EP 2 779 213 A1公开了一种半导体晶圆，其包括基本上由硅组成并且具有(111)表面取向的单晶衬底晶圆，具有(111)表面取向的Sc2O3单晶层，具有(111)表面取向的ScN单晶层，以及具有(0001)表面取向的AlzGa1-zN的单晶层，其中0≤z≤1。
另一种方法是在图案化的Si衬底上沉积以减少线缺陷和晶圆翘曲。D.Wang等，J.Appl.Phys.97，0561 03(2005)“通过金属有机化学气相沉积(CVD)在图案化Si(111)上生长的GaN膜中的应力分布的微拉曼散射研究”研究了AlN，然后将GaN直接沉积在Si衬底上、具有3.5μm高度和不同侧向尺寸(1-200μm)的正方形和矩形条纹的阵列。
要解决的问题
本发明的目的仍是提供在硅衬底上生长的具有降低的缺陷密度的单晶IIIA族氮化物层。
发明内容
本发明的主题是提供一种如下所述的半导体晶圆和用于制造这种半导体晶圆的方法。
半导体晶圆包括基本上由硅组成的单晶衬底晶圆，优选为Si(111)或Si(001)晶圆。单晶衬底晶圆被构造为在其顶表面上具有许多单晶硅尖端，单晶硅尖端彼此分离。每个单晶硅尖端以给定的次序用IIIB族硅化物层和IIIB族氮化物层生成IIIB族氮化物焊盘或聚结IIIB族氮化物膜来覆盖，其中IIIB族代表lUPAC族3，钪族元素，特别是钪(Sc)和钇(Y)。IIIB族硅化物层是封闭层，优选由Y1-zSczSix组成，其中0≤z≤1。优选IIIB族硅化物层具有不小于5nm的厚度。IIIB族氮化物层优选为单层ScN或YN，或双层YN和ScN(YN/ScN或ScN/YN)，或Y1-xScxN的(不同化学计量的)多重混合或分级层，其中0≤x≤1。最后，在IIIB族氮化物焊盘或膜上生长单晶IIIA族氮化物层，特别是InxAlzGa1-(x+z)N，其中0≤x，z，(x+z)≤1。IIIA族氮化物层可以是聚结膜或结构化层，例如，(纳米)棒、块、尖端或金字塔的阵列。
在本发明中，现有技术的问题使用纳米异质外延技术(一个半导体在另一个半导体的单晶生长)、通过以如下方式构造衬底晶圆来解决：“纳米尖端”，即，产生细针状Si结构，该细针状Si结构是例如具有一定彼此中心到中心距离(周期)(100nm-10μm)的几个1nm-10μm底部宽和100nm-50μm高的结构。
然后，将纳米尖端的最上部分从Si转变为IIIB族硅化物，优选ScSix或YSix，保持后续层的外延关系，随后沉积外延IIIB族氮化物，优选ScN，特别是ScN(111)。最后，IIIB族氮化物被沉积在IIIB族氮化物的顶部。建议在聚结IIIA族氮化物膜在IIIB族氮化物焊盘上的情况下，在IIIB族氮化物焊盘与聚结IIIA族氮化物膜之间的接触面积不超过聚结IIIA族氮化膜的50％。
根据本发明的优选实施例，IIIB族硅化物层的厚度不超过50nm。
根据本发明的优选实施例，通过IIIB族硅化物表面(优选ScSix或YSix表面，特别是ScSix(0001)或YSix(0001)表面)的原位氮化，或者通过MBE技术，将IIIB族氮化物沉积在IIIB族硅化物的顶部上，。
本发明解决了由于Si纳米尖端以弹性方式吸收部分应变的可能性的机械应变问题。由于外延层的弹性变形引起的应变的吸收取决于Si和IIIA族氮化物层之间的3D空隙网络的体积。优化的结构从沉积温度冷却时释放应力并避免IIIA族氮化物层的破裂。
本发明通过形成中间层来解决晶格失配。优选地，Si纳米尖端的IIIB族硅化物顶部是六方晶Y1-zSczSix(0001)，其中0≤z≤1，具有-4.7％的与Si(111)的晶格失配。根据优选实施例，IIIB族硅化物顶部的顶部上的IIIB族氮化物是有仅-0.1％的与GaN的晶格失配的外延ScN(111)，导致抑制扩展缺陷(例如，失配和穿透位错)的形成，这些缺陷可能对由沉积的IIIA族氮化物层制成的器件的操作是有害的。在IIIA族氮化膜沉积在Si上的传统方法中，Si和氮化物膜界面处的SiN形成可能引起外延关系问题。然而，本发明避免了SiN的形成。
C.Norenberger等，Surf.Sci.600，4126(2006)“通过STM、AFM和电子衍射研究的在Si(111)上生长的钪硅化物的表面结构”研究了在不同温度下在Si(111)上形成ScSi，并表明如果硅化钪层在900-920℃生长，它们由六方晶ScSi2组成，其中(110)和(101)面平行于Si(111)表面。在该出版物的序言中指出，当在Si(111)上生长ScN时，六方晶ScSi2的几个单层也被研究为可能的界面层，这是对于GaN在Si(111)上生长的有希望的缓冲层。
本发明的半导体晶圆可以有利地用作生产发光元件(激光二极管或LED等)和场效应晶体管(FET)的衬底，以用于高功率和高频应用。通过在本发明的半导体晶圆的顶部上制造相应结构相比于经典的在硅上的GaN方法，可以提高发光结构的光提取效率和功率晶体管结构的电击穿电压。
本发明的半导体晶圆也可以被有利地用于微结构印刷，因为GaN的很好地限定的补丁可以通过分离步骤容易地从尖端转移到另一衬底上。
本发明的进一步优点和实施例将从描述和附图中变得显而易见。
应注意，在不脱离本发明的范围的情况下，前面提到的特征和在下面将被进一步描述的特征不仅可以在分别指明的组合中，而且可以在进一步的组合中或单独地使用。
附图说明
图1示意性地示出了用于制造具有硅纳米尖端的硅晶圆的优选步骤。
图2示意性地示出了硅纳米尖端的硅化的优选步骤，以及将ScN作为IIIB族氮化物沉积在硅化纳米尖端上以产生ScN焊盘的不同可能性。
图3示意性地示出了在ScN焊盘上沉积聚结膜作为GaN层的优选步骤。
图4示意性地示出了在ScN焊盘上沉积纳米棒作为GaN层的优选步骤。
具体实施方式
在附图中示出了用于制造根据本发明的半导体晶圆的优选实施例，其包括单晶衬底晶圆，该单晶衬底晶圆基本上由硅和作为IIIA族氮化物层的单晶GaN层组成。
在本发明的范围内，Si纳米尖端方法(为了提供灵活的种子面积，因此通过仅从一个关键核生长而在Si上的反相域(APD)自由IIIA族氮化物生长的机会)结合有创新的层堆叠，而不使用经典的AlN/AlGaN/GaN方法。
根据图中所示的本发明的优选实施例并在下面更详细地解释，其是在Si纳米尖端上形成层堆叠：
1)作为Y1-zSczSix的优选实施例的ScSix层堆叠，其中0≤z≤1，进而作为IIIB族硅化物的优选实施例：Si纳米尖端的外延硅化以避免GaN与Si的反应(退火(烧结)工艺导致金属Si合金(硅化物)的形成)，
2)作为Y1-xScxN的优选实施例的ScN层堆叠，其中0≤x≤1，进而作为IIIB族氮化物的优选实施例：外延ScN生长以具有零晶格失配生长模板，
3)作为InxAlzGa1-(x+z)N的GaN层堆叠，其中0≤x，z，(x+z)≤1，进而作为IIIA族氮化物的优选实施例：功能GaN补丁，例如，通过ELO，
从而所得优选的异质结构由Si/ScSix/ScN/GaN给出。应注意，IIIB族化学的作用类似于Al化学，这为本文讨论的化合物的稳定性提供了良好的指导。
参考图1，在第一步骤中，提供单晶衬底晶圆1，其基本上由单晶硅组成，优选地其由90％至100％的硅，更优选98％至100％的硅组成。衬底晶圆1可以包括在硅技术领域中一般已知的通常掺杂物或杂质。衬底晶圆1例如具有Si(111)的晶体表面取向。衬底晶圆1可以具有100mm至450mm的直径。衬底晶圆的表面优选被抛光。
优选地，衬底晶圆1在高温下退火以获得高质量的硅表面。退火温度在600与1250℃之间。退火可以在真空或还原气氛下进行(优选地包括氢)30秒至30分钟，优选从一到十分钟。
在第二步骤中，在硅衬底层1的上表面上形成纳米尖端2。在现有技术中，形成纳米尖端的不同技术是已知的，例如，通过光刻技术限定尖端，并通过例如蚀刻，特别是各向异性湿蚀刻的化学和/或机械方法去除Si。通过光刻和蚀刻处理可以控制高度H、基底W处的宽度和纳米尖端的周期P。
高度H有利地在100nm-50μm的范围内，在纳米尖端的基底处的宽度W有利地在几个1nm-10μm的范围内，并且周期P有利地在100nm-10μm的范围内。该纳米尖端的最大宽度比(基底处的宽度：顶部处宽度)优选为1000:1，最大纵横比(高度：基底处的宽度)为1:1。
在第三步骤中，生长掩模3，在所示实施例中非晶态SiO2被沉积在硅衬底晶圆1上。也可以使用不同的材料，例如SiN。
最后，纳米尖端的上端上的Si区域是未覆盖的，其形成随后的硅化步骤的基础。这可以如下这样来做到
a)通过抛光步骤，例如，通过化学机械平面化(CMP)工艺的期间，
b)通过(湿)蚀刻步骤，例如，利用氢氟酸(HF)，或
c)通过各向异性(湿)蚀刻步骤，例如，利用氢氧化钾(KOH)。
具有如b)和c)中所示的未覆盖的尖端可以导致GaN层中位错的偏转，并且因此提供更好的质量。实例a)和b)导致平面表面，而实例c)导致具有Si尖端凹进在SiO2凹口中的粗糙表面。b)和c)提供通过偏转位错减少的优点。a)和b)有利的是它们提供平面生长。c)由于潜在的粗糙表面或3D生长，对于特定应用可以是理想的。
在图2中，示出了根据本发明的优选实施例的进一步的步骤。所示步骤是在具有根据图1实施例a)的硅纳米尖端的硅晶圆上进行的，如图2的第一行中间所示的。
在第一步骤中，薄钪(在另一未示出的实施例中，和/或钇)层4被沉积在整个清洁的图案化的硅尖端区域上。可替换地，可以在之前施加KOH蚀刻以实现<111>分面Si尖端。
在第二步中，施加更高的温度以形成ScSix5，作为Y1-zSczSix的优选实施例，其中0≤z≤1，成为在Si尖端的顶部处的IIIB族硅化物(在图2的第一行的左侧所示)。优选地，ScSix焊盘5具有(0001)取向。要注意的是，在周期系统中Ti邻近Sc，并且TiSix工艺用于低电阻接触在Si微电子技术中是很成熟的。
由于IIIB族硅化物表现出它们的晶体结构中小的晶格失配和变化，因此通过沉积薄IIIB族金属层和退火，可以在Si(001)和Si(111)上生长外延IIIB族硅化物(参见C.Norenberger等，ib.；Baptist等，Phys.Rev.Lett.64,311(1990)；Rogero等，Phys.Rev.B66,235421(2002))。AFM、STM和LEED研究表明，ScSix可以用Si(111)上具有4.78％晶格失配的六方晶(0001)结构形成。取决于退火温度(450℃-920℃)，实现了具有高达200nm的平台宽度的不同的ScSix表面重建。因此，在足够小的Si纳米尖端上形成外延单域ScSix膜。应该注意的是，这种详细的表面科学研究在Si(001)上是未知的，然而XRD结果表明在500℃下的斜方晶ScSi结构和在900℃下的六方晶ScSil.7结构，这与Sc在Si(111)上的行为非常相似。
在另一步骤(在第二行左侧示出)中，残留的Sc金属通过盐酸(HCl)蚀刻从SiO2区域去除，导致ScSix焊盘5仍然嵌入SiO2(实施例a))。
可选地，可以施加另外的HF蚀刻步骤以完全揭开ScSix焊盘5(实施例b))或甚至几乎完全去除SiO2(示例c))以减少应变。
在下文中，ScN岛6被沉积在外延ScSix钝化表面(第3行中所示)上，如Y1-xScxN作为IIIB族氮化物的优选实施例，其中0≤x≤1，例如，通过MBE或CVD工艺。优选地，ScN岛6具有(111)取向。
(0001)ScSix表面的原位氮化提供了几个(直到10)nm厚的ScN(111)层。由于材料的显著的粗糙趋势，薄层是优选的。使用NH3气体或许多等离子体源之一来进行氮化，包括电子回旋共振(ECR)或射频(rf)氮等离子体源。
ScN(111)外延也可以使用MBE技术在ScSix上生长(参见例如M.Mosam等，J.Cryst.Growths 308,302(2007))。如果需要较厚的ScN薄膜，该技术特别是一种选择。
形态(分面等)和尺寸(几微米的小岛直到聚合膜)可以通过ELO参数来控制。
这些Si/ScSix/ScN柱结构代表对于IIIA族氮化物结构的低应变和低缺陷生长的理想成核位置。
利用纳米图案化的Si衬底，如Si晶圆上的Si纳米尖端，可能外延膜和衬底之间的晶格失配应变不仅被存储在衬底中-就像对于平面体Si衬底不可避免的情况一样-而且分布在生长外延膜和纳米图案的Si尖端之间。该所谓的兼容效应有益于利于在Si上的晶格失配的半导体之间形成相干的、仅弹性弛豫的界面。换句话说，所谓的外延膜中的塑性弛豫开始的临界厚度被大大地延迟了；甚至在最有利条件下无穷尽。
在形成ScN之后，在最终的可选步骤(第4行中所示)中，可以使用HF化学从模板蚀刻掉SiO2以沉积GaN。然而，薄的SiO2层(<10nm厚)可以有意地留在纳米尖端的侧壁之间和侧壁上，以保护这些上的另外的GaN沉积，这有助于形成3D空隙网络，如线3的右侧所示。
现在参考图3和图4，在下一步骤中，作为具有0≤x，z，(x+z)≤1的InxAlzGa1-(x+z)N的优选实施例，GaN沉积在ScN岛6上，IIIA族氮化物，以制造根据本发明的优选实施例的半导体晶圆10。可以在由沉积工艺参数控制的ScN岛6上形成聚结的GaN膜7或GaN纳米棒8(直径优选几纳米直到10微米；高度优选在几百纳米和10微米之间)。
如上所述，Si上的高质量GaN外延层的生长是困难的。由于～-17％的面内晶格失配导致的高密度的穿透位错以及由于GaN和Si之间超过55％的热膨胀系数(CTE)失配导致的严重的晶圆弓形和甚至层开裂是主要挑战。此外，Si在高温下与冲击的Ga和NH3剧烈反应，这降低了层质量和晶圆弓。AlN种子和AlGaN缓冲层通常用于克服这些问题。与传统方法不同，根据本发明，Si的生长面积被IIIB-Six族覆盖，然后被IIIB-N族覆盖。在IIIA族氮化膜沉积在Si上的常规方法中，Si和氮化物膜界面处的SiN形成可能引起外延关系问题。然而，硅化工艺避免了SiN的形成。适当设计的纳米尖端之间的间距和高度可以限制反应组分在纳米尖端之间的未覆盖区域内的扩散。基本上，纳米尖端的窄间距(P<3μm)和较长尺寸(H>3μm)避免在底部以及结构的侧壁上形成核(参见例如M.Ali等，J.Cryst.Growth 315,188(2011))。
<0001>分面比GaN的<10-11>分面的更快生长，导致在图案化衬底上形成众所周知的金字塔结构(参见例如A.Strittmatter等，Appl.Phys.Lett.78,727(2001)；S.Tanaka等，Appl.Phys.Lett.79,955(2001))。然而，由于生长速度各向异性，可以通过调整V-IIIA族比率(NH3和MO前体流)、生长温度和压力来控制侧向或竖直延伸。可以通过增加的V-IIIA族比率和高生长温度来促进侧向生长。可以形成聚结的GaN膜7(图3)或纳米棒结构8(图4)作为用于进一步的设备结构的模板。GaN膜或纳米棒结构可以由具有IIIA族元素(Al，Ga和In)组合的结构组成。
本发明解决Si磊晶圆上的GaN中的晶圆翘曲问题和降低GaN外延层中的穿透位错密度的一个概念是使用纳米异质外延，其中Si衬底和IIIA族层之间的接触面积小于100％，优选不大于50％的生长膜。在Si和IIIA族氮化物膜之间的接触区域上形成IIIB-Six族和IIIB-N族的薄结构，以减少晶格失配，而3D空隙网络被嵌入非接触区域以吸收从Si和氮化物膜之间的热膨胀系数失配演化的应变。
可以在宽范围内调整用于IIIA族氮化物外延的生长表面的尺寸和分布，以便匹配用于有效应变管理和位错降低的要求。可以通过设计纳米尖端模板结构和IIIA族氮化物的生长优化来生长聚结的IIIA族氮化物膜或纳米棒结构。

Claims (18)

1.包括基本上由硅组成的单晶衬底晶圆(1)的半导体晶圆(10),
该单晶衬底晶圆(1)被构造为在其顶表面上具有尖端(3)，
该尖端(3)中的每个被以给定的顺序用IIIB族硅化物层(5)和IIIB族氮化物层(6)覆盖，
该IIIB族硅化物层(5)具有不小于5nm的厚度，和
该IIIB族氮化物层(6)被用单晶IIIA族氮化物层(7,8)覆盖。
2.根据权利要求1所述的半导体晶圆(10)，其中，在聚结膜的情况下，该IIIB族氮化物层(6)和该单晶IIIA族氮化物层(7,8)之间的接触面积不超过生长的该IIIA族氮化物层的50％。
3.根据权利要求1或2所述的半导体晶圆(10)，其中，该尖端具有在100nm至50μm之间的高度，优选地为至少3μm。
4.根据权利要求3所述的半导体晶圆(10)，其中，该高度为至少3μm。
5.根据权利要求1或2所述的半导体晶圆(10)，其中，该尖端具有在1nm和10μm之间的底部宽度。
6.根据权利要求1或2所述的半导体晶圆(10)，其中，该尖端具有在100nm和10μm之间的中心到中心的距离。
7.根据权利要求6所述的半导体晶圆(10)，其中，该中心到中心的距离为至多3μm。
8.根据权利要求1或2所述的半导体晶圆(10)，其中，该IIIB族氮化物层(6)具有(111)表面取向，和/或是单层的ScN或YN、或双层的ScN和YN，或Y1-xScxN的多个混合或分级层，其中0≤x≤1。
9.根据权利要求1或2所述的半导体晶圆(10)，其中，该IIIB族硅化物层(5)具有(0001)表面取向，和/或是Y1-zSczSix，其中0≤z≤1。
10.根据前述权利要求1或2所述的半导体晶圆(10)，其中，该单晶IIIA族氮化物层(7,8)是聚结膜或结构化层。
11.根据权利要求10所述的半导体晶圆(10)，其中，该结构化层包括棒、块、尖端或金字塔的阵列。
12.根据权利要求1或2所述的半导体晶圆(10)，其中，该单晶IIIA族氮化物层(7,8)是单晶InxAlzGa1-(x+z)N层，其中0≤x，z，(x+z)≤1。
13.根据权利要求1或2所述的半导体晶圆(10)，其中，该单晶IIIA族氮化物层(7,8)具有(0001)表面取向。
14.根据权利要求1或2所述的半导体晶圆(10)，其中，该单晶衬底晶圆(1)是Si(111)晶圆或Si(001)晶圆。
15.根据前述权利要求中任一项所述的半导体晶圆(10)的用途，用作生产发光元件、场效应晶体管或用于微结构印刷的衬底。
16.一种用于生产根据前述权利要求中任一项所述的半导体晶圆(10)的方法，包括以下步骤：
提供单晶衬底晶圆(1)，
构造该衬底晶圆(1)以在其顶表面上形成尖端(3)，
以给定的顺序用IIIB族硅化物层(5)和IIIB族氮化物层(6)覆盖该尖端(3)，
用单晶IIIA族氮化物层(7,8)覆盖该IIIB族氮化物层(6)。
17.根据权利要求16所述的方法，其中，以给定的顺序用IIIB族硅化物层(5)和IIIB族氮化物层(6)覆盖该尖端(3)的步骤包括通过硅化工艺来形成该IIIB族硅化物层(5)。
18.根据权利要求16或17所述的方法，其中，以给定的顺序用IIIB族硅化物层(5)和IIIB族氮化物层(6)覆盖该尖端(3)的步骤包括通过IIIB族硅化物表面的原位氮化或通过MBE技术来将IIIB族氮化物沉积在IIIB族硅化物的顶部上。
CN201680007898.2A 2015-01-30 2016-01-15 包括单晶iiia族氮化物层的半导体晶圆 Active CN107210195B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15153303.1 2015-01-30
EP15153303.1A EP3051575A1 (en) 2015-01-30 2015-01-30 Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
PCT/EP2016/050760 WO2016120098A1 (en) 2015-01-30 2016-01-15 Semiconductor wafer comprising a monocrystalline group-iiia nitride layer

Publications (2)

Publication Number Publication Date
CN107210195A CN107210195A (zh) 2017-09-26
CN107210195B true CN107210195B (zh) 2020-07-07

Family

ID=52440589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007898.2A Active CN107210195B (zh) 2015-01-30 2016-01-15 包括单晶iiia族氮化物层的半导体晶圆

Country Status (8)

Country Link
US (1) US10283356B2 (zh)
EP (2) EP3051575A1 (zh)
JP (1) JP6479198B2 (zh)
KR (1) KR102018449B1 (zh)
CN (1) CN107210195B (zh)
MY (1) MY189253A (zh)
SG (1) SG11201704225RA (zh)
WO (1) WO2016120098A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
US20220123166A1 (en) * 2019-01-16 2022-04-21 The Regents Of The University Of California Method for removal of devices using a trench
US11152221B2 (en) * 2019-02-20 2021-10-19 Applied Materials, Inc. Methods and apparatus for metal silicide deposition
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007326771A (ja) * 2006-05-30 2007-12-20 Sharp Corp 形成方法および化合物半導体ウェハ
US20070278574A1 (en) * 2006-05-30 2007-12-06 Sharp Laboratories Of America, Inc. Compound semiconductor-on-silicon wafer with a thermally soft insulator
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
EP2779213B1 (en) 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it

Also Published As

Publication number Publication date
EP3251147A1 (en) 2017-12-06
CN107210195A (zh) 2017-09-26
EP3251147B1 (en) 2018-06-13
US10283356B2 (en) 2019-05-07
MY189253A (en) 2022-01-31
KR20170105605A (ko) 2017-09-19
KR102018449B1 (ko) 2019-09-04
JP2018509362A (ja) 2018-04-05
US20170372888A1 (en) 2017-12-28
WO2016120098A1 (en) 2016-08-04
EP3051575A1 (en) 2016-08-03
JP6479198B2 (ja) 2019-03-06
SG11201704225RA (en) 2017-06-29

Similar Documents

Publication Publication Date Title
KR101374090B1 (ko) 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
TWI411711B (zh) Iii-ｎ層上罩覆材料之形成方法和至少部份罩覆iii-ｎ層之成長方法以及無支撐iii-ｎ層之製造方法及其半導體裝置
US9520285B2 (en) Silicon carbide epitaxy
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
WO2015160909A1 (en) Method of obtaining planar semipolar gallium nitride surfaces
US20100187568A1 (en) Epitaxial methods and structures for forming semiconductor materials
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
CN111681946B (zh) 氮化镓单晶衬底的制备方法
SG173524A1 (en) Epitaxial methods and structures for forming semiconductor materials
KR102520379B1 (ko) 평면의 iii-n 반도체 층을 갖는 반도체 디바이스 및 제작 방법
WO2019099996A1 (en) Stacking-fault-free nonpolar semipolar group iii-nitride substrates
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
US8242003B1 (en) Defect removal in Ge grown on Si
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
KR101590475B1 (ko) 반도체 적층 구조 및 그 형성 방법
CN112864001A (zh) 半导体结构、自支撑氮化镓层及其制备方法
WO2019215425A1 (en) Growth of group iii nitride semiconductors
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant