KR102161547B1 - 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 - Google Patents
전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 Download PDFInfo
- Publication number
- KR102161547B1 KR102161547B1 KR1020190110156A KR20190110156A KR102161547B1 KR 102161547 B1 KR102161547 B1 KR 102161547B1 KR 1020190110156 A KR1020190110156 A KR 1020190110156A KR 20190110156 A KR20190110156 A KR 20190110156A KR 102161547 B1 KR102161547 B1 KR 102161547B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- film layer
- thermal properties
- excellent electrical
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims description 54
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 title 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 79
- 239000002060 nanoflake Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000011888 foil Substances 0.000 claims abstract description 12
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 142
- 239000000463 material Substances 0.000 claims description 12
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 130
- 238000012546 transfer Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 238000003776 cleavage reaction Methods 0.000 description 6
- 230000007017 scission Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000445 field-emission scanning electron microscopy Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
- H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28238—Making the insulator with sacrificial oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01008—Oxygen [O]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
Abstract
그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하고, β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 것에 의해 우수한 전기적 및 열적 특성을 확보한 β-Ga2O3 박막층 제조 방법에 대하여 개시한다.
본 발명에 따른 전기적 및 열적 특성을 확보한 β-Ga2O3 박막층 제조 방법은 (a) 캐리어 기판 상에 희생층을 형성하는 단계; (b) 금속 호일 상에 그래핀을 성장시켜 그래핀층을 형성한 후, 금속 에천트를 이용하여 금속 호일로부터 그래핀층을 분리하는 단계; (c) 상기 분리된 그래핀층을 희생층 상으로 이송하여 적층하는 단계; (d) 상기 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하는 단계; 및 (e) 상기 그래핀층 상의 β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 전기적 및 열적 특성을 확보한 β-Ga2O3 박막층 제조 방법은 (a) 캐리어 기판 상에 희생층을 형성하는 단계; (b) 금속 호일 상에 그래핀을 성장시켜 그래핀층을 형성한 후, 금속 에천트를 이용하여 금속 호일로부터 그래핀층을 분리하는 단계; (c) 상기 분리된 그래핀층을 희생층 상으로 이송하여 적층하는 단계; (d) 상기 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하는 단계; 및 (e) 상기 그래핀층 상의 β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법에 관한 것으로, 보다 상세하게는 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하고, β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 것에 의해 우수한 전기적 및 열적 특성을 확보한 β-Ga2O3 박막층 제조 방법에 관한 것이다.
종래의 Si 기반 전력반도체 소자는 본질적인 물성한계로 인하여 기술발전 대비 성능개선의 한계에 도달하여 WBG(Wide bandgap)와 UWB(Ultra-wide bandgap) 특성을 갖는 전력반도체 소재의 산업적 필요성이 점점 확대되고 있다.
UWB Ga2O3 소재는 GaN 또는 SiC 대비 제조비용이 대략 1/3 ~ 1/5 수준으로 저렴하여 가격 경쟁력을 갖춘 차세대 전력반도체용 웨이퍼이다.
특히, UWB Ga2O3 소재는 밴드갭(Bandgap)에 의한 내 항복전압 특성에 의해 같은 항복전압을 가지기 위해서 박막의 두께를 대략 1/3 정도로 얇게 성장할 수 있을 뿐만 아니라, 고온 성장이 아니므로 이에 따른 비용이 절감될 수 있다.
Ga2O3 에피 기술은 β-Ga2O3 기판 위에 동종의 β-Ga2O3 단결정층을 성장하거나, 사파이어 등 이종기판 위에 α-Ga2O3 단결정층을 성장하는 기술로, 고품위의 단결정층을 얻기 위한 기술과 n 타입(n-type) 특성을 얻기 위한 도핑 기술을 포함한다.
Ga2O3 물질은 가장 안정한 형태인 β-Ga2O3를 기본으로 하고, 그 외에 4 종류(α, γ, δ, ε)의 상으로 존재한다.
β-Ga2O3는 고온영역에서 가장 안정한 구조로 잉곳 성장이 용이하고, α-Ga2O3 상은 500℃ 이하의 저온 영역에서 상대적으로 안정한 구조이며, 나머지 상은 모두 준안정(meta-stable) 구조로 불안정한 상태로 존재한다.
β-Ga2O3 물질은 대략 4.8 ~ 4.9eV의 밴드갭을 가지고 있으며, 격자상수는 a = 12.124Å, b = 3.037Å, c = 5.798Å이며, α = γ = 90°, β = 103.83°의 각을 이루는 단사정계(monoclinic) 구조를 갖는다.
이러한 Ga2O3 벌크 성장의 경우, 종래의 실리콘(Si)이나 사파이어 기판을 성장하는 초크랄스키(Czochralski) 방식이 아닌 고온에서 안정된 결정면인 β-Ga2O3이 형성될 수 있는 EFG(Edge-defined film-fed growth) 방식으로 판상으로 성장된다. 이러한 EFG 방식의 경우, 벌크 성장으로부터 β-Ga2O3 이외의 다른 면을 가지는 기판을 제작하기에 어려움이 있다.
최근, 전력반도체 산업은 비약적인 발전을 거듭하면서 사회 전반에 미치는 파급 효과가 매우 큰 분야이며, 지금까지 Si이 전력반도체 산업의 주력 소자로 여러 분야에 응용되고 있다.
그러나, 오늘날 정보화 사회의 발전은 더욱 가속화되어 기존의 반도체 공정으로는 요구를 충족할 수 없으며, Si은 재료가 가지는 물리적인 한계를 드러내고 있는 실정이다.
이러한 문제를 해결하기 위해, 최근에는 광역 에너지 금지 대역(Wide bandgap 또는 Ultra-wide bandgap)을 갖는 새로운 반도체 재료에 대한 연구가 활발히 진행되고 있다.
관련 선행 문헌으로는 대한민국 등록특허공보 제10-1897494호(2018.09.12. 공고)가 있으며, 상기 문헌에는 산화질화갈륨 박막의 제조방법이 기재되어 있다.
본 발명의 목적은 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하고, β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 것에 의해 우수한 전기적 및 열적 특성을 확보한 β-Ga2O3 박막층 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 (a) 캐리어 기판 상에 희생층을 형성하는 단계; (b) 금속 호일 상에 그래핀을 성장시켜 그래핀층을 형성한 후, 금속 에천트를 이용하여 금속 호일로부터 그래핀층을 분리하는 단계; (c) 상기 분리된 그래핀층을 희생층 상으로 이송하여 적층하는 단계; (d) 상기 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하는 단계; 및 (e) 상기 그래핀층 상의 β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하고, β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 것에 의해 우수한 전기적 및 열적 특성을 확보할 수 있게 된다.
이 결과, 본 발명에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법으로 제조되는 β-Ga2O3 박막층은 전기적 및 열적 특성이 우수하므로 반도체 소자에 사용하기에 적합한 방열 특성을 갖는다.
또한, 본 발명에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 희생층을 선택적으로 제거시키는 에칭 공정에 의해 캐리어 기판으로부터 그래핀층 및 β-Ga2O3 박막층을 떼어내어 분리시킨 후에 원하는 위치로 이동이 가능해진다. 이때, 사용한 캐리어 기판을 세척 처리하여 재활용하는 것이 가능하므로, 제조 비용을 절감할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법을 나타낸 공정 순서도.
도 2 내지 도 8은 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법을 나타낸 공정 모식도.
도 9는 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 그래핀층 상에 전사하는 과정을 설명하기 위한 공정 모식도.
도 10은 β-Ga2O3 나노 플레이크 씨드를 만들기 위해 테이핑(Taping) 방법을 이용하여 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 OM 평면 사진.
도 11은 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 FE-SEM 측면 사진.
도 2 내지 도 8은 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법을 나타낸 공정 모식도.
도 9는 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 그래핀층 상에 전사하는 과정을 설명하기 위한 공정 모식도.
도 10은 β-Ga2O3 나노 플레이크 씨드를 만들기 위해 테이핑(Taping) 방법을 이용하여 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 OM 평면 사진.
도 11은 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 FE-SEM 측면 사진.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법을 나타낸 공정 순서도이고, 도 2 내지 도 8은 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법을 나타낸 공정 모식도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 희생층 형성 단계(S110), 그래핀층 분리 단계(S120), 그래핀층 이송 단계(S130), β-Ga2O3 나노 플레이크 씨드 전사 단계(S140) 및 β-Ga2O3 박막층 형성 단계(S150)를 포함한다.
희생층 형성
도 1 및 도 2에 도시된 바와 같이, 희생층 형성 단계(S110)에서는 캐리어 기판(110)을 준비한다. 이때, 캐리어 기판(110)은 사파이어 기판이 이용될 수 있으나, 이에 제한되는 것은 아니다. 즉, 캐리어 기판(110)은 사파이어 기판 이외에도, 쿼츠 기판, GaN 기판 및 실리콘 기판 등에서 선택될 수도 있다.
다음으로, 도 1 및 도 3에 도시된 바와 같이, 캐리어 기판(110) 상에 희생층(120)을 형성한다.
희생층(120)은 선택적인 제거가 가능한 물질을 포함하는 것이 바람직하다. 구체적으로, 희생층(120)은 습식 식각이 가능한 물질로 이루어질 수 있으며, 바람직하게는 SiO2를 이용하는 것이 좋다.
이러한 희생층(120)은 캐리어 기판(110)의 전면에 화학기상증착법(PECVD)으로 소정의 두께로 증착하는 것에 의해 형성될 수 있다. 이때, 희생층(120)은 10 ~ 300nm의 두께로 형성될 수 있다. 희생층(120)은 캐리어 기판(110)과 동일한 면적을 가질 수 있으나, 반드시 이에 제한되는 것은 아니다.
그래핀층 분리
도 1 및 도 4에 도시된 바와 같이, 그래핀층 분리 단계(S120)에서는 금속 호일(미도시) 상에 그래핀을 성장시켜 그래핀층(130)을 형성한 후, 금속 에천트를 이용하여 금속 호일로부터 그래핀층(130)을 분리한다.
금속 호일로는 구리(Cu) 또는 니켈(Ni) 호일이 이용될 수 있으나, 이에 제한되는 것은 아니다.
이러한 그래핀층(130)은 0.1 ~ 100nm의 두께를 갖는 것이 좋다. 그래핀층(130)은 단층 구조로 이루어지거나, 또는 다층 구조로 적층되어 있는 그래핀 다중층일 수 있다. 여기서, 그래핀층(130)은 금속 호일을 금속 촉매로 이용한 화학기상증착법으로 형성할 수 있다. 그래핀층(130)은 전기 전도도 및 열전도성이 우수하고 매우 투명한 특성을 갖는다.
그래핀층 이송
도 1 및 도 5에 도시된 바와 같이, 그래핀층 이송 단계(S130)에서는 분리된 그래핀층(130)을 희생층(120) 상으로 이송하여 적층한다.
이때, 본 발명에서는 희생층(120)이 형성된 캐리어 기판(110) 상에 그래핀층(130)을 직접 형성하는 것이 아니라, 금속 호일 상에서 성장시킨 그래핀층(130)을 금속 에천트로 분리한 후 분리된 그래핀층(130)을 이송 수단을 이용하여 희생층(120) 상에 이송하여 적층하는 방식으로 배치시키는 것이므로 컨트롤이 용이하며, 공정이 단순화될 수 있는 장점을 갖는다.
여기서, 그래핀층(130)은 희생층(120) 상의 중앙 부분에 배치된다. 그래핀층(130)은 희생층(120) 및 캐리어 기판(110) 보다 작은 면적을 갖는 것이 바람직하다. 이에 따라, 희생층(120)의 일부가 그래핀층(130)의 외측으로 노출될 수 있게 된다.
β-Ga
2
O
3
나노 플레이크 씨드 전사
도 1 및 도 6에 도시된 바와 같이, β-Ga2O3 나노 플레이크 씨드 전사 단계(S140)에서는 그래핀층(130) 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드(145)를 전사한다.
이때, β-Ga2O3 나노 플레이크 씨드(145)는 800nm 이하의 두께를 갖는다. β-Ga2O3 나노 플레이크 씨드(145)는 (100)면 및 (001)면의 반치전폭(FWHM)이 500arcsec 이하를 갖는 것이 바람직하다.
테이핑 방법을 통해 β-Ga2O3 나노 플레이크 씨드(145)의 두께는 전사 횟수에 따라 10 nm ~ 100μm 의 두께로 조절하여 전사할 수 있다. 또한, 그래핀층(130) 상에 나노 박막 성장을 위해 동일한 위치에 전사하는 전사 횟수를 증가함으로써 β-Ga2O3 나노 플레이크 씨드(145)의 밀도를 조절할 수 있다.
이러한 β-Ga2O3 나노 플레이크 씨드(145)는 β-Ga2O3 단사정계 구조이며, 격자상수(lattice constant)로 인해 결정학적으로 다른 2개의 Ga의 위치, 즉 테트라히드랄(tetrahedral) 및 옥타히드랄(octahedral)의 기하학적 구조를 갖는다.
이러한 구조는 (100)면 및 (001)면에 평행한 2개의 벽개면(cleavage plane)을 형성한다. 이에 따라, β-Ga2O3 나노 플레이크 씨드(145)는 (100)면 및 (001)면 만이 테이핑 방법으로 전사될 수 있게 된다.
한편, 도 9는 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 그래핀층 상에 전사하는 과정을 설명하기 위한 공정 모식도로, 이를 참조하여 β-Ga2O3 나노 플레이크 씨드 전사 단계에 대하여 보다 구체적으로 설명하도록 한다.
도 9에 도시된 바와 같이, 그래핀층(미도시)이 형성된 캐리어 기판(110)과 이격된 상부에 β-Ga2O3 나노 플레이크 씨드(145)가 부착된 테이프 기재(200)를 위치 정렬한다.
다음으로, 테이프 기재(200)에 부착된 β-Ga2O3 나노 플레이크 씨드(145)를 그래핀층 상에 위치 정렬시킨 상태에서 테이프 기재(200)로 눌러주면서 테이프 기재(200)를 떼어내어 β-Ga2O3 나노 플레이크 씨드(145)를 그래핀층 상에 전사한다.
이러한 테이핑 방식을 이용하여 β-Ga2O3 나노 플레이크 씨드(145)를 그래핀층 상에 전사하게 되면, β-Ga2O3 나노 플레이크 씨드(145)를 그래핀층 상에 안정적으로 얼라인시키는 것이 가능해질 수 있다. 이에 따라, 그래핀층 상에 전사되는 β-Ga2O3 나노 플레이크 씨드(145)의 밀도를 제어할 수 있음에 따라 재 성장시 나노 박막 형태의 β-Ga2O3 박막층을 형성할 수 있게 된다.
β-Ga
2
O
3
박막층 형성
도 1 및 도 7에 도시된 바와 같이, β-Ga2O3 박막층 형성 단계(S150)에서는 그래핀층(130) 상의 β-Ga2O3 나노 플레이크 씨드(도 6의 145)를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층(140)을 형성한다.
이때, 그래핀층(130) 상의 β-Ga2O3 나노 플레이크 씨드를 N2 가스 분위기에 노출시킨 상태에서 750 ~ 900℃의 소스온도 및 800 ~ 1,100℃의 성장온도 조건으로 측면성장 방식으로 5 ~ 15분 동안 성장시켜 β-Ga2O3 박막층(140)을 형성하게 된다.
소스온도가 750℃ 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 소스 온도가 900℃를 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 β-Ga2O3 박막층(140)의 두께가 과도하게 증가하는 문제가 있다.
또한, 성장온도가 800℃ 미만이거나 성장시간이 5분 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 성장온도가 1,100℃를 초과하거나, 성장시간이 15분을 초과할 경우에는 더 이상의 효과 상승 없이 제조 비용만을 상승시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.
본 단계에서, 압력은 상압 조건으로 일정하게 유지시킨 상태로 실시하는 것이 바람직하다. 이때, 상압은 0.5 ~ 1.5 기압(atm)일 수 있으나, 이에 제한되는 것은 아니다.
본 단계에서, 성장시 증착가스로는 O2 및 GaCl을 이용하되, O2 100 ~ 1,000sccm 및 GaCl 1 ~ 50sccm 조건으로 공급하는 것이 바람직하다. 이때, 증착가스의 유량은 HVPE 장비 내의 반응기의 크기에 따라 차이가 있을 수 있다. GaCl은 HVPE 장비 내의 소스 영역(source zone)에서 HCl과 Ga가 반응하여 생성된 것이 이용될 수 있다.
GaCl의 유량이 1sccm 미만일 경우에는 GaCl의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, GaCl의 유량이 50sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 β-Ga2O3 박막 두께가 과도하게 증가시킬 우려가 있다.
또한, O2의 유량이 100sccm 미만일 경우에는 O2의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, O2의 유량이 1,000sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 β-Ga2O3 박막층(140)의 두께를 과도하게 증가시킬 우려가 있다.
이에 따라, 그래핀층(130)과 중첩된 상부에는 β-Ga2O3 박막층(140)이 형성되고, 그래핀층(130)의 외측으로 노출된 희생층(120) 상에는 poly-Ga2O3 박막층(142)이 형성된다. 여기서, β-Ga2O3 박막층(140)은 그래핀층(130)과 중첩된 상부에서 β-Ga2O3 나노 플레이크 씨드와 같은 방향인 (100)면 및 (001)면에 성장된다.
또한, 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 β-Ga2O3 박막층 형성 단계(S150) 이후 희생층 제거 단계를 더 포함할 수 있다.
도 8에 도시된 바와 같이, 희생층 제거 단계에서는 캐리어 기판(도 7의 110) 상의 희생층(도 7의 120)을 제거하여, 캐리어 기판으로부터 그래핀층(130) 및 β-Ga2O3 박막층(140)을 분리한다.
이때, 희생층 제거시, 플루오르화수소(HF) 용액 및 버퍼된 산화 식각(BOE) 용액 중 선택된 하나 이상을 이용하게 된다.
즉, 희생층 제거시, 그래핀층(130) 상에 β-Ga2O3 박막층(140)이 형성된 캐리어 기판에 플루오르화수소(HF) 용액 및 버퍼된 산화 식각(BOE) 용액 중 선택된 하나 이상을 1 ~ 30분 동안 분사 또는 침지시키는 에칭 공정으로 그래핀층(130) 및 β-Ga2O3 박막층(140) 하부에 배치되는 희생층을 제거하게 된다.
이에 따라, 캐리어 기판 상의 희생층이 제거되고, 희생층의 제거로 인하여 캐리어 기판 상의 그래핀층(130) 및 β-Ga2O3 박막층(140)을 손쉽게 떼어내어 분리시킬 수 있게 된다. 이때, 그래핀층(130) 및 β-Ga2O3 박막층(140)의 외측에 형성된 poly-Ga2O3 박막층(도 7의 142)이 희생층과 함께 떨어져 나가 제거된다.
이후, 캐리어 기판은 대략 5 ~ 10초 동안 DI(deionized)로 세척(Rinse) 처리하게 된다. 이와 같이 세척 처리된 캐리어 기판은 재활용하는 것이 가능하기 때문에 제조 원가를 절감할 수 있게 된다.
전술한 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하고, β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 것에 의해 우수한 전기적 및 열적 특성을 확보할 수 있게 된다.
이 결과, 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법으로 제조되는 β-Ga2O3 박막층은 전기적 및 열적 특성이 우수하므로 반도체 소자에 사용하기에 적합한 방열 특성을 갖는다.
또한, 본 발명은 그래핀층 위에 β-Ga2O3 박막층을 성장하고 희생층인 SiO2 박막을 습식 식각(wet etching) 방법으로 제거하여 원하는 곳에 선택적으로 이동시킬 수 있게 된다.
그리고, 본 발명의 실시예에 따른 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법은 희생층을 선택적으로 제거시키는 에칭 공정에 의해 캐리어 기판으로부터 그래핀층 및 β-Ga2O3 박막층을 떼어내어 분리시킨 후에 원하는 위치로 이동이 가능해진다. 이때, 사용한 캐리어 기판을 세척 처리하여 재활용하는 것이 가능하므로, 제조 비용을 절감할 수 있는 효과가 있다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
한편, 도 10은 β-Ga2O3 나노 플레이크 씨드를 만들기 위해 테이핑(Taping) 방법을 이용하여 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 OM 평면 사진이고, 도 11은 (-201) β-Ga2O3 호모(Homo) 기판의 클리비지(cleavage) 면을 테이프(Tape)에 4회 전사한 β-Ga2O3 나노 플레이크 씨드의 FE-SEM 측면 사진이다. 이때, 플레이크 씨드의 두께는 656 nm이었다.
도 10 및 도 11에 도시된 바와 같이, β-Ga2O3 나노 플레이크 씨드는 β-Ga2O3 단사정계 구조로 격자상수(lattice constant)로 인해 결정학적으로 다른 2개의 Ga의 위치, 즉 테트라히드랄(tetrahedral) 및 옥타히드랄(octahedral)의 기하학적 구조를 갖는 것을 확인할 수 있다.
이러한 구조는 (100)면 및 (001)면에 평행한 2개의 벽개면(cleavage plane)을 형성하고 있는 것을 알 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
S110 : 희생층 형성 단계
S120 : 그래핀층 분리 단계
S130 : 그래핀층 이송 단계
S140 : β-Ga2O3 나노 플레이크 씨드 전사 단계
S150 : β-Ga2O3 박막층 형성 단계
S120 : 그래핀층 분리 단계
S130 : 그래핀층 이송 단계
S140 : β-Ga2O3 나노 플레이크 씨드 전사 단계
S150 : β-Ga2O3 박막층 형성 단계
Claims (15)
- (a) 캐리어 기판 상에 희생층을 형성하는 단계;
(b) 금속 호일 상에 그래핀을 성장시켜 그래핀층을 형성한 후, 금속 에천트를 이용하여 금속 호일로부터 그래핀층을 분리하는 단계;
(c) 상기 분리된 그래핀층을 희생층 상으로 이송하여 적층하는 단계;
(d) 상기 그래핀층 상에 테이핑 방식으로 β-Ga2O3 나노 플레이크 씨드를 전사하는 단계; 및
(e) 상기 그래핀층 상의 β-Ga2O3 나노 플레이크 씨드를 매개로 β-Ga2O3를 성장시켜 β-Ga2O3 박막층을 형성하는 단계;
를 포함하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 캐리어 기판은
사파이어 기판, 쿼츠 기판, GaN 기판 및 실리콘 기판 중 어느 하나를 포함하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 희생층은
SiO2인 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 그래핀층은
상기 희생층 상의 중앙 부분에 배치되어, 상기 희생층의 일부가 그래핀층의 외측으로 노출되는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 그래핀층은
0.1 ~ 100nm의 두께를 갖는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 β-Ga2O3 나노 플레이크 씨드는
(100)면 및 (001)면 만이 테이핑 방법으로 전사된 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 β-Ga2O3 나노 플레이크 씨드는
800nm 이하의 두께를 갖는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 β-Ga2O3 나노 플레이크 씨드는
(100)면 및 (001)면의 반치전폭(FWHM)이 500arcsec 이하를 갖는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 (d) 단계는,
(d-1) 상기 그래핀층이 형성된 캐리어 기판과 이격된 상부에 β-Ga2O3 나노 플레이크 씨드가 부착된 테이프 기재를 위치 정렬하는 단계; 및
(d-2) 상기 테이프 기재에 부착된 β-Ga2O3 나노 플레이크 씨드를 상기 그래핀층 상에 위치 정렬시킨 상태에서 상기 테이프 기재로 눌러주면서 테이프 기재를 떼어내어 β-Ga2O3 나노 플레이크 씨드를 그래핀층 상에 전사하는 단계;
를 포함하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 (e) 단계에서,
상기 그래핀층 상의 β-Ga2O3 나노 플레이크 씨드를 N2 가스 분위기에 노출시킨 상태에서 750 ~ 900℃의 소스온도 및 800 ~ 1,100℃의 성장온도 조건으로 측면성장 방식으로 5 ~ 15분 동안 성장시켜 β-Ga2O3 박막층을 형성하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제10항에 있어서,
상기 β-Ga2O3 박막층의 성장시 증착 가스로는 O2 및 GaCl을 이용하되, O2 100 ~ 1,000sccm 및 GaCl 1 ~ 50sccm 조건으로 공급하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 (e) 단계에서,
상기 그래핀층과 중첩된 상부에는 β-Ga2O3 박막층이 형성되고,
상기 그래핀층의 외측으로 노출된 희생층 상에는 poly-Ga2O3 박막층이 형성되는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제1항에 있어서,
상기 (e) 단계 이후,
(f) 상기 캐리어 기판 상의 희생층을 제거하여, 상기 캐리어 기판으로부터 상기 그래핀층 및 β-Ga2O3 박막층을 분리하는 단계;
를 더 포함하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 제13항에 있어서,
상기 (f) 단계에서,
상기 희생층 제거시,
플루오르화수소(HF) 용액 및 버퍼된 산화 식각(BOE) 용액 중 선택된 하나 이상을 이용하는 것을 특징으로 하는 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190110156A KR102161547B1 (ko) | 2019-09-05 | 2019-09-05 | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190110156A KR102161547B1 (ko) | 2019-09-05 | 2019-09-05 | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102161547B1 true KR102161547B1 (ko) | 2020-10-05 |
Family
ID=72809370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190110156A KR102161547B1 (ko) | 2019-09-05 | 2019-09-05 | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102161547B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223928A (zh) * | 2021-04-16 | 2021-08-06 | 西安电子科技大学 | 一种基于转移键合的氧化镓外延生长方法 |
| CN113388812A (zh) * | 2021-04-27 | 2021-09-14 | 北京工业大学 | 自支撑vo2薄膜及其制备方法和应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073978A (ko) * | 2017-12-19 | 2019-06-27 | 한국세라믹기술원 | HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법 |
-
2019
- 2019-09-05 KR KR1020190110156A patent/KR102161547B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073978A (ko) * | 2017-12-19 | 2019-06-27 | 한국세라믹기술원 | HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법 |
Non-Patent Citations (3)
| Title |
|---|
| Golap Kalita et al., "Photovoltaic Action in Graphene-Ga2O3 Heterojunction with Deep-Ultraviolet Irradiation", Rapid Research Letter, 2018 * |
| Richeng Lin et al., "High-Performance Graphene/β-Ga2O3 Heterojunction Deep-Ultraviolet Photodetector with Hot-Electron Excited Carrier Multiplication", Appl. Mater., 2018. * |
| Wei-Yu Kong et al., "Graphene-β-Ga2O3 Heterojunction for Highly Sensitive Deep UV Photodetector Application", Adv. Mater., 2016* * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223928A (zh) * | 2021-04-16 | 2021-08-06 | 西安电子科技大学 | 一种基于转移键合的氧化镓外延生长方法 |
| CN113223928B (zh) * | 2021-04-16 | 2024-01-12 | 西安电子科技大学 | 一种基于转移键合的氧化镓外延生长方法 |
| CN113388812A (zh) * | 2021-04-27 | 2021-09-14 | 北京工业大学 | 自支撑vo2薄膜及其制备方法和应用 |
| CN113388812B (zh) * | 2021-04-27 | 2022-08-12 | 北京工业大学 | 自支撑vo2薄膜及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135501B2 (ja) | 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法 | |
| CN101467231B (zh) | 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法 | |
| TWI445054B (zh) | 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵 | |
| US9574287B2 (en) | Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same | |
| KR102138334B1 (ko) | 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법 | |
| JP5244487B2 (ja) | 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法 | |
| JP2010030896A5 (ja) | 高品質化合物半導体材料を製造するためのナノ構造適応層を使用する成長法、及び化合物半導体材料 | |
| JP2008034834A (ja) | シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法 | |
| KR101878754B1 (ko) | 대면적 갈륨 나이트라이드 기판 제조방법 | |
| KR102161547B1 (ko) | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| KR102072167B1 (ko) | HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법 | |
| KR20200103578A (ko) | 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법 | |
| US11476116B2 (en) | Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology | |
| KR100450781B1 (ko) | Gan단결정제조방법 | |
| KR102110409B1 (ko) | HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법 | |
| KR101373403B1 (ko) | 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판 | |
| KR102129390B1 (ko) | HVPE 성장법을 이용하여 성장한 고품질 β-Ga2O3 박막 제조 방법 | |
| US20050186757A1 (en) | Method for lift off GaN pseudomask epitaxy layer using wafer bonding way | |
| WO2022019799A1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом | |
| KR102422422B1 (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
| KR102515944B1 (ko) | Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법 | |
| JP2010278211A (ja) | 炭化シリコン膜の製造方法 | |
| KR101381056B1 (ko) | Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법 | |
| WO2023100540A1 (ja) | 窒化物半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |