WO2022019799A1 - Гетероэпитаксиальная структура с алмазным теплоотводом - Google Patents
Гетероэпитаксиальная структура с алмазным теплоотводом Download PDFInfo
- Publication number
- WO2022019799A1 WO2022019799A1 PCT/RU2020/000391 RU2020000391W WO2022019799A1 WO 2022019799 A1 WO2022019799 A1 WO 2022019799A1 RU 2020000391 W RU2020000391 W RU 2020000391W WO 2022019799 A1 WO2022019799 A1 WO 2022019799A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- diamond
- polycrystalline diamond
- crystal silicon
- silicon
- Prior art date
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 114
- 239000010432 diamond Substances 0.000 title claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 264
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 30
- 229910002601 GaN Inorganic materials 0.000 claims description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 239000000872 buffer Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000002105 nanoparticle Substances 0.000 claims description 11
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000007900 aqueous suspension Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 235000011437 Amygdalus communis Nutrition 0.000 claims 1
- 241000220304 Prunus dulcis Species 0.000 claims 1
- 235000020224 almond Nutrition 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 16
- 239000000243 solution Substances 0.000 description 11
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- -1 gate Inorganic materials 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 239000013590 bulk material Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XKMRRTOUMJRJIA-UHFFFAOYSA-N ammonia nh3 Chemical compound N.N XKMRRTOUMJRJIA-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005474 detonation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011541 reaction mixture Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
Definitions
- the invention relates to the field of semiconductor technology and can be used as active structures in the manufacture of microwave devices and power electronics devices such as, for example, heterojunction field-effect transistors (HEMT), bipolar transistors (BJT), heterobipolar transistors (HBT), pin diodes , diodes with a Schottky barrier, rectifiers and many others.
- HEMT heterojunction field-effect transistors
- BJT bipolar transistors
- HBT heterobipolar transistors
- pin diodes diodes with a Schottky barrier
- rectifiers and many others are examples of power electronics devices.
- HES heterojunction epitaxial structure
- MOCVD metal organic chemical vapor deposition
- MBE molecular beam epitaxy
- HVPE hydride vapor phase epitaxy
- wide-gap W-nitrides have a hexagonal crystal lattice, and they are obtained in the form of thin heteroepitaxial structures on substrates.
- the substrates of single-crystal gallium nitride whose use is currently extremely limited due to their small size (up to 50 mm), extremely high cost, and limited thermal conductivity, are the most consistent in terms of crystal lattice parameters for wide-gap nitrides.
- sapphire AlO3
- SiC silicon carbide
- Si single-crystal silicon
- composite substrates which are a combination of layers of different materials, are used in industry for this purpose [1–3].
- the power of devices fabricated in this way is limited by the thermal conductivity of the heteroepitaxial and transition layers, thermal resistance at the boundaries, and to a large extent - the thermal conductivity of the substrate on which they are made.
- the maximum heat release is observed in a narrow (lateral length 0.5–2.5 ⁇ m) near-surface (0.25 ⁇ m from the surface or less) region near the gate or control electrode, and the thermal conductivity of materials near (100 ⁇ m or less) of this area.
- Known high-power microwave transistor based on gallium nitride consisting of a substrate, a heteroepitaxial structure based on compounds of gallium nitride deposited on the substrate, electrodes, including source, gate and drain deposited on the heteroepitaxial structure and spatially - separated from each other, a passivation dielectric film deposited on the heteroepitaxial structure between the contacts of the electrodes, the heat sink formed on the heteroepitaxial structure, and the heat distribution layer, while the substrate is made of high-resistance silicon, and the heat distribution layer is located between the drain contact and the heat sink.
- the disadvantage of this technical solution is the limited and uneven heat removal due to the location of the heat sink only in the drain area, as well as the complex configuration of the heat sink.
- a semiconductor device and a method for its manufacture [patent RU 2507634, published on February 20, 2014], including a thinned substrate of p-type single-crystal silicon oriented along the (111) plane, with a buffer layer of aluminum nitride (A1N) made on it, on top of which a heat-conducting substrate is made in the form of a deposited layer of polycrystalline diamond with a thickness of at least 0.1 mm, on the other side of the substrate an epitaxial structure of a semiconductor device based on wide-gap W-nitrides is made, the source is AlGaN, gate, AlGaN drain, ohmic contacts to source and drain, solder layer including AuSn, copper pedestal and flange. In this case, a layer of insulating polycrystalline diamond is made between the source, gate and drain.
- A1N aluminum nitride
- the disadvantage of this technical solution is the high concentration of defects in the aluminum nitride layer, which leads to the formation of similar defects in the diamond layer during its growth.
- a high-power microwave transistor with a multilayer epitaxial structure is known [patent RU 2519054, published on June 10, 2014], containing a silicon base substrate, a thermally conductive polycrystalline diamond layer, an epitaxial structure based on wide-gap W-nitrides, a buffer layer, source, gate, drain and ohmic contacts .
- the layer of thermally conductive polycrystalline diamond has a thickness of 0.1-0.15 mm, and on the surface of the epitaxial structure between the source, gate and drain, an additional layer of thermally conductive polycrystalline diamond, a barrier layer of hafnium dioxide and an additional barrier layer of aluminum oxide are sequentially placed.
- the barrier layers of hafnium dioxide and aluminum oxide have a total thickness of 1.0-4.0 nm, in addition, they are placed under the gate, directly on the epitaxial structure in the form of a layer of n-type AlGaN solid solution.
- the disadvantage of this technical solution is the high concentration of defects in the aluminum nitride/hafnium nitride layer, which can be translated into the diamond layer during its growth.
- a well-known high-power microwave transistor [patent RF 2519055, published 06/10/2014] contains a silicon base substrate, a heat-conducting polycrystalline diamond layer, an epitaxial structure based on wide-gap W-nitrides, a buffer layer, a source, a gate, a drain, and ohmic contacts.
- the base silicon substrate is made with a thickness of less than 10 ⁇ m
- the layer of heat-conducting polycrystalline diamond has a thickness of at least 0.1 mm
- an additional layer of heat-conducting polycrystalline diamond and a barrier layer of hafnium dioxide with a thickness of 1 are sequentially placed on the surface of the epitaxial structure, 0-4.0 nm, which in the gate area is located under the gate, directly on the epitaxial structure in the form of a layer of n-type AlGaN solid solution.
- the disadvantage of this technical solution is also a high concentration of defects in the aluminum nitride/hafnium nitride layer, which leads to the formation of similar defects in the diamond layer during its growth.
- heteroepitaxial structure is a base silicon substrate, a heat-conducting polycrystalline layer of diamond, an epitaxial structure based on wide-gap W-nitrides.
- a heat-conducting CVD layer of polycrystalline diamond used as a pedestal a heat-conducting CVD layer of polycrystalline diamond, in the near-surface region of which nickel is implanted and annealed.
- an additional layer of insulating polycrystalline diamond and additional barrier layers of hafnium dioxide and aluminum oxide are sequentially deposited over the transistor crystal, with a total thickness of 1.0-4.0 nm.
- the disadvantage of this technical solution is a rather high concentration of defects in the Al x Gai- x N layer, and as a result of growth, these defects are translated into the diamond layer.
- auxiliary epitaxial layers on a base substrate of single-crystal silicon oriented along the (111) plane, deposition of a base layer for growing the epitaxial structure of a semiconductor device based on wide-gap W-nitrides, deposition of a heat-conducting CVD on the base layer polycrystalline diamond, removal of the base substrate together with auxiliary epitaxial layers to the base layer, growth on the base layer of a heteroepitaxial structure based on wide-gap W-nitrides.
- the closest analogue of the claimed method is a method for manufacturing a semiconductor device [RF patent 2368031, published on September 20, 2009], which includes growing polycrystalline diamond on a base substrate, epitaxial auxiliary layers and an epitaxial structure of a semiconductor device based on wide-gap W-nitrides, while on the surface of the base substrate form auxiliary epitaxial layers, one of which is base layer for growing the epitaxial structure of a semiconductor device based on wide-gap W-nitrides, a polycrystalline diamond is grown on auxiliary epitaxial layers, and after growing diamond, the base substrate is removed together with auxiliary epitaxial layers to the base layer, on which the epitaxial structure of a semiconductor device based on wide-gap W-nitrides is grown.
- an Al x Gai- x N layer is grown as a base layer, where 0 ⁇ x ⁇ 1.
- the disadvantages of this method include the fact that the heat-conducting layer of polycrystalline diamond is grown on a layer of a solid solution of Al x Gaix - x N, aluminum nitride (A1N) or gallium nitride (GaN).
- the concentration of defects in the above layers is quite high, and as a result of growth, these defects are translated into the diamond layer and significantly reduce its thermal conductivity.
- the thermal conductivity of the base layer used in this method is significantly lower than the thermal conductivity of single-crystal silicon, and the base layer/diamond junction has a sufficiently high thermal resistance.
- Common features with the claimed method are the growth on the base multilayer substrate of polycrystalline diamond and the epitaxial structure of a semiconductor device based on wide-gap W-nitrides, the removal of part of the layers of the base substrate to the base layer after growing polycrystalline diamond.
- a technical problem in the process of creating heteroepitaxial structures and methods for their manufacture is insufficiently efficient heat removal from semiconductor structures due to the use of a thin layer of heat-conducting polycrystalline diamond.
- an excessive thickness of the material layer also contributes to the thermal resistance.
- the main task solved by the claimed group of inventions is to obtain a semiconductor heteroepitaxial structure based on wide-gap W-nitrides with a diamond heat sink and a high-quality polycrystalline diamond layer on single-crystal silicon substrates, as well as reducing the active region of the device and reducing the transient thermal resistance of the crystal-case.
- the technical result consists in improving the heat removal from the structure of a semiconductor device, by increasing the volumetric thermal conductivity of the structure and reducing the transient thermal resistance of the crystal-case.
- Improving heat dissipation from the structure of a semiconductor device makes it possible to achieve the following practically significant results: to create devices and devices with increased useful output power, and/or improved linearity, noise figure and/or service life and/or more compact dimensions.
- the claimed invention makes it possible to simplify the manufacturing technology of semiconductor devices and to scale this manufacturing technology onto substrates of various diameters up to 300 mm.
- the technical result is achieved by the fact that in the known method for obtaining a heteroepitaxial structure with a diamond heat sink for the manufacture of semiconductor devices, based on growing polycrystalline diamond on a base multilayer substrate and an epitaxial structure of a semiconductor device based on wide-gap W-nitrides, after growing polycrystalline diamond, part of the layers of the base substrate is removed to the base layer, a multilayer SOI structure substrate is used as the base substrate, on one surface of the layer of single-crystal silicon with the (111) surface orientation, a layer of polycrystalline diamond is grown, after deposition of the polycrystalline diamond layer, other layers of the base substrate of the SOI structure are removed, and the epitaxial structure of the semiconductor devices based on wide-gap W-nitrides form on the other surface of the silicon layer with the surface orientation (111).
- the base substrate is made on the basis of a SOI structure, on one surface of a single-crystal silicon layer with a surface orientation (111 ) on which a layer of polycrystalline diamond is deposited, and on the other surface of the single-crystal silicon layer with the (111) surface orientation of the SOI structure with remote layers of dielectric and single-crystal silicon, an epitaxial structure of a semiconductor device based on wide-gap W-nitrides is made.
- single-crystal silicon (c-Si) with (111), (110) or (100) surface orientation with a thickness of 200-1200 ⁇ m is used as one of the layers of the base substrate, and its removal is carried out by etching silicon in xenon difluoride vapor or by methods liquid etching.
- silicon dioxide ⁇ 500 nm thick as the dielectric layer in the SOI structure, and to remove it by liquid etching in hydrofluoric acid solutions or by plasma-chemical etching in a mixture of carbon tetrafluoride and oxygen (CF4/O2).
- a layer thickness of polycrystalline diamond of at least 50 ⁇ m.
- a layer of polycrystalline diamond after deposition of a monolayer of diamond nanoparticles with a surface orientation (111) on a silicon surface with a size of 5–10 nm, and the deposition of a monolayer of diamond nanoparticles on the silicon (111) surface is carried out in an ultrasonic bath from a modified 3% (w/w ) an aqueous suspension of diamond nanoparticles.
- the temperature of the base substrate during the growth of the polycrystalline diamond layer is maintained within the range of 750-1000°C.
- the thickness of the base substrate after the application of polycrystalline diamond is reduced to 0.2 ⁇ m.
- the formation of the epitaxial structure of a semiconductor device is carried out on a silicon layer with a surface orientation (111) by forming buffer layers Al x Gai- x N (0 ⁇ x ⁇ 1), on the surface of which a layer of gallium nitride (GaN) is grown, after which barrier layers are formed AIN or Al x Gai- x N (0.2 ⁇ x ⁇ 1).
- the claimed method and a heteroepitaxial structure based on a SOI structure with a high-quality layer of polycrystalline diamond grown on a layer of high-purity single-crystal silicon of small thickness (for example, up to 200 nm) can significantly increase heat removal from the heteroepitaxial structure, since the thermal conductivity of this silicon layer is comparable to the thermal conductivity of bulk material (148 W / (m * K)). which follows from the source [4], which provides information that the thermal conductivity of thin layers of single-crystal silicon is close to the thermal conductivity of the bulk material, and the thermal contact resistance of the silicon/diamond transition is 7–20 m 2 *K/GW [5, 6].
- the growth surface of polycrystalline diamond remains open and can be used to mount the resulting structure into the body of the device (for example, a transistor).
- This result may be slightly inferior to the results obtained for GaN layers on A1N single-crystal bulk substrates with a thermal conductivity of 180 W/(m*K) and GaN with a thermal conductivity of 130 W/(m*K), however, unlike them, it can be implemented for substrates large diameters (100 mm and more). Also, the described method does not use a layer of amorphous, highly damaged material, for example, an amorphous layer of silicon nitride SiN x with low thermal conductivity of 2 W/(m*K) and high thermal contact resistance of the transition 12-50 m 2 * K/GW [6, 7].
- SOI structures silicon on an insulator
- SOI structures in semiconductor microelectronics were developed and used primarily to reduce the power consumption of microelectronic devices, increase their speed due to a decrease in parasitic capacitance, increase the radiation resistance of devices, and ensure reliable isolation of the working volume of the device from the rest of the circuit and substrate.
- the SOI multilayer structure is preserved in the final semiconductor product.
- the SOI structure is used only as a base, the layers of which are subsequently removed to c-Si (111) and its use as a base substrate is aimed at improving the heat-conducting properties of the resulting device and, as a consequence, at improving its performance.
- FIG. 1 shows the basic substrate of the SOI structure.
- FIG. 2 shows the base substrate of the SOI structure with a deposited layer of polycrystalline diamond.
- FIG. 3 shows the final view of the epitaxial structure with a diamond heat sink.
- a SOI (silicon on insulator) substrate is used, having the structure shown in Fig. 1.
- Layer 1 is single-crystal silicon (c-Si) with a surface orientation (111 ) or (PO) or (100).
- a layer of polycrystalline diamond (layer 4) is deposited on layer 3 of the base substrate by plasma chemical vapor deposition (CVD) (Fig. 2).
- CVD plasma chemical vapor deposition
- layer 3 On a silicon surface with (111) surface orientation (layer 3), a heteroepitaxial structure based on wide-gap 111-nitrides of the AlGaN/GaN type (layer 5) is grown, which is the basis for a future semiconductor device (Fig. 3). Examples of preferred embodiments of the invention
- SOI structure silicon on an insulator
- layer 1 is single crystal silicon (c-Si) with (111) surface orientation or (110) or (100) with a thickness of 200-1200 ⁇ m.
- Layer 2 is silicon dioxide (S1O2) having a thickness less than 500 nm (optimal thickness 300 nm).
- a layer of polycrystalline diamond (layer 4) with a thickness of at least 50 ⁇ m is deposited on layer 3 of the base substrate by plasma-chemical vapor deposition (CVD) method.
- the process of obtaining a layer of polycrystalline diamond consists of two main stages: the creation of nucleation centers and the synthesis of a diamond film in a microwave reactor. Before the substrate is loaded into the microwave reactor, it is seeded with diamond particles. Diamond nanoparticles are applied to the silicon surface in order to create nucleation centers. To obtain a uniform film, it is necessary that the diamond nanoparticles be uniformly distributed over the substrate surface.
- aqueous or alcoholic suspensions of ultrafine (detonation) diamond with a size of diamond nanoparticles of the order of 5-50 nanometers are used.
- the substrate is immersed in this suspension and placed in an ultrasonic bath for 15 minutes.
- nucleation density the number of diamond particles per unit area
- this substrate is placed in a microwave plasma-chemical reactor, in which a diamond film is synthesized in a methane-hydrogen gas mixture. Gases used: (99.99999%) and C (99.995%).
- the layer of single-crystal silicon (layer 1) and the layer of silicon dioxide (layer 2) are removed.
- Layer 1 is removed by etching silicon in xenon difluoride (XeF2) vapor, which has a high silicon etch selectivity with respect to most standard semiconductor materials.
- XeF2 xenon difluoride
- the silicon etching process is pulsed method (time of one pulse 20-120 seconds) at vapor pressure XePr 2000-3000 mTorr. Under these conditions, the etch rate is about 270 nm/min for a 4 inch diameter substrate.
- the total etching time and the number of etching cycles are selected based on the thickness of layer 1 for its complete removal.
- CF4 carbon tetrafluoride
- Etching occurs at a pressure of 30 mTorr, flow CF420 cm 3 /min, flow Og 2 cm 3 /min, power 75 W. Under these conditions, the rate of etching of silicon dioxide is 30-50 nm/min. The etching time is selected based on the thickness of layer 2 for its complete removal.
- a heteroepitaxial structure based on wide-gap W-nitrides of the AlGaN/GaN type (layer 5) is grown on a silicon surface with (111) surface orientation (layer 3), which is the basis for a future semiconductor device.
- the heteroepitaxial structure is most often obtained by the method of molecular beam epitaxy or by the method of chemical vapor deposition.
- the formation of the structure begins with the growth of buffer layers on the surface of the silicon substrate, which have the composition Al x Gaix - x N (0 ⁇ x ⁇ 1), and their total thickness can be 0.2-1.4 ⁇ m. Buffer layers grow with a gradient temperatures from 1150 to 800 °C. The pressure during the growth of the buffer layers is maintained in the range of 5 ⁇ 10 5 - 3 ⁇ 10 3 Pa. Then, on the surface of the buffer layer, a layer of gallium nitride (GaN) with a thickness of 0.1–5 ⁇ m grows at a temperature of 800 °C and a pressure of no more than 3 10 3 Pa.
- GaN gallium nitride
- the barrier layers are formed A1N or Al Gai- x N (0,2 ⁇ x ⁇ 1) with a thickness of 2-30 nm at a temperature of 800 ° C. Further, a layer of dielectric SiCh or S13N4 with a thickness of 3-10 nm can be deposited at a temperature of 800 °C.
- a barrier layer A1N or Al x Gai- x N (0.2 ⁇ x ⁇ 1) with a thickness of 2-30 nm is grown at a temperature of 900-930 °C.
- a layer of dielectric S1O2 or S13N4 with a thickness of 3-10 nm can be deposited at a temperature of 800-900 °C.
- the thermal conductivity of the resulting heterostructure will mainly depend on the thickness and composition of the layers of which it is composed. In this case, no significant dependence of the thermal conductivity of the heterostructure on the method of its fabrication will be observed.
- a heteroepitaxial structure is obtained with a high-quality polycrystalline diamond layer grown on a layer of high-purity single-crystal silicon of small thickness (at least 200 nm), which makes it possible to significantly increase heat removal from the heteroepitaxial structure, since the thermal conductivity of this silicon layer corresponds to the thermal conductivity of the bulk material (148 W/ (m*K)), and the thermal contact resistance of the silicon/diamond junction is 7-20 m 2 *K/GW.
- the growth surface of polycrystalline diamond remains open and can be used to mount the resulting semiconductor structure into the body of a device (for example, a transistor).
- a device for example, a transistor
- the above manufacturing technology can be easily scaled up to produce substrates of various diameters up to 300 mm.
- Polycrystalline diamond 200 ⁇ m thick was grown on a silicon substrate with a base A1N epitaxial layer 0.1 ⁇ m thick in a microwave discharge using the reaction mixture C (10%)/H 2 (88.5%)/O 2 (1.5%), according to the description of the method according to the prototype.
- the deposition conditions were as follows: chamber pressure 95 Torr, hydrogen flow rate 0.53 l/min, microwave power input into the chamber 4.6 kW, substrate temperature 940°C.
- the silicon substrate was removed, and an epitaxial heterostructure based on N-nitrides was grown on the other side of the A1N base layer by known methods.
- the thermal conductivity of the heterostructure with a diamond heat sink according to the prototype turned out to be 190 W/(m*K), and the thermal resistance was 395 m 2 *K/GW.
- a SOI structure was used as the base substrate, in which one of the layers was single-crystal silicon (c-Si) (layer 1) with a (111) surface orientation 200 ⁇ m thick, the other layer (layer 2) was silicon dioxide (Si02) 300 ⁇ m thick. nm, and layer 3 is single-crystal silicon with (111) surface orientation, 500 nm thick.
- c-Si single-crystal silicon
- layer 2 silicon dioxide
- layer 3 is single-crystal silicon with (111) surface orientation, 500 nm thick.
- a layer of polycrystalline diamond (layer 4) 50 ⁇ m thick was deposited on layer 3 of the base substrate by plasma chemical vapor deposition (CVD).
- the process of obtaining layers of polycrystalline diamond consisted of two main stages: the creation of nucleation centers and the synthesis of a diamond film in a microwave reactor. Before the substrate was loaded into the microwave reactor, it was seeded with diamond nanoparticles.
- the substrate was placed in a microwave plasma-chemical reactor, in which a diamond film was synthesized in a methane-hydrogen gas mixture using gases: Hg (99.99999%) and SC (99.995%). Synthesis of polycrystalline diamond film produced at a microwave power of 3.5 kW, a chamber pressure of 70 Torr, flow Ng 400 cm 3 / min flow with 10 cm 3 / min and a temperature of 800 ° C substrate.
- the single crystal silicon layer (layer 1) and the silicon dioxide layer (layer 2) were removed.
- Layer 1 was removed by etching silicon in xenon difluoride (XeF2) vapor with a purity of 99.999%, by the pulse method (one pulse time is 60 seconds) at a XeF2 vapor pressure of 3000 mTorr.
- the etch rate was about 270 nm/min for a 4 inch diameter substrate.
- the etch time and the number of etch cycles were chosen to completely remove layer 1.
- the etching rate of silicon dioxide in this solution was 90 nm/min.
- the etching time was chosen to completely remove layer 2.
- a heteroepitaxial structure based on wide-gap 111-nitrides of the AlGaN/GaN type was grown on a silicon surface with (111) surface orientation (layer 3) (layer 5).
- the heteroepitaxial structure was obtained by molecular beam epitaxy using sources of Ga (99.9995%) and Al (99.999%), as well as ammonia NH? (99.99995%).
- the formation of the structure began with the growth of buffer layers on the surface of the silicon substrate, which had the composition Al x Gai - x N (0 ⁇ x ⁇ 1), and their total thickness was 0.2 ⁇ m.
- the buffer layers grew with a temperature gradient from 1150 to 800°C.
- GaN gallium nitride
- A1N or Al x Gai- x N (0.2 ⁇ x ⁇ 1) barrier layers with a thickness of 2 nm were formed at a temperature of 800°C.
- a layer of dielectric S1O2 3 nm thick was deposited at a temperature of 800°C.
- a heteroepitaxial structure with a diamond heat sink was obtained, having a thermal conductivity of 315 W/(m*K) and a thermal resistance of 165 m 2 *K/GW.
- a layer of polycrystalline diamond and a heteroepitaxial structure was obtained as in example 2, but under the following methods and regime conditions.
- a SOI structure was used as the base substrate, in which one of the layers was single-crystal silicon (c-Si) (layer 1) with a (110) surface orientation 1200 ⁇ m thick, the other layer (layer 2) was silicon dioxide (Si02) 500 ⁇ m thick. nm, and layer 3 is single-crystal silicon with (111) surface orientation 2 ⁇ m thick.
- a layer of polycrystalline diamond (layer 4) 50 ⁇ m thick was deposited on layer 3 of the base substrate by plasma chemical vapor deposition (CVD).
- the single crystal silicon layer (layer 1) and the silicon dioxide layer (layer 2) were removed.
- Layer 1 was removed by etching silicon in xenon difluoride (XeF2) vapor with a purity of 99.999%, by the pulse method (one pulse time is 60 seconds) at a XeF2 vapor pressure of 3000 mTorr.
- the etch rate was 270 nm/min for a 4 inch diameter substrate.
- the etching time and the number of etching cycles were chosen to completely remove layer 1.
- Layer 2 was removed by the plasma-chemical method by etching in a plasma containing a CF4/O2 gas mixture.
- the purity of carbon tetrafluoride (CF4) was 99.999% and the purity of oxygen was also 99.999%.
- Etching took place at a pressure of 30 mTorr, a CF4 flow of 20 sccm 3 /min, an Og flow of 2 sccm 3 /min, and a power of 75 W.
- the silicon dioxide etching rate was 50 nm/min. The etching time was chosen to completely remove layer 2.
- a heteroepitaxial structure based on wide-gap 111-nitrides of the AlGaN/GaN type was grown (layer 5).
- the heteroepitaxial structure was obtained by molecular beam epitaxy using sources of Ga (99.9995%) and Al (99.999%), as well as ammonia NH3 (99.99995%).
- the formation of the structure began with the growth of buffer layers on the surface of the silicon substrate, which had the composition Al x Gai-N (0 ⁇ x ⁇ 1), and their total thickness was 1.4 ⁇ m.
- the buffer layers grew with a temperature gradient from 1150 to 800°C.
- the pressure during the growth of the buffer layers is maintained in the range of 5 ⁇ 10'5 - 3 ⁇ 10 -3 Pa.
- a gallium nitride (GaN) layer 5 ⁇ m thick was grown on the surface of the buffer layer at a temperature of 800°C and a pressure of no more than 3–10–3 Pa.
- A1N barrier layers with a thickness of 30 nm were formed at a temperature of 800°C.
- a layer of dielectric S1 3 N 4 with a thickness of 10 nm was deposited at a temperature
- a layer of polycrystalline diamond was obtained as in example 2, but with the following methods and operating conditions.
- a SOI structure was used as the base substrate, in which one of the layers was single-crystal silicon (c-Si) (layer 1) with a (100) surface orientation 500 ⁇ m thick, the other layer (layer 2) was silicon dioxide (SiO2) 300 ⁇ m thick. nm, and layer 3 is single-crystal silicon with a surface orientation (W) with a thickness of 500 nm.
- c-Si single-crystal silicon
- layer 2 silicon dioxide
- layer 3 is single-crystal silicon with a surface orientation (W) with a thickness of 500 nm.
- a layer of polycrystalline diamond (layer 4) 200 ⁇ m thick was deposited on layer 3 of the base substrate by plasma-chemical vapor deposition (CVD).
- CVD plasma-chemical vapor deposition
- the single crystal silicon layer (layer 1) and the silicon dioxide layer (layer 2) were removed.
- Layer 1 was removed by etching silicon in xenon difluoride (XeF2) vapor with a purity of 99.999%, by the pulse method (one pulse time is 60 seconds) at a XeF2 vapor pressure of 3000 mTorr.
- the etch rate was about 270 nm/min for a 4 inch diameter substrate.
- the etch time and the number of etch cycles were chosen to completely remove layer 1.
- the etching rate of silicon dioxide in this solution was 90 nm/min.
- the etching time was chosen to completely remove layer 2.
- layer 3 was thinned to a thickness of 200 nm by mechanical grinding/polishing of silicon.
- barrier layers 30 nm thick were grown at a temperature of 900°C.
- S1O2 dielectric layer was deposited at a temperature of 900°C.
- a heteroepitaxial structure with a diamond heat sink was obtained, having a thermal conductivity of 514 W/(m*K) and a thermal resistance of 201 m 2 *K/GW.
- the claimed group of inventions can be widely used in the field of semiconductor technology in the manufacture of such microwave devices and power electronics devices as heterojunction field-effect transistors (HEMT), bipolar transistors (BJT), heterobipolar transistors (HBT), pin diodes, Schottky barrier diodes, rectifiers and etc. by improving heat removal from the structure of the semiconductor device, which will improve the performance of semiconductor devices and scale this manufacturing technology according to the claimed method on substrates of various diameters up to 300 mm.
- HEMT heterojunction field-effect transistors
- BJT bipolar transistors
- HBT heterobipolar transistors
- pin diodes Schottky barrier diodes, rectifiers and etc.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Гетероэпитаксиальная структура содержит базовую подложку, выполненную на основе КНИ структуры. На одной поверхности слоя монокристаллического кремния с ориентацией поверхности (111) нанесен слой поликристаллического алмаза. На другой поверхности слоя монокристаллического кремния с ориентацией поверхности (111) КНИ структуры с предварительно удаленными слоями диэлектрика и другого слоя монокристаллического кремния, выполнена эпитаксиальная структура полупроводникового прибора на основе широкозонных 111- нитридов.
Description
Гетероэпитаксиальная структура с алмазным теплоотводом
Область техники Изобретение относится к области полупроводниковой техники и может быть использовано в качестве активных структур при изготовлении сверхвысокочастотных приборов и приборов силовой электроники таких как, например, гетеропереходные полевые транзисторы (НЕМТ), биполярные транзисторы (BJT), гетеробиполярные транзисторы (НВТ), p-i-n диоды, диоды с барьером Шотки, выпрямители и многие другие.
Предшествующий уровень техники
В настоящее время широкое распространение получили приборы на основе гетеропереходной эпитаксиальной структуры (далее - ГЭС) типа AlGaN/GaN, InAlGaN/GaN и другие. Слои ГЭС наносятся эпитаксиальными методами, такими как метод химического осаждения из паров металлоорганических соединений (MOCVD), метод молекулярно-лучевой эпитаксии (МВЕ), метод гидридной эпитаксии из паровой фазы (HVPE) и другими. В отличие от традиционных полупроводниковых материалов широкозонные Ш-нитриды имеют гексагональный тип кристаллической решетки, и их получают в виде тонких гетероэпитаксиальных структур на подложках. Наиболее согласованными по параметрам кристаллической решетки для широкозонных Ш-нитридов являются подложки из монокристаллического нитрида галлия, применение которых в настоящее время крайне ограничено из- за небольших размеров (до 50 мм), крайней высокой стоимости и ограниченной теплопроводности. Как правило, в промышленности для этой цели используют подложки из сапфира (АЬОз), карбида кремния (SiC), монокристаллического кремния (Si), а также составные подложки, являющиеся комбинацией слоев различных материалов [1-3].
Однако мощность изготовленных таким способом приборов ограничивается теплопроводностью гетероэпитаксиальных и переходных слоев,
тепловым сопротивлением на границах, и в существенной мере — теплопроводностью подложки, на которой они изготовлены. При этом максимальное тепловыделение наблюдается в узкой (латеральная длина 0,5 — 2,5 мкм) приповерхностной (0,25 мкм от поверхности и менее) области вблизи затвора или управляющего электрода, а ключевое влияние на характеристики прибора оказывает теплопроводность материалов вблизи (100 мкм и менее) этой области.
Из уровня техники известны технические решения, направленные на решение данной проблемы.
Известен мощный сверхвысокочастотный транзистор на основе нитрида галлия [патент RU 2581726, опубликован 20.04.2016], состоящий из подложки, гетероэпитаксиальной структуры на основе соединений нитрида галлия, нанесенной на подложку, электродов, включающих исток, затвор и сток, нанесенных на гетероэпитаксиальную структуру и пространственно- разделенных между собой, пассивационной диэлектрической пленки, нанесенной на гетероэпитаксиальную структуру между контактами электродов, теплоотвода, сформированного на гетероэпитаксиальной структуре, и теплораспределительного слоя, при этом подложка выполнена из высокоомного кремния, а теплораспределительный слой расположен между контактом стока и теплоотводом.
Недостатком данного технического решения является ограниченный и неравномерный отвод тепла из-за расположения теплоотвода только в области стока, а также сложная конфигурация теплоотвода.
Известен полупроводниковый прибор и способ его изготовления [патент RU 2507634, опубликован 20.02.2014], включающий утоненную подложку из монокристаллического кремния p-типа проводимости, ориентированного по плоскости (111), с выполненным на ней буферным слоем из нитрида алюминия (A1N), поверх которого выполнена теплопроводящая подложка в виде осажденного слоя поликристаллического алмаза толщиной, равной по меньшей мере 0,1 мм, на другой стороне подложки выполнена эпитаксиальная структура полупроводникового прибора на основе широкозонных Ш-нитридов, исток из
AlGaN, затвор, сток из AlGaN, омические контакты к истоку и стоку, припой в виде слоя, включающего AuSn, медный пьедестал и фланец. При этом между истоком, затвором и стоком выполнен слой изолирующего поликристаллического алмаза.
Недостатком данного технического решения является высокая концентрация дефектов в слое нитрида алюминия, что приводит к образованию аналогичных дефектов в слое алмаза при его росте.
Общими признаками с заявляемым изобретением является формирование полупроводниковой гетероэпитаксиальной структуры на основе нитрида галия (GaN), использование слоя поликристаллического CVD алмаза и монокристаллического кремния в качестве базовой подложки.
Известен мощный транзистор СВЧ с многослойной эпитаксиальной структурой [патент RU 2519054, опубликован 10.06.2014], содержащий базовую подложку из кремния, теплопроводящий поликристаллический слой алмаза, эпитаксиальную структуру на основе широкозонных Ш-нитридов, буферный слой, исток, затвор, сток и омические контакты. Слой теплопроводящего поликристаллического алмаза имеет толщину 0,1-0,15 мм, а на поверхности эпитаксиальной структуры между истоком, затвором и стоком последовательно размещены дополнительный слой теплопроводящего поликристаллического алмаза, барьерный слой из двуокиси гафния и дополнительный барьерный слой из оксида алюминия. При этом барьерные слои из двуокиси гафния и оксида алюминия имеют суммарную толщину 1, 0-4,0 нм, кроме того, они размещены под затвором, непосредственно на эпитаксиальной структуре в виде слоя из твердого раствора AlGaN n-типа проводимости.
Недостатком данного технического решения является высокая концентрация дефектов в слое нитрида алюминия/нитрида гафния, которые могут транслироваться в слой алмаза при его росте.
Общими признаками с заявляемым изобретением является формирование полупроводниковой гетероэпитаксиальной структуры на основе GaN, использование слоя поликристаллического CVD алмаза и монокристаллического кремния в качестве базовой подложки.
Известный мощный транзистор СВЧ [патент РФ 2519055, опубликован 10.06.2014], содержит базовую подложку из кремния, теплопроводящий поликристаллический слой алмаза, эпитаксиальную структуру на основе широкозонных Ш-нитридов, буферный слой, исток, затвор, сток и омические контакты. При этом базовая подложка из кремния выполнена толщиной менее 10 мкм, слой теплопроводящего поликристаллического алмаза имеет толщину, по меньшей мере, равную 0,1 мм, а на поверхности эпитаксиальной структуры последовательно размещены дополнительный слой теплопроводящего поликристаллического алмаза и барьерный слой из двуокиси гафния толщиной 1,0-4, 0 нм, который в области затвора размещен под затвором, непосредственно на эпитаксиальной структуре в виде слоя из твердого раствора AlGaN п-типа проводимости.
Недостатком данного технического решения также является высокая концентрация дефектов в слое нитрида алюминия/нитрида гафния, что приводит к образованию аналогичных дефектов в слое алмаза при его росте.
Общими признаками с заявляемой гетероэпитаксиальной структурой является базовая подложка из кремния, теплопроводящий поликристаллический слой алмаза, эпитаксиальная структура на основе широкозонных Ш-нитридов.
Известен способ изготовления мощного СВЧ-транзистора [патент RU
2534442, опубликован 27.11.2014], включающий нанесение на фланец слоя припоя, формирование пьедестала, нанесение подслоя, обеспечивающего крепление кристалла транзистора к пьедесталу, формирование на базовой подложке из монокристаллического кремния p-типа проводимости, ориентированного по плоскости (111), вспомогательных эпитаксиальных слоев, нанесение базового слоя и буферного слоя для выращивания эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, нанесение на базовый слой теплопроводящего CVD поликристаллического алмаза, удаление базовой подложки вместе со вспомогательными эпитаксиальными слоями до базового слоя, наращивание на базовом слое гетероэпитаксиальной структуры на основе широкозонных Ш-нитридов и формирование истока, затвора и стока. В качестве пьедестала используют
теплопроводящий слой CVD поликристаллического алмаза, в приповерхностную область которого имплантируют никель и отжигают. Перед формированием стока, затвора и истока поверх кристалла транзистора последовательно осаждают дополнительный слой из изолирующего поликристаллического алмаза и дополнительные барьерные слои из двуокиси гафния и оксида алюминия, с суммарной толщиной 1 ,0-4,0 нм.
Недостатком данного технического решения является достаточно высокая концентрация дефектов в слое AlxGai-xN и в результате роста данные дефекты транслируются в слой алмаза.
Общими признаками с заявляемым способом формирования гетероэпитаксиальной структуры является формирование на базовой подложке из монокристаллического кремния, ориентированного по плоскости (111), вспомогательных эпитаксиальных слоев, нанесение базового слоя для выращивания эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, нанесение на базовый слой теплопроводящего CVD поликристаллического алмаза, удаление базовой подложки вместе со вспомогательными эпитаксиальными слоями до базового слоя, наращивание на базовом слое гетероэпитаксиальной структуры на основе широкозонных Ш-нитридов.
Наиболее близкой к заявляемой гетероэпитаксиальной структуре с алмазным теплоотводом является структура, раскрытая в патенте [патент РФ 2368031, опубликован 20.09.2009 Бюл. N? 26], содержащая базовую подложку, теплопроводящий поликристаллический слой алмаза и эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов.
Наиболее близким аналогом заявляемого способа является способ изготовления полупроводникового прибора [патент РФ 2368031, опубликован 20.09.2009], включающий выращивание на базовой подложке поликристаллического алмаза, эпитаксиальных вспомогательных слоев и эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, при этом на поверхности базовой подложки формируют вспомогательные эпитаксиальные слои, один из которых является
базовым для выращивания эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, на вспомогательных эпитаксиальных слоях выращивают поликристаллический алмаз, а после выращивания алмаза базовую подложку удаляют вместе с вспомогательными эпитаксиальными слоями до базового слоя, на котором выращивают эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов. Для выращивания эпитаксиальной структуры 111- нитридов предпочтительно в системе вспомогательных эпитаксиальных слоев в качестве базового слоя выращивают слой AlxGai-xN, где 0<х<1. Способ обеспечивает упрощение технологии изготовления приборов, повышение их мощности и, практически, устраняет изгиб структуры.
Однако к недостаткам указанного способа можно отнести то, что теплопроводящий слой поликристаллического алмаза выращивается на слое твердого раствора AlxGai-xN, нитрида алюминия (A1N) или нитрида галлия (GaN). Концентрация дефектов в приведенных выше слоях достаточно высока и в результате роста данные дефекты транслируются в слой алмаза и значительно снижают его теплопроводность. Помимо этого, теплопроводность используемого в данном способе базового слоя существенно ниже теплопроводности монокристаллического кремния, а переход базовый слой/алмаз обладает достаточно высоким тепловым сопротивлением.
Общими признаками с заявляемым способом являются выращивание на базовой многослойной подложке поликристаллического алмаза и эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, удаление части слоев базовой подложки до базового слоя после выращивания поликристаллического алмаза.
Раскрытие изобретения
Технической проблемой в процессе создания гетероэпитаксиальных структур и способов их изготовления является недостаточно эффективный отвод тепла от полупроводниковых структур в связи с использованием тонкого слоя теплопроводящего поликристаллического алмаза. С другой стороны, излишняя толщина слоя материала также вносит свой вклад в тепловое сопротивление.
Основной задачей, решаемой заявляемой группой изобретений, является получение полупроводниковой гетероэпитаксиальной структуры на основе широкозонных Ш-нитридов с алмазным теплоотводом и высококачественным слоем поликристаллического алмаза на подложках монокристаллического кремния, а также уменьшение активной области прибора и снижение переходного теплового сопротивления кристалл-корпус.
Технический результат заключается в улучшении отвода тепла от структуры полупроводникового прибора, за счет увеличения коэффициента объемной теплопроводности структуры и уменьшения переходного теплового сопротивления кристалл-корпус.
Улучшение теплоотвода от структуры полупроводникового прибора позволяет добиться следующих практически значимых результатов: создавать устройства и приборы с повышенной полезной мощностью на выходе, и/или улучшенными характеристиками линейности, коэффициента шума и/или срока службы и/или более компактных размеров.
При этом заявляемое изобретение позволяет упростить технологию изготовления полупроводниковых приборов и масштабировать данную технологию изготовления на подложки различных диаметров вплоть до 300 мм.
Технический результат достигается тем, что в известном способе получения гетероэпитаксиальной структуры с алмазным теплоотводом для изготовления полупроводниковых приборов, основанном на выращивании на базовой многослойной подложке поликристаллического алмаза и эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, после выращивания поликристаллического алмаза часть слоев базовой подложки удаляют до базового слоя, в качестве базовой подложки используют многослойную подложку КНИ структуры, на одной поверхности слоя монокристаллического кремния с ориентацией поверхности (111) которой выращивают слой поликристаллического алмаза, после нанесения слоя поликристаллического алмаза производят удаление других слоев базовой подложки КНИ структуры, а эпитаксиальную структуру полупроводникового
прибора на основе широкозонных Ш-нитридов формируют на другой поверхности слоя кремния с ориентацией поверхности (111).
Технический результат достигается также тем, что в гетероэпитаксиальной структуре, содержащей базовую подложку, теплопроводящий поликристаллический слой алмаза и эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов, базовая подложка выполнена на основе КНИ структуры, на одной поверхности слоя монокристаллического кремния с ориентацией поверхности (111) которой нанесен слой поликристаллического алмаза, а на другой поверхности слоя монокристаллического кремния с ориентацией поверхности (111) КНИ структуры с удаленными слоями диэлектрика и монокристаллического кремния, выполнена эпитаксиальная структура полупроводникового прибора на основе широкозонных Ш-нитридов.
Предпочтительно, в качестве одного из слоев базовой подложки использовать монокристаллический кремний (c-Si) с ориентацией поверхности (111), (110) или (100) толщиной 200-1200 мкм, а его удаление осуществлять путем травления кремния в парах дифторида ксенона или методами жидкостного травления.
Предпочтительно использовать в качестве слоя диэлектрика в КНИ структуре диоксид кремния толщиной <500 нм, а его удаление осуществлять методом жидкостного травления в растворах плавиковой кислоты или методом плазмохимического травления в смеси тетрафторида углерода и кислорода (CF4/O2).
Предпочтительно выбирать толщину слоя поликристаллического алмаза не менее 50 мкм.
Целесообразно формировать слой поликристаллического алмаза после нанесения на поверхность кремния с ориентацией поверхности (111) монослоя алмазных наночастиц, имеющих размер 5-10 нм, а осаждение монослоя алмазных наночастиц на поверхность кремния (111) осуществлять в ультразвуковой ванне из модифицированной 3% (w/w) водной суспензии алмазных наночастиц.
Предпочтительно температуру базовой подложки во время роста слоя поликристаллического алмаза поддерживать в пределах 750-1000 °С.
Предпочтительно толщину базовой подложки после нанесения поликристаллического алмаза уменьшать до 0,2 мкм.
Оптимально формировать эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов в виде AlxGai-xN/GaN/AlxGai-xN (0<х<1).
Целесообразно в эпитаксиальной структуре полупроводникового прибора на основе широкозонных Ш-нитридов слой GaN легировать примесью р-типа.
Предпочтительно формирование эпитаксиальной структуры полупроводникового прибора осуществлять на слое кремния с ориентацией поверхности (111) путем формирования буферных слоев AlxGai-xN (0<х<1), на поверхности которых выращивают слой нитрида галлия (GaN), после чего формируют барьерные слои AIN или AlxGai-x N (0,2<х<1).
Предпочтительно слой поликристаллического алмаза формировать на поверхности высокочистого кремния с ориентацией поверхности (111) и шероховатостью Ra< 0,1 нм с монослоем алмазных наночастиц, имеющих размер 5-10 нм.
Заявляемые способ и гетероэпитаксиальная структура на основе КНИ структуры с высококачественным слоем поликристаллического алмаза, выращенным на слое высокочистого монокристаллического кремния малой толщины (например, до 200 нм), позволяют существенно увеличить отвод тепла от гетероэпитаксиальной структуры, так как теплопроводность данного слоя кремния сопоставима с теплопроводностью объемного материала (148 Вт/(м*К)). что следует из источника [4], в котором приведены сведения, что теплопроводность тонких слоев монокристаллического кремния близка к теплопроводности объемного материала, а тепловое контактное сопротивление перехода кремний/алмаз составляет 7-20 м2*К/ГВт [5, 6]. При этом поверхность роста поликристаллического алмаза остается открытой и может быть
использована для монтажа полученной структуры в корпус прибора (например, транзистора).
Данный результат может незначительно уступать результатам, полученным для слоев GaN на монокристаллических объемных подложках A1N с теплопроводностью 180 Вт/(м*К), и GaN с теплопроводностью 130 Вт/(м*К), однако в отличии от них может быть реализован для подложек больших диаметров (100 мм и более). Так же в описываемом способе не используется слой аморфного, сильно нарушенного материала, например аморфного слоя нитрида кремния SiNx с низкой теплопроводностью 2 Вт/(м*К) и высоким тепловым контактным сопротивлением перехода 12-50 м2* К/ГВт [6, 7].
Из уровня техники известно, что использование в полупроводниковых технологиях КНИ структур (кремний на изоляторе) позволяет получить приборы с улучшенными характеристиками по сравнению с аналогичными приборами, изготовленными на обычных кремниевых пластинах. Однако КНИ структуры в полупроводниковой микроэлектронике разрабатывались и используются прежде всего для уменьшения потребляемой мощности микроэлектронными приборами, увеличения их быстродействия вследствие снижения паразитной емкости, повышения радиационной стойкости приборов и обеспечения надежной изоляции рабочего объема прибора от остальной схемы и подложки. При этом в конечном полупроводниковом изделии многослойная структура КНИ сохраняется.
В заявляемом изобретении КНИ структура используется лишь как основа, слои которой в дальнейшем удаляются до c-Si (111) и ее использование как базовой подложки направлено на улучшение теплопроводных свойств получаемого прибора и как следствие этого, на улучшение его эксплуатационных характеристик.
Из уровня техники не выявлено обеспечение возможности с помощью использования КНИ структуры улучшить отвод тепла от структуры полупроводникового прибора, за счет уменьшения теплового контактного сопротивления перехода кремний/алмаз в результате роста алмазной пленки на
гладкой поверхности высокочистого монокристаллического слоя кремния, например, с толщиной до 200 нм.
Краткое описание фигур чертежей На фиг. 1 показана базовая подложка КНИ структуры.
На фиг. 2 показана базовая подложка КНИ структуры с нанесенным слоем поликристаллического алмаза.
На фиг. 3 показан конечный вид эпитаксиальной структуры с алмазным теплоотводом. В качестве базовой подложки, на которой происходит формирование слоя поликристаллического алмаза и впоследствии гетероэпитаксиальной структуры, используется КНИ (кремний на изоляторе) подложка, имеющая структуру, представленную на фиг 1. Слой 1 представляет собой монокристаллический кремний (c-Si) с ориентацией поверхности (111) или (ПО) или (100). Слой 2 - диоксид кремния (SiCh), слой 3 - монокристаллический кремний с ориентацией поверхности (111).
На слой 3 базовой подложки методом плазмохимического осаждения из газовой фазы (CVD) наносится слой поликристаллического алмаза (слой 4) (фиг. 2). На поверхности кремния с ориентацией поверхности (111) (слой 3) выращивается гетероэпитаксиальная структура на основе широкозонных 111- нитридов, типа AlGaN/GaN (слой 5), которая представляет основу для будущего полупроводникового прибора (фиг. 3). Примеры предпочтительных вариантов изобретения
В качестве базовой подложки, на которой происходит формирование слоя поликристаллического алмаза и впоследствии гетероэпитаксиальной структуры, используется КНИ структура (кремний на изоляторе). Слой 1 представляет собой монокристаллический кремний (c-Si) с ориентацией поверхности (111)
или (110) или (100) с толщиной 200-1200 мкм. Слой 2 - диоксид кремния (S1O2), имеющий толщину менее 500 нм (оптимальная толщина 300 нм). Слой 3 - монокристаллический кремний с ориентацией поверхности (111) толщиной менее 2 мкм (оптимальная толщина 500 нм).
На слой 3 базовой подложки методом плазмохимического осаждения из газовой фазы (СУТ)) наносится слой поликристаллического алмаза (слой 4) толщиной не менее 50 мкм. Процесс получения слоя поликристаллического алмаза состоит из двух основных этапов: создание центров зародышеобразования и синтез алмазной пленки в СВЧ реакторе. Перед загрузкой подложки в СВЧ реактор, проводят процедуру ее "засева" алмазными частицами. На поверхность кремния с целью создания центров нуклеации, наносятся наночастицы алмаза. Для получения однородной пленки необходимо чтобы наночастицы алмаза были равномерно распределены по поверхности подложки. Для этого используют водные или спиртовые суспензии ультрадисперсного (детонационного) алмаза с размером алмазных наночастиц порядка 5-50 нанометров. Подложку погружают в такую суспензию и помещают в ультразвуковую ванну на 15 минут. В результате такой обработки удается получить высокую плотность нуклеации (число частиц алмаза на единицу площади) порядка 109 - 1010 см 2 и хорошую однородность распределения частиц по поверхности. Далее данная подложка помещается в СВЧ плазмохимический реактор, в котором происходит синтез алмазной пленки в метано-водородной газовой смеси. Используются газы: (99,99999%) и С (99,995%). Синтез поликристаллических алмазных пленок производится при СВЧ мощности 2.5- 3.5 кВт, давлении в камере 50-70 Торр, потоке 300-500 см3/мин, потоке СН4 от 2 до 20 см3/мин и температуре подложки 750-1000 °С.
После нанесения слоя поликристаллического алмаза происходит удаление слоя монокристаллического кремния (слой 1) и слоя диоксида кремния (слой 2). Удаление слоя 1 происходит посредством травления кремния в парах дифторида ксенона (XeF2), который обладает высокой селективностью травления кремния по отношению к большинству стандартных полупроводниковых материалов. Для травления используется XeF2 с чистотой 99,999%. Процесс травления кремния происходит импульсным
методом (время одного импульса 20-120 секунд) при давлениях паров ХеРг 2000-3000 мТорр. При данных условиях скорость травления составляет около 270 нм/мин для подложки диаметром 4 дюйма. Полное время травления и число циклов травления выбирается исходя из толщины слоя 1 для его полного удаления.
Удаление слоя 2 осуществляется посредством широко известных методов жидкостного травления в растворах плавиковой кислоты или сухого плазмохимического травления во фторной плазме. Так для удаления диоксида кремния методом жидкостного травления можно использовать буферный раствор (HF:NH4F=12,5:87,5%) С классом чистоты ХЧ. Скорость травления диоксида кремния в таком растворе составляет 80-100 нм/мин. Время травления выбирается исходя из толщины слоя 2 для его полного удаления. Также слой диоксида кремния можно удалить плазмохимическим методом посредством травления в плазме, содержащей газовую смесь CF4/O2. Чистота тетрафторида углерода (CF4) составляет 99,999%, а чистота кислорода также 99,999%. Травление происходит при давлении 30 мТорр, поток CF420 ст.см3/мин, поток Ог 2 ст.см3/мин, мощность 75 Вт. При данных условиях скорость травления диоксида кремния составляет 30-50 нм/мин. Время травления выбирается исходя из толщины слоя 2 для его полного удаления.
На следующем технологическом этапе на поверхности кремния с ориентацией поверхности (111) (слой 3) выращивают гетероэпитаксиальную структуру на основе широкозонных Ш-нитридов, типа AlGaN/GaN (слой 5), которая представляет основу для будущего полупроводникового прибора. Гетероэпитаксиальную структуру наиболее часто получают посредством метода молекулярно-лучевой эпитаксии или посредством метода химического осаждения из газовой фазы.
В случае изготовления гетероструктуры AlGaN/GaN методом молекулярно-лучевой эпитаксии используют источники Ga (99,9995%) и А1
(99,999%), а также аммиак NH3 (99,99995%). Формирование структуры начинается с выращивания буферных слоев на поверхности кремниевой подложки, которые имеют состав AlxGai-xN (0<х<1), а их суммарная толщина может составлять 0,2- 1,4 мкм. Рост буферных слоев происходит с градиентом
температуры от 1150 до 800 °С. Давление в процессе роста буферных слоев поддерживается в диапазоне 5 · 105 - 3 · 103 Па. Затем на поверхности буферного слоя происходит рост слоя нитрида галлия (GaN) толщиной 0,1-5 мкм при температуре 800 °С и давлении не более 3 103 Па. После этого формируются барьерные слои A1N или Al Gai-xN (0,2<х<1) с толщиной 2-30 нм при температуре 800 °С. Далее может быть нанесен слой диэлектрика SiCh или S13N4 толщиной 3-10 нм при температуре 800 °С.
При получении гетероструктуры методом газофазной эпитаксии в качестве прекурсоров используются триметилалюминий (99,999%), триметилгаллий (99,999%) и аммиак (99,9999%). В качестве газа-носителя используется водород (99,9999%). Сначала на подложке кремния происходит рост буферных слоев AlxGai-xN (0<х<1) с толщиной 0,2- 1,4 мкм при температурах 795-925 0 С. Давление в процессе роста буферных слоев поддерживается равным 5 КПа. После этого происходит формирование слоя GaN толщиной 0,1-5 мкм при температуре 930 °С и давлении 10 кПа. После слоя GaN выращивается барьерный слой A1N или AlxGai-xN (0,2<х<1) толщиной 2-30 нм при температуре 900-930 °С. В завершение может быть нанесен слой диэлектрика S1O2 или S13N4 толщиной 3-10 нм при температуре 800-900 °С.
Теплопроводность полученной гетероструктуры будет главным образом зависеть от толщины и состава слоев из которых она состоит. При этом существенной зависимости теплопроводности гетероструктуры от метода ее изготовления наблюдаться не будет.
В результате получается гетероэпитаксиальная структура с высококачественным слоем поликристаллического алмаза, выращенным на слое высокочистого монокристаллического кремния малой толщины (не менее 200 нм), что позволяет существенно увеличить отвод тепла от гетероэпитаксиальной структуры, так как теплопроводность данного слоя кремния соответствует теплопроводности объемного материала (148 Вт/(м*К)), а тепловое контактное сопротивление перехода кремний/алмаз составляет 7-20 м2*К/ГВт. При этом поверхность роста поликристаллического алмаза остается открытой и может быть использована для монтажа полученной полупроводниковой структуры в корпус прибора (например, транзистора). Кроме того, за счет высокого
кристаллического качества всех слоев полупроводниковой структуры с алмазным теплоотводом увеличивается выход годных полупроводниковых приборов.
Приведенная выше технология изготовления может быть легко масштабирована на изготовление подложек различных диаметров вплоть до 300 мм.
Примеры осуществления изобретения
Пример 1.
На экспериментальной установке плазмохимического осаждения из газовой фазы на подложке кремния с базовым эпитаксиальным слоем A1N толщиной 0,1 мкм выращивали поликристаллический алмаз толщиной 200 мкм в СВЧ разряде с использованием реакционной смеси С (10%)/Н2(88,5%)/О2(1,5%), согласно описанию способа по прототипу. Условия осаждения были следующие: давление в камере 95 Торр, расход водорода 0,53 л/мин, вводимая в камеру СВЧ мощность 4,6 кВт, температура подложки 940 °С.
После формирования слоя поликристаллического алмаза подложку кремния удаляли и на другой стороне базового слоя A1N выращивали эпитаксиальную гетероструктуру на основе Ш-нитридов известными методами. В результате из-за высокой концентрации дефектов в слое A1N и их последующей трансляции как в слои гетероэпитаксиальной структуры, так и в слой алмаза, теплопроводность гетероструктуры с алмазным теплоотводом по прототипу получилась равной 190 Вт/(м*К), а термическое сопротивление 395 м2*К/ГВт. Пример 2.
В качестве базовой подложки использовали КНИ структуру, в которой один из слоев представлял собой монокристаллический кремний (c-Si) (слой 1) с ориентацией поверхности (111) толщиной 200 мкм, другой слой (слой 2) - диоксид кремния (Si02) толщиной 300 нм, а слой 3 - монокристаллический кремний с ориентацией поверхности (111) толщиной 500 нм.
На слой 3 базовой подложки методом плазмохимического осаждения из газовой фазы (CVD) наносили слой поликристаллического алмаза (слой 4) толщиной 50 мкм. Процесс получения слоев поликристаллического алмаза состоял из двух основных этапов: создание центров зародышеобразования и синтез алмазной пленки в СВЧ реакторе. Перед загрузкой подложки в СВЧ реактор, проводили процедуру ее "засева" алмазными наночастицами. Далее подложку помещали в СВЧ плазмохимический реактор, в котором осуществляли синтез алмазной пленки в метано-водородной газовой смеси, используя газы: Нг (99,99999%) и СЩ (99,995%). Синтез поликристаллической алмазной пленки производили при СВЧ мощности 3,5 кВт, давлении в камере 70 Торр, потоке Нг 400 см3/мин, потоке С 10 см3/мин и температуре подложки 800 °С.
После нанесения слоя поликристаллического алмаза, удаляли слой монокристаллического кремния (слой 1) и слой диоксида кремния (слой 2). Удаление слоя 1 осуществляли травлением кремния в парах дифторида ксенона (ХеРг) с чистотой 99,999%, импульсным методом (время одного импульса 60 секунд) при давлениях паров XeF2 3000 мТорр. Скорость травления составляла около 270 нм/мин для подложки диаметром 4 дюйма. Время травления и число циклов травления выбиралось для полного удаления слоя 1. Удаление слоя 2 осуществляли посредством методов жидкостного травления, используя буферный раствор (HF:NH4F=12,5:87,5%) с классом чистоты ХЧ. Скорость травления диоксида кремния в таком растворе составляла 90 нм/мин. Время травления выбирали для полного удаления слоя 2.
Далее, на поверхности кремния с ориентацией поверхности (111) (слой 3) выращивали гетероэпитаксиальную структуру на основе широкозонных 111- нитридов, типа AlGaN/GaN (слой 5). Гетероэпитаксиальную структуру получали методом молекулярно-лучевой эпитаксии с использованием источников Ga (99,9995%) и А1 (99,999%), а также аммиака NH? (99,99995%). Формирование структуры начинали с выращивания буферных слоев на поверхности кремниевой подложки, которые имели состав AlxGai-xN (0<х<1), а их суммарная толщина составляла 0,2 мкм. Рост буферных слоев происходил с градиентом температуры от 1150 до 800 °С. Давление в процессе роста
буферных слоев поддерживается в диапазоне 5 - 10'5 - 3 · 10-3 Па. Затем на поверхности буферного слоя осуществляли рост слоя нитрида галлия (GaN) толщиной 0,1 мкм при температуре 800 °С и давлении не более 3 10-3 Па. После этого формировали барьерные слои A1N или AlxGai-xN (0,2<х<1) с толщиной 2 нм при температуре 800 °С. Далее, наносили слой диэлектрика S1O2 толщиной 3 нм при температуре 800 °С.
В результате была получена гетероэпитаксиальная структура с алмазным теплоотводом имеющая теплопроводность 315 Вт/(м*К) и термическое сопротивление 165 м2*К/ГВт.
Пример 3.
Слой поликристаллического алмаза и гетероэпитаксиальную структуру получали как в примере 2, но при следующих методах и режимных условиях.
В качестве базовой подложки использовали КНИ структуру, в которой один из слоев представлял собой монокристаллический кремний (c-Si) (слой 1) с ориентацией поверхности (110) толщиной 1200 мкм, другой слой (слой 2) - диоксид кремния (Si02) толщиной 500 нм, а слой 3 - монокристаллический кремний с ориентацией поверхности (111) толщиной 2 мкм.
На слой 3 базовой подложки методом плазмохимического осаждения из газовой фазы (CVD) наносили слой поликристаллического алмаза (слой 4) толщиной 50 мкм.
После нанесения слоя поликристаллического алмаза, удаляли слой монокристаллического кремния (слой 1) и слой диоксида кремния (слой 2). Удаление слоя 1 осуществляли травлением кремния в парах дифторида ксенона (XeF2) с чистотой 99,999%, импульсным методом (время одного импульса 60 секунд) при давлениях паров XeF2 3000 мТорр. При этом скорость травления составляла 270 нм/мин для подложки диаметром 4 дюйма. Время травления и число циклов травления выбиралось для полного удаления слоя 1. Удаление слоя 2 осуществляли плазмохимическим методом посредством травления в плазме, содержащей газовую смесь CF4/O2. Чистота тетрафторида углерода (CF4) составляла 99,999%, а чистота кислорода также 99,999%. Травление
происходило при давлении 30 мТорр, поток CF4 20 ст.см3/мин, поток Ог 2 ст.см3/мин, мощность 75 Вт. Скорость травления диоксида кремния составляла 50 нм/мин. Время травления выбиралось для полного удаления слоя 2.
На поверхности кремния с ориентацией поверхности (111) (слой 3) выращивали гетероэпитаксиальную структуру на основе широкозонных 111- нитридов, типа AlGaN/GaN (слой 5). Гетероэпитаксиальную структуру получали методом молекулярно-лучевой эпитаксии с использованием источников Ga (99,9995%) и А1 (99,999%), а также аммиака NH3 (99,99995%). Формирование структуры начинали с выращивания буферных слоев на поверхности кремниевой подложки, которые имели состав AlxGai- N (0<х<1), а их суммарная толщина составляла 1,4 мкм. Рост буферных слоев происходил с градиентом температуры от 1150 до 800 °С. Давление в процессе роста буферных слоев поддерживается в диапазоне 5 · 10'5 - 3 · 10-3 Па. Затем на поверхности буферного слоя осуществляли рост слоя нитрида галлия (GaN) толщиной 5 мкм при температуре 800 °С и давлении не более 3 - 10-3 Па. После этого формировали барьерные слои A1N с толщиной 30 нм при температуре 800 °С. Далее, наносили слой диэлектрика S13N4 толщиной 10 нм при температуре
800 °С.
В результате была получена гетероэпитаксиальная структура с алмазным теплоотводом имеющая теплопроводность 277 Вт/(м*К), и термическое сопротивление 290 м2*К/ГВт.
Пример 4.
Слой поликристаллического алмаза получали как в примере 2, но при следующих методах и режимных условиях. В качестве базовой подложки использовали КНИ структуру, в которой один из слоев представлял собой монокристаллический кремний (c-Si) (слой 1) с ориентацией поверхности (100) толщиной 500 мкм, другой слой (слой 2) - диоксид кремния (Si02) толщиной 300 нм, а слой 3 - монокристаллический кремний с ориентацией поверхности (Ш) толщиной 500 нм.
На слой 3 базовой подложки методом плазмохимического осаждения из газовой фазы (С\Ч)) наносили слой поликристаллического алмаза (слой 4) толщиной 200 мкм.
После нанесения слоя поликристаллического алмаза, удаляли слой монокристаллического кремния (слой 1) и слой диоксида кремния (слой 2). Удаление слоя 1 осуществляли травлением кремния в парах дифторида ксенона (XeF2) с чистотой 99,999%, импульсным методом (время одного импульса 60 секунд) при давлениях паров XeF2 3000 мТорр. Скорость травления составляла около 270 нм/мин для подложки диаметром 4 дюйма. Время травления и число циклов травления выбиралось для полного удаления слоя 1. Удаление слоя 2 осуществляли посредством методов жидкостного травления, используя буферный раствор (HF:NH4F= 12,5:87,5%) с классом чистоты ХЧ. Скорость травления диоксида кремния в таком растворе составляла 90 нм/мин. Время травления выбирали для полного удаления слоя 2.
После этого посредством механической шлифовки\полировки кремния происходило утонение слоя 3 до толщины 200 нм.
При получении гетероструктуры методом газофазной эпитаксии в качестве прекурсоров были использованы триметилалюминий (99,999%), триметилгаллий (99,999%) и аммиак (99,9999%). В качестве газа-носителя использовали водород (99,999%). Сначала на подложке кремния выращивались буферные слои AlxGai-xN (0<х<1) с толщиной 1 мкм при температурах 795- 925 °С. Давление в процессе роста буферных слоев поддерживалось равным 5 КПа. После этого осуществлялось формирование слоя GaN толщиной 5 мкм при температуре 930 °С и давлении 10 кПа. После слоя GaN выращивались барьерные слои A1N или AlxGai-xN (0,2<х<1) толщиной 30 нм при температуре 900 °С. В завершение наносили слой диэлектрика S1O2 толщиной 10 нм при температуре 900 °С.
В результате была получена гетероэпитаксиальная структура с алмазным теплоотводом, имеющая теплопроводность 514 Вт/(м*К) и термическое сопротивление 201 м2*К/ГВт.
Заявляемая группа изобретений может быть широко использована в области полупроводниковой техники при изготовлении таких сверхвысокочастотных приборов и приборов силовой электроники как гетеропереходные полевые транзисторы (НЕМТ), биполярные транзисторы (BJT), гетеробиполярные транзисторы (НВТ), p-i-n диоды, диоды с барьером Шотки, выпрямители и т.д. за счет улучшения отвода тепла от структуры полупроводникового прибора, что позволит улучшить рабочие характеристики полупроводниковых приборов и масштабировать данную технологию изготовления по заявленному способу на подложки различных диаметров вплоть до 300 мм.
Источники информации
1. Ю.В. Федоров Широкозонные гетероструктуры (А1, Ga, In)N и приборы на их основе для миллиметрового диапазона длин волн // Электроника: НТВ -2011. -No. 2. С. 92-107.
2. Bulk GaN substrate market growing at 10% CAGR to $100m in 2022, from 60,000 wafers in 2016 // Semiconductor Today. Compounds&Advanced Silicon. - 2017. - March/April. - Vol. 12. - Issue 2, P.78-79.
3. A. Tanaka et al. Structural and electrical characterization of thick GaN layers on Si, GaN, and engineered substrates // J. Appl. Phys. - 2019. - vol. 125 - P.082517.
4. M. Asheghi et al. Temperature-Dependent thermal conductivity of single-crystal silicon layers in SOI Substrates // Journal of Heat Transfer. - 1998. - Vol. 120. - P. 30-36.
5. Zhe Cheng at al. Tunable thermal energy transport across diamond membranes and diamond-Si interfaces by nanoscale graphoepitaxy //ACS Appl. Mater. Interfaces -
2019. - Vol. 11. - No 20. - P. 18517-18527.
6. T.L. Bougher et al. Thermal boundary resistance in GaN films measured by time domain thermoreflectance with robust Monte Carlo uncertainty estimation // Nanoscale And Microscale Thermophysical Engineering. - 2016. - Vol. 20. - No. 1. - P.22-32.
H. Sun et al. Reducing GaN-on-diamond interfacial thermal resistance for high power transistor applications // AIP Applied Physics Letters. - 2015. - Vol. 106. - Iss. 11, P.111906.
Claims
1. Способ изготовления гетероэпитаксиальной структуры с алмазным теплоотводом для полупроводниковых приборов, основанный на выращивании на базовой многослойной подложке поликристаллического алмаза и эпитаксиальной структуры полупроводникового прибора на основе широкозонных Ш-нитридов, в котором после выращивания поликристаллического алмаза часть слоев базовой подложки удаляют до базового слоя, отличающийся тем, что в качестве базовой подложки используют многослойную подложку КНИ структуры, на одной поверхности слоя монокристаллического кремния с ориентацией поверхности (111) которой выращивают слой поликристаллического алмаза, производят удаление другого слоя монокристаллического кремния и слоя диоксида кремния КНИ структуры после нанесения слоя поликристаллического алмаза, а эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов формируют на другой поверхности слоя монокристаллического кремния с ориентацией поверхности (111).
2. Способ по п.1, отличающийся тем, что в качестве одного из слоев базовой подложки КНИ структуры используют монокристаллический кремний (c-Si) с ориентацией поверхности (111), или (110) или (100) толщиной 200-1200 мкм, а его удаление осуществляют путем травления кремния в парах дифторида ксенона или жидкостным травлением.
3. Способ по п.1, отличающийся тем, что в качестве слоя диэлектрика используют диоксид кремния толщиной не более 500 нм, а его удаление осуществляют методом жидкостного травления в растворах плавиковой кислоты или методом плазмохимического травления в смеси тетрафторида углерода и кислорода (CF4/O2).
4. Способ по п.1, отличающийся тем, что толщину слоя поликристаллического алмаза предпочтительно выбирают не менее 50 мкм.
5. Способ по п.1, отличающийся тем, что слой поликристаллического алмаза формируют после нанесения на поверхность монокристаллического кремния с ориентацией поверхности (111) монослоя алмазных наночастиц, размером 5-10 нм.
6. Способ по п.1, отличающийся тем, что осаждение монослоя алмазных наночастиц на поверхность кремния (111) осуществляют в ультразвуковой ванне из модифицированной 3% (w/w) водной суспензии алмазных наночастиц.
7. Способ по п.1, отличающийся тем, что температуру базовой подложки во время роста слоя поликристаллического алмаза поддерживают в интервале 750-1000 °С.
8. Способ по п.1, отличающийся тем, что толщину слоя монокристаллического кремния с ориентацией поверхности (111) после нанесения поликристаллического алмаза уменьшают не менее, чем до 0,2 мкм.
9. Способ по п.1, отличающийся тем, что эпитаксиальную структуру полупроводникового прибора формируют на основе широкозонных 111- нитридов в виде AlxGai-xN/GaN/AlxGai-xN (0<х<1).
10. Способ по п.9, отличающийся тем, что слой GaN в эпитаксиальной структуре полупроводникового прибора на основе широкозонных Ш-нитридов легирован примесью р-типа.
11. Способ по п.9, отличающийся тем, что формирование эпитаксиальной структуры полупроводникового прибора осуществляют путем формирования на слое кремния с ориентацией поверхности (111) буферных слоев AlxGai-xN (0<х<1), на поверхности которых выращивают слой нитрида галлия, после чего формируют барьерные слои AIN или AlxGai- N (0,2<х<1).
12. Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов, содержащая базовую подложку, поликристаллический слой алмаза и эпитаксиальную структуру полупроводникового прибора на основе широкозонных Ш-нитридов, отличающаяся тем, что базовая подложка выполнена на основе КНИ структуры, на одной поверхности слоя монокристаллического кремния с ориентацией
поверхности (111) которой нанесен слой поликристаллического алмаза, а на другой поверхности слоя монокристаллического кремния с ориентацией поверхности (111) КНИ структуры с предварительно удаленными слоями диэлектрика и другого слоя монокристаллического кремния, выполнена эпитаксиальная структура полупроводникового прибора на основе широкозонных Ш-нитридов.
13. Гетероэпитаксиальная структура по п.12, отличающаяся тем, что толщина слоя поликристаллического алхмаза составляет не менее 50 мкм.
14 Гетероэпитаксиальная структура по п.12, отличающаяся тем, что эпитаксиальная структура полупроводникового прибора выполнена на основе широкозонных Ш-нитридов в виде AlxGai-xN/GaN/AlxGai-xN (0<х<1).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20945785.2A EP4187576A4 (en) | 2020-07-24 | 2020-07-24 | HETERO-EPITAXIAL STRUCTURE WITH DIAMOND HEAT DISSIPATION |
| KR1020237006515A KR20230056686A (ko) | 2020-07-24 | 2020-07-24 | 다이아몬드 방열판을 갖는 헤테로에피택셜 구조 |
| US18/017,458 US20230307249A1 (en) | 2020-07-24 | 2020-07-24 | Heteroepitaxial structure with a diamond heat sink |
| PCT/RU2020/000391 WO2022019799A1 (ru) | 2020-07-24 | 2020-07-24 | Гетероэпитаксиальная структура с алмазным теплоотводом |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/RU2020/000391 WO2022019799A1 (ru) | 2020-07-24 | 2020-07-24 | Гетероэпитаксиальная структура с алмазным теплоотводом |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2022019799A1 true WO2022019799A1 (ru) | 2022-01-27 |
Family
ID=79728897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/RU2020/000391 WO2022019799A1 (ru) | 2020-07-24 | 2020-07-24 | Гетероэпитаксиальная структура с алмазным теплоотводом |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230307249A1 (ru) |
| EP (1) | EP4187576A4 (ru) |
| KR (1) | KR20230056686A (ru) |
| WO (1) | WO2022019799A1 (ru) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117568925A (zh) * | 2023-11-28 | 2024-02-20 | 中国人民解放军国防科技大学 | 一种金刚石-类金刚石结构晶圆的制备方法 |
| CN117646275A (zh) * | 2024-01-30 | 2024-03-05 | 北京大学 | 一种大尺寸高热导率iii族氮化物外延材料的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2368031C1 (ru) | 2008-04-01 | 2009-09-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Способ изготовления полупроводникового прибора |
| RU2507634C1 (ru) | 2012-09-24 | 2014-02-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Полупроводниковый прибор и способ его изготовления |
| RU2519054C1 (ru) | 2012-12-25 | 2014-06-10 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Мощный транзистор свч с многослойной эпитаксиальной структурой |
| RU2519055C1 (ru) | 2012-12-25 | 2014-06-10 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Мощный транзистор свч |
| RU2534442C1 (ru) | 2013-07-04 | 2014-11-27 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" | Способ изготовления мощного свч-транзистора |
| RU2581726C1 (ru) | 2015-03-24 | 2016-04-20 | федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Мощный сверхвысокочастотный транзистор на основе нитрида галлия |
| CN106504988A (zh) * | 2016-11-30 | 2017-03-15 | 陕西科技大学 | 一种金刚石热沉衬底GaN HEMTs制备方法 |
| US20170170094A1 (en) * | 2015-12-09 | 2017-06-15 | Honeywell Federal Manufactring & Technologies, Llc | Method of forming an integrated circuit with heat-mitigating diamond-filled channels |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US20060113545A1 (en) * | 2004-10-14 | 2006-06-01 | Weber Eicke R | Wide bandgap semiconductor layers on SOD structures |
| US7888171B2 (en) * | 2008-12-22 | 2011-02-15 | Raytheon Company | Fabricating a gallium nitride layer with diamond layers |
| US10720374B2 (en) * | 2016-02-04 | 2020-07-21 | Mitsubishi Electric Corporation | Semiconductor substrate |
-
2020
- 2020-07-24 EP EP20945785.2A patent/EP4187576A4/en active Pending
- 2020-07-24 US US18/017,458 patent/US20230307249A1/en active Pending
- 2020-07-24 KR KR1020237006515A patent/KR20230056686A/ko active Search and Examination
- 2020-07-24 WO PCT/RU2020/000391 patent/WO2022019799A1/ru active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2368031C1 (ru) | 2008-04-01 | 2009-09-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Способ изготовления полупроводникового прибора |
| RU2507634C1 (ru) | 2012-09-24 | 2014-02-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Полупроводниковый прибор и способ его изготовления |
| RU2519054C1 (ru) | 2012-12-25 | 2014-06-10 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Мощный транзистор свч с многослойной эпитаксиальной структурой |
| RU2519055C1 (ru) | 2012-12-25 | 2014-06-10 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Мощный транзистор свч |
| RU2534442C1 (ru) | 2013-07-04 | 2014-11-27 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" | Способ изготовления мощного свч-транзистора |
| RU2581726C1 (ru) | 2015-03-24 | 2016-04-20 | федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Мощный сверхвысокочастотный транзистор на основе нитрида галлия |
| US20170170094A1 (en) * | 2015-12-09 | 2017-06-15 | Honeywell Federal Manufactring & Technologies, Llc | Method of forming an integrated circuit with heat-mitigating diamond-filled channels |
| CN106504988A (zh) * | 2016-11-30 | 2017-03-15 | 陕西科技大学 | 一种金刚石热沉衬底GaN HEMTs制备方法 |
Non-Patent Citations (8)
Also Published As
| Publication number | Publication date |
|---|---|
| US20230307249A1 (en) | 2023-09-28 |
| EP4187576A1 (en) | 2023-05-31 |
| KR20230056686A (ko) | 2023-04-27 |
| EP4187576A4 (en) | 2024-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2820173B1 (en) | Template for gallium-nitride-on-diamond wafer deposition | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| EP1883103A2 (en) | Deposition of group III-nitrides on Ge | |
| CN113690298A (zh) | 半导体复合衬底、半导体器件及制备方法 | |
| JP2015512151A (ja) | 窒化ガリウムナノワイヤに基づくエレクトロニクス | |
| JP4457564B2 (ja) | 半導体装置の製造方法 | |
| CN101145516A (zh) | 硅基氮化物单晶薄膜的外延结构及生长方法 | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| CN108878266B (zh) | 一种在多晶或非晶衬底上生长单晶氮化镓薄膜的方法 | |
| EP3977507A1 (en) | Incorporating semiconductors on a polycrystalline diamond substrate | |
| WO2022019799A1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом | |
| CN110211880B (zh) | 金刚石基氮化镓hemt结构制造方法 | |
| US20140159055A1 (en) | Substrates for semiconductor devices | |
| CN110828291A (zh) | 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法 | |
| RU2368031C1 (ru) | Способ изготовления полупроводникового прибора | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| CN117080183A (zh) | 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用 | |
| RU2802796C1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления | |
| CN115763533A (zh) | 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法 | |
| KR102393733B1 (ko) | 반도체용 다이아몬드 박막 제조방법 | |
| CN110670138A (zh) | 用于氮化铝单晶生长的复合籽晶及其制备方法 | |
| CN110444598A (zh) | 高电子迁移率晶体管及其制备方法 | |
| WO2023100540A1 (ja) | 窒化物半導体基板及びその製造方法 | |
| CN117936365A (zh) | 半导体器件的制作方法 | |
| CN113594110A (zh) | 一种半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20945785 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 18017458 Country of ref document: US |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2020945785 Country of ref document: EP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2022132983 Country of ref document: RU |
|
| ENP | Entry into the national phase |
Ref document number: 2020945785 Country of ref document: EP Effective date: 20230224 |