KR102393733B1 - 반도체용 다이아몬드 박막 제조방법 - Google Patents

반도체용 다이아몬드 박막 제조방법 Download PDF

Info

Publication number
KR102393733B1
KR102393733B1 KR1020200054657A KR20200054657A KR102393733B1 KR 102393733 B1 KR102393733 B1 KR 102393733B1 KR 1020200054657 A KR1020200054657 A KR 1020200054657A KR 20200054657 A KR20200054657 A KR 20200054657A KR 102393733 B1 KR102393733 B1 KR 102393733B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide layer
diamond thin
substrate
manufacturing
Prior art date
Application number
KR1020200054657A
Other languages
English (en)
Other versions
KR20210137295A (ko
Inventor
배시영
정성민
이명현
신윤지
서지연
김경호
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020200054657A priority Critical patent/KR102393733B1/ko
Publication of KR20210137295A publication Critical patent/KR20210137295A/ko
Application granted granted Critical
Publication of KR102393733B1 publication Critical patent/KR102393733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/272—Diamond only using DC, AC or RF discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체용 다이아몬드 박막의 제조방법에 관한 것으로, 본 발명의 일 측면에 따르면 반도체용 다이아몬드 박막의 제조방법은 기판 상에 습식 식각이 가능한 결정상의 산화물층을 형성하는 단계 및 상기 산화물층 상에 플라즈마를 사용하여 다이아몬드 박막을 형성하는 단계를 포함한다.

Description

반도체용 다이아몬드 박막 제조방법{MANUFACTURING SEMICONDUCTOR THIN FILM OF DIAMOND}
본 발명은 반도체용 다이아몬드 박막 제조방법에 관한 것으로, 보다 상세하게는, 다결정 다이아몬드 박막의 형성 및 분리가 용이한 반도체용 다이아몬드 박막 제조방법에 관한 것이다.
다이아몬드는 반도체로서 매우 뛰어난 특성을 가지고있다. 다이아몬드는, 실온에서 5.47eV의 넓은 밴드갭을 가지며, 절연 파괴 전계 강도가 10 MV/cm로 높으며, 고전압 동작이 가능한 특징이 있다. 또한, 매우 우수한 열전도율과 방열성을 가지고 있으며, 캐리어 이동도와 포화 드리프트 속도가 높아 고속 반도체 소재로 적합하다.
이러한 다이아몬드의 우수한 특성으로 인해, 다이아몬드는 고전력 동작을 위한 전력반도체 소자로 매우 각광을 받고 있으며, 2.5kV 이상의 전력소자에서는 실리콘카바이드(SiC), 갈륨나이트라이드(GaN), 갈륨아세나이드(GaAs) 소재보다 매우 우수한 동작 특성을 보인다.
천연 단결정 다이아몬드는 매우 고가이므로, 반도체용 소재로 사용하는데 어려움이 있으며, 반도체 기판 상에 인공적으로 다이아몬드 박막을 형성하는 기술이 많이 연구되고 있다.
다이아몬드의 반도체 소재로 활용하기 위해서는 기판 상에 결정성을 갖는 다이아몬드를 형성해야하며, 이를 위해, 핫 필라멘트(Hot filament) 또는 마이크로웨이브(Microwave) 를 사용하여 1000℃이상의 고온환경에서 다이아몬드 박막을 성장시키는 방식이 주로 사용된다. 그러나, 상술한 방법들은 다이아몬드 박막이 기판과 매우 강하게 결합시켜 물리적인 방법으로 다이아몬드 박막을 기판으로부터 분리가 매우 어렵게 만드는 단점이 있다.
특히, 전력 반도체 소자의 방열 특성을 개선하기 위해서 방열 특성이 우수한 다이아몬드 박막을 방열 기판으로 활용할 필요가 있으며, 다이아몬드 박막을 기판으로부터 용이하게 분리시킬 수 있는 기술이 요구된다.
한편, 전술한 배경기술은 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
일본공개특허 1998-284656호
본 발명의 일 실시예는 다결정의 다이아몬드 박막을 용이하게 성장시킬 수 있는 반도체용 다이아몬드 박막 제조방법을 제공하는데 목적이 있다.
또한, 본 발명의 일 실시예는 기판으로부터 다이아몬드 박막을 용이하게 분리할 수 있는 반도체용 다이아몬드 박막 제조방법을 제공하는 데에 목적이 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 일 측면에 따르면 반도체용 다이아몬드 박막의 제조방법은 기판 상에 습식 식각이 가능한 결정상의 산화물층을 형성하는 단계 및 상기 산화물층 상에 플라즈마를 사용하여 다이아몬드 박막을 형성하는 단계를 포함한다.
본 발명의 다른 일 측면에 따르면, 상기 플라즈마를 사용하여 다이아몬드 박막을 형성하는 단계 이후에, 상기 습식 식각을 통해 상기 산화물층을 제거하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 일 측면에 따르면, 상기 기판 상에 습식 식각이 가능한 결정상의 상기 산화물층을 형성하는 단계는, 상기 기판 상에 상기 산화물층을 100nm 이상의 두께로 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 일 측면에 따르면, 상기 산화물층 상에 상기 플라즈마를 사용하여 상기 다이아몬드 박막을 형성하는 단계는, 상기 산화물층의 상면의 일부를 노출시키는 구조를 포함하는 상기 다이아몬드 박막을 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 일 측면에 따르면, 상기 습식 식각을 통해 상기 산화물층을 제거하는 단계는, 불화수소(HF) 계열의 식각액을 통해 상기 산화물층을 제거하는 단계를 포함할 수 있다.
본 발명의 또 다른 일 측면에 따르면, 상기 산화물층은 상기 불화수소 계열의 상기 식각액에 대한 식각 선택비가 상기 다이아몬드 박막 대비 10: 1이상일 수 있다.
본 발명의 또 다른 일 측면에 따르면, 상기 산화물층은 산화갈륨, 산화알루미늄, 산화실리콘, 산화아연, 산화마그네슘, 산화주석 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 또 다른 일측면에 따르면, 상기 기판 상에 상기 습식 식각이 가능한 결정상의 상기 산화물층을 형성하는 단계는, 미스트 화학기상증착(mist-CVD), 수소화물 기상 에피택시(HVPE), 분자빔 에피택시(MBE), 펄스 레이저 증착(PLD), 유기금속 화학기상증착(MOCVD) 중 적어도 어느 하나의 증착 공정으로 상기 산화물층을 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 일측면에 따르면, 상기 산화물층은 산화갈륨을 포함하고,
상기 산화물층 상에 상기 플라즈마를 사용하여 상기 다이아몬드 박막을 형성하는 단계는, 상기 산화물층이 형성된 상기 기판을 리액터에 삽입하는 단계, 상기 리액터에 수소 및 메탄을 포함하는 반응가스를 주입하는 단계, 및 상기 리액터에 13.56MHz 이상의 주파수를 갖는 교류 전원을 인가하여 플라즈마를 형성하여 상기 산화물층 상에 상기 다이아몬드 박막을 증착하는 단계를 포함할 수 있다.
본 발명의 또 다른 일측면에 따르면, 상기 기판은 실리콘(Si), 그라파이트(Graphite), 사파이어(Sapphire), 실리콘 카바이드(SiC), 알루미늄 나이트라이드(AlN) 중 적어도 어느 하나로 구성된 기판일 수 있다.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 본 발명의 일 실시예는 기판의 종류에 상관없이 다결정 다이아몬드 박막을 용이하게 형성할 수 있는 반도체용 다이아몬드 박막의 제조방법을 제공할 수 있다.
또한, 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 습식 식각에 의해 다이아몬드 박막을 기판으로부터 용이하게 분리할 수 있는 반도체용 다이아몬드 박막의 제조방법을 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법을 설명하기 위한 흐름도이다.
도 2a 내지 2b는 도1 의 반도체용 다이아몬드 박막의 제조방법의 각 단계들을 설명하기 위한 도면들이다.
도 3은 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막의 제조방법을 설명하기 위한 흐름도이다.
도 4a 내지 도 4c는 도 3의 반도체용 다이아몬드 박막의 제조방법의 각 단계들을 설명하기 위한 도면들이다.
도 5는 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막의 제조방법에 따라 형성된 다이아몬드 박막의 일 예를 도시한 사시도이다.
도 6a 및 6b는 본 발명의 실시예들에 따른 반도체용 다이아몬드 박막의 제조방법에 따라 형성된 다이아몬드 박막의 SEM 단면 이미지이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법의 흐름도이다.
도 2a 내지 2b는 도1 의 반도체용 다이아몬드 박막의 제조방법의 각 단계들을 설명하기 위한 도면들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법은 기판 상에 습식 식각이 가능한 결정상의 산화물층을 형성(S110)한다.
도 2a를 참조하면, 산화물층(120)을 형성하기에 앞서 기판(110)이 제공된다. 기판(110)은 산화물층(120)과 다이아몬드 박막을 지지하는 구성으로서, 반도체 소자용 박막에 사용되는 기판일 수 있다. 예를 들어, 기판(110)은 실리콘(Si), 사파이어(Sapphire), 그라파이트(Graphite), 실리콘 카바이드(SiC), 알루미늄 나이트라이드(AlN) 중 적어도 어느 하나로 구성될 수 있다. 상술한 재질의 기판(110)은 가격이 비교적 저렴하고, 표면 연마가 용이하며, 열팽창에 따른 응력이 거의 발생되지 않으므로, 산화물층(120) 및 다이아몬드 박막 형성에 적합한 환경을 제공해줄 수 있다. 그러나, 기판(110)의 재질이 이에 한정되는 것은 아니다. 기판(110)의 크기 및 두께는 공정 조건에 따라 자유롭게 선택될 수 있다.
산화물층(120)은 기판(110)상에 형성되고, 상부에 형성될 다이아몬드 박막의 성장을 위한 지지면을 제공한다.
산화물층(120)은 산화갈륨(Ga2O3), 산화알루미늄(Al2O3), 산화실리콘(SiO2), 산화아연(ZnO), 산화마그네슘(MgO), 산화주석(SnO2) 중 적어도 어느 하나로 형성될 수 있다.
산화물층(120)은 결정상을 갖도록 형성될 수 있다. 예를 들어, 산화물층(120)은 미스트 화학기상증착(Mist-CVD), 수소화물 기상 에픽택시(HVPE), 분자빔 에피택시(MBE), 펄스 레이저 증착(PLD), 유기금속 화학기상증착(MOCVD) 중 적어도 어느 하나의 증착공정으로 형성될 수 있다. 특히, Mist-CVD의 경우, 낮은 공정온도, 상압에서 구동 가능하다는 장점이 있으므로, 다른 공정대비 저렴한 장점이 있으며, HCl, Cl2와 같은 유해한 전구체를 사용하지 않으므로, 환경에 대한 안정성이 제공될 수 있는 이점이 있다.
산화물층(120)이 Mist-CVD 에 의해 형성될 경우, 갈륨, 알루미늄, 실리콘, 아연, 마그네슘, 주석 중 적어도 어느 하나를 포함하는 금속염 전구체 용액을 초음파 분무 진동자를 통해 에어로졸 형태로 분사하고, 캐리어 가스(carrier gas)를 통해 리액터로 공급하고, 리액터 내에서 고온을 가함으로써, 기체화된 전구체와 기판의 반응을 유도하는 방식으로 산화물층(120)이 증착될 수 있다. 그러나, 산화물층(120)의 형성 방식이 이에 한정되는 것은 아니며, 산화물층(120)은 상술한 HVPE, MBE, PLD, MOCVD 등의 공정을 통해 형성될 수 있다.
몇몇 실시예에서, 산화물층(120)이 형성된 이후, 800℃ 이상의 온도로 열처리하는 단계가 추가적으로 수행될 수 있다. 이 경우, 산화물층(120)의 열적 안정성이 향상될 수 있다.
한편, 산화물층(120)은 습식 식각이 가능하도록 형성될 수 있다. 구체적으로, 산화물층(120)은 불화수소(HF) 계열의 식각 액에 식각이 가능한 층일 수 있다. 산화물층(120)이 습식 식각이 가능하도록 형성됨에 따라 다이아몬드 박막과 기판(110)의 분리가 용이해질 수 있다. 이에 대한 상세한 설명은 도 3 내지 5를 참조하여 후술하기로 한다.
다시 도 1을 참조하면, 산화물층 상에 플라즈마를 사용하여 다이아몬드 박막을 형성(S120)한다.
도 2b를 참조하면, 산화물층(120) 상에 다이아몬드 박막(130)이 형성된다. 다이아몬드 박막(130)은 RF-화학기상증착(RF-CVD) 또는 마이크로웨이브 화학기상증착(MW-CVD)의 공정을 통해 플라즈마를 형성하고, 플라즈마 환경에서 다이아몬드 박막의 결정을 성장시키는 방식으로 형성될 수 있다.
구체적으로, 산화물층(120)이 형성된 기판(110)이 리액터에 삽입된다. 리액터는 플라즈마 환경을 제공해줄 수 있는 챔버로서, 극한의 플라즈마 생성 환경에 견딜 수 있는 쿼츠(quartz)로 형성된 튜브 형태의 챔버일 수 있다.
이후, 리액터 내로 수소(H2) 가스와 메탄(CH4) 가스가 주입되고, 리액터 내에 교류 전원이 인가되어 플라즈마가 생성된다. 이 경우, 수소 가스 및 메탄 가스는 각각, 1 내지 1,000 sccm(standard cubic centimeter per minute)으로 주입될 수 있으며, 교류 전원은 13.46MHz 이상의 주파수를 가지며, 0.1 내지 10 kW의 파워를 가질 수 있다. 리액터 내의 압력은 0.1 내지 100 torr일 수 있다.
교류 전원에 의해 리액터 내에 수소 및 메탄 가스의 활성화된 라디칼들이 발생되며, 산화물층(120) 상에 표면 반응을 일으켜, 다이아몬드 박막(130)이 형성될 수 있다.
한편, 산화물층(120)은 결정상을 포함하므로, 산화물층(120) 상에 형성된 다이아몬드 박막(130)은 결정성이 우수해질 수 있다. 또한, 산화물층(120)이 산화갈륨으로 형성된 경우, 산화물층(120) 상에서 표면 반응이 좀더 활발하게 유도되어 다이아몬드의 핵 형성이 유리할 수 있으며, 다이아몬드 박막(130)이 용이하게 형성될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법은 기판(110) 상에 결정상의 산화물층(120)을 형성한 후, 플라즈마를 사용하여 다이아몬드 박막(130)을 형성한다. 즉, 기판(110) 상에 다이아몬드 박막(130)을 직접 형성하지 않고, 산화물층(120)을 먼저 형성한 후 산화물층(120) 상에 다이아몬드 박막(130)을 형성한다. 다이아몬드는 박막 형성이 매우 어려우며, 일반적으로, 고온, 고압 공정을 통해 박막이 형성되므로, 다이아몬드 박막(130)을 형성하기 위해서는 기판(110)의 종류가 한정적일 수 밖에 없다. 그러나, 본 발명의 일 실시예에 따르면, 다이아몬드 박막(130)은 산화물층(120) 상에 형성될 수 있으므로, 기판(110)의 선택의 폭이 넓어질 수 있는 이점이 있다.
또한, 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법은 산화물층(120)을 Mist-CVD에 의해 형성하고, 다이아몬드 박막(130)은 RF-CVD 또는 MW-CVD에 의해 형성될 수 있다. 상기 공정들은 다른 공정들 대비 저렴한 공정에 해당하므로, 다이아몬드 박막(130)의 제조비용이 절감되는 이점을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법은 산화물층(120)이 습식 식각에 의해 제거될 수 있으므로, 다이아몬드 박막(130)을 기판(110)으로부터 용이하게 분리할 수 있는 이점이 있다. 상술한 이점에 대해 보다 상세히 설명하기 위해 도 3 내지 도 5를 참조한다.
도 3은 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막의 제조방법을 설명하기 위한 흐름도이다. 도 4a 내지 도 4c는 도 3의 반도체용 다이아몬드 박막의 제조방법의 각 단계들을 설명하기 위한 도면들이다. 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막 제조방법은 도 1 내지 도 2b를 참조하여 설명한 반도체용 다이아몬드 박막 제조방법과 비교하여 습식 식각을 통해 산화물층을 제거하는 단계(S330)를 더 포함하는 것을 제외하고는 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막 제조방법과 실질적으로 동일하다. 이에, 중복되는 내용에 대한 설명은 생략하기로 한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막 제조방법은 기판 상에 습식 식각이 가능한 결정상의 산화물층을 형성(S310)한다.
도 4a를 참조하면, 상술한 바와 같이, 산화물층(120)은 산화갈륨, 산화알루미늄, 산화실리콘, 산화아연, 산화마그네슘, 산화주석 등으로 형성될 수 있다.
상술한 재료들로 형성된 산화물층(120)은 HF 계열의 식각 액에 습식 식각이 가능할 수 있다. 이 경우, 산화물층(120)의 HF 계열의 식각 액에 대한 식각 선택비는 산화물층(120) 상에 형성되는 다이아몬드 박막 대비 10: 1이상일 수 있다. 이에, 기판(110), 산화물층(120) 및 다이아몬드 박막의 적층 구조체를 HF 계열의 식각 액에 노출하는 경우, 식각 액에 의해 산화물층(120) 만이 선택적으로 제거될 수 있다. 만약, 산화물층(120)의 식각 선택비가 다이아몬드 박막 대비 10: 1 미만인 경우, 산화물층(120)의 습식 식각이 어려울 수 있으며, 다이아몬드 박막의 분리 공정이 어려울 수 있다.
산화물층(120)은 100nm 이상의 두께(t)로 형성될 수 있다. 만약, 산화물층(120)이 100nm 미만의 두께(t)로 형성되는 경우, 산화물층(120)이 너무 얇아 식각 액에 의한 선택적 식각이 어려울 수 있다.
상술한 바와 같이, 산화물층(120)은 Mist-CVD, HVPE, MBE, PLD, MOCVD 등의 공정을 통해 형성될 수 있다.
다시 도 3을 참조하면, 이후, 산화물층 상에 플라즈마를 사용하여 다이아몬드 박막을 형성(S320)한다.
도 4b를 참조하면, 다이아몬드 박막(130)은 상술한 바와 같이, 결정상의 산화물층(120) 상에 RF-CVD, MW-CVD 등의 공정을 통해 형성될 수 있다.
다시 도 3을 참조하면, 플라즈마를 사용하여 다이아몬드 박막을 형성한 후에 습식 식각을 통해 산화물층을 제거(S330)한다.
도 4c를 참조하면, 기판(110), 산화물층(120) 및 다이아몬드 박막(130)이 적층된 적층 구조물은 HF 계열의 식각액에 노출될 수 있다. 상술한 바와 같이, HF 계열의 식각액에 대한 산화물층(120)의 다이아몬드 박막(130) 대비 식각 선택비는 10:1 이상이므로, 적층 구조물에서 산화물층(120) 만이 선택적으로 제거될 수 있다.
적층 구조물을 식각액에 노출시키는 시간은 상온에서 0.1 내지 10시간일 수 있다. 그러나, 식각액 노출 시간이 이에 한정되는 것은 아니며, 식각액에 대한 노출시간은 산화물층(120)의 두께(t) 및 넓이에 비례하도록 결정될 수 있다. 또한, 식각액에 대한 노출시간은 산화물층(120)에 대한 식각률에 반비례하도록 결정될 수 있다. 예를 들어, 산화물층(120)의 두께(t)가 100nm 이고, 산화물층(120)이 2인치 기판(110) 전면에 형성되었고, HF 계열의 식각액에 대한 식각률이 0.5mm/min 인 경우, 산화물층(120)의 제거 시간은 50분일 수 있으며, 적층 구조물은 50분 동안 식각액에 노출될 수 있다.
몇몇 실시예에서, 산화물층(120)의 식각 효율을 증대하기 위해, 다이아몬드 박막(130)에는 산화물층(120)의 일면을 노출시키는 노치(notch)구조 내지 홀(hole)이 형성될 수 있다. 이에 대한 상세한 설명을 위해 도 5를 함께 참조한다.
도 5는 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막의 제조방법에 따라 형성된 다이아몬드 박막의 일 예를 도시한 사시도이다.
도 5를 참조하면, 다이아몬드 박막(530)에는 적어도 하나의 노치(N1, N2, N3)가 형성될 수 있다. 예를 들어, 다이아몬드 박막(530)의 외곽 경계선을 따라 제1 노치(N1), 제2 노치(N2) 및 제3 노치(N3)가 각각 이격되어 형성될 수 있다.
제1 노치(N1), 제2 노치(N2) 및 제3 노치(N3)가 형성됨에 따라 다이아몬드 박막(530) 하부에 형성된 산화물층(120)의 일면이 노출될 수 있다. 이 경우, 습식 삭각을 수행하는 과정에서 식각액은 제1 노치(N1), 제2 노치(N2) 및 제3 노치(N3)를 통해 산화물층(120)에 좀더 용이하게 접촉될 수 있으며, 산화물층(120)의 식각이 좀더 효율적으로 이루어질 수 있다. 특히, 이러한 구조는 산화물층(120)의 두께가 얇고, 다이아몬드 박막(530)의 면적이 넓은 경우에 식각 효율을 더욱 향상 시켜줄 수 있다.
비록 도 5에는 다이아몬드 박막(530)이 원통형의 제1 노치(N1), 제2 노치(N2) 및 제3 노치(N3)를 포함하는 것으로 도시되어 있으나, 노치(N1, N2, N3)의 형태 및 개수는 특별히 한정되지 않으며, 다양하게 선택될 수 있다. 또한, 노치(N1, N2, N3)형태가 아니어도 산화물층(120)의 일면을 노출시켜 식각액의 침투를 용이하게할 수 있는 구조라면, 어떠한 구조라도 본 발명에 적용될 수 있다. 예를 들어, 다이아몬드 박막(530)에 홀을 형성하여 산화물층(120)의 일면을 노출시키거나 다이아몬드 박막(530)의 직경을 산화물층(120)보다 작게 함으로써, 산화물층(120)의 상면을 노출시킬 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 박막 제조방법은 다이아몬드 박막을 형성하는 단계(S320) 이후에, 습식 식각을 통해 산화물층을 제거하는 단계(S330)를 더 포함한다. 산화물층(120)은 기판(110)의 종류에 관계 없이 결정성을 갖는 다이아몬드 박막(130)의 형성을 용이하게 해주는 중간층으로 기능 할 뿐 아니라, 다이아몬드 박막(130)을 기판(110) 물리적으로 이격시키고, 습식 식각을 통해 용이하게 제거됨으로써, 다이아몬드 박막(130)을 기판(110)으로부터 용이하게 분리시키는 희생층으로 기능한다. 앞서 언급한 바와 같이, 다이아몬드 박막(130)은 우수한 방열특성을 가지므로, 전력 반도체의 방열판으로 사용시 다이아몬드 박막(130)을 기판(110)으로부터 분리할 필요가 있다. 본 발명의 다른 실시예에 따른 반도체용 다이아몬드 제조방법은 다이아몬드 박막(130)이 산화물층(120) 상에 형성되고, 산화물층(120)은 HF 계열의 식각액에 용이하게 제거될 수 있으므로, 화학적 방법을 통해 다이아몬드 박막(130)이 용이하게 기판(110)으로부터 분리될 수 있는 이점이 있다.
도 6은 본 발명의 실시예들에 따른 반도체용 다이아몬드 박막의 제조방법에 따라 형성된 다이아몬드 박막의 SEM 단면 이미지이다.
구체적으로, 도 6의 (a)는 본 발명의 일 실시예에 따른 반도체용 다이아몬드 박막의 제조방법에 따라 제조한 기판, 산화물층 및 다이아몬드 박막의 적층 구조물의 단면 SEM 이미지이며, 도 6의 (b)는 (a)의 부분 확대도이다.
도 6의 적층 구조물은 2인치 사파이어 기판(110) 상에 산화갈륨으로 형성된 산화물층(120)을 0.464mm 두께로 형성하고, 산화물층(120) 상에 다이아몬드 박막(130)을 8.925mm 두께로 형성함으로써, 제조되었다.
산화물층(120)은 상압(1atm)에서 갈륨 수용액 300mL를 사용하여 Mist-CVD 를 통해 형성되었다. 산화갈륨의 성장온도는 500℃ 였으며, 미스트 유량은 5L/min이었으며, 산화갈륨의 성장속도는 500nm/hr였다.
다이아몬드 박막(130)은 산화갈륨의 산화물층(120) 상에 메탄가스, 수소가스 및 아르곤(Ar)가스를 사용하여 RF-CVD를 통해 형성되었다. 리액터의 압력은 0.55 Torr였으며, 성장온도는 700 내지 1,000℃에서 제어되었으며, 플라즈마 파워는 1,500 내지 2,000W의 범위에서 제어되었다. 다이아몬드 박막(130)의 성장률은 2,000nm/hr 였다.
도 6의 (a) 에 도시된 바와 같이, 다이아몬드 박막(130)은 결정상의 산화물층(120) 상에 균일한 두께로 형성됨을 알 수 있다. 또한, 도 6의 (b)에 도시된 바와 같이, 산화물층(120) 상에서 다결정의 다이아몬드 박막(130)이 성장되었으며, 다이아몬드 박막(130)의 결정립이 균일하게 형성되어 있음을 알 수 있다.
이를 통해, 본 발명의 실시예들에 따른 반도체용 다이아몬드 박막의 제조방법은 다결정의 다이아몬드 박막(130)을 산화물층(120) 상에 용이하게 제공할 수 있음을 알 수 있으며, 기판(110)의 종류에 상관없이 다결정의 다이아몬드 박막(130)이 제공될 수 있음을 알 수 있다.
한편, 산화갈륨으로 형성된 산화물층(120)은 HF 계열의 식각액에 용이하게 제거될 수 있음을 확인할 수 있었다. 구체적으로, 도 6의 구조물을 불화수소, 수산화갈륨(KOH) 및 BOE(buffered oxide etch) 수용액에 약 1시간 정도 노출시 다이아몬드 박막(130)은 거의 식각되지 않음을 알 수 있었으며, 산화물층(120)이 선택적으로 제거되어 다이아몬드 박막(130)을 기판(110)으로부터 용이하게 분리할 수 있었다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 기판 120: 산화물층
130, 530: 다이아몬드 박막

Claims (10)

  1. 기판 상에 습식 식각이 가능한 결정상의 산화물층을 중간층으로서 500℃ 에서 형성하는 단계;
    상기 산화물층을 800℃ 이상의 온도에서 열처리하는 단계; 및
    상기 산화물층 상에 플라즈마를 사용하여 다이아몬드 박막을 직접 형성하는 단계;
    를 포함하고 상기 산화물층은 산화갈륨인, 반도체용 다이아몬드 박막의 제조방법.
  2. 제1항에 있어서,
    상기 플라즈마를 사용하여 다이아몬드 박막을 형성하는 단계 이후에,
    상기 습식 식각을 통해 상기 산화물층을 제거하는 단계를 더 포함하는, 반도체용 다이아몬드 박막의 제조방법.
  3. 제2항에 있어서,
    상기 기판 상에 습식 식각이 가능한 결정상의 상기 산화물층을 형성하는 단계는,
    상기 기판 상에 상기 산화물층을 100nm 이상의 두께로 형성하는 단계를 포함하는, 반도체용 다이아몬드 박막의 제조방법.
  4. 제2항에 있어서,
    상기 산화물층 상에 상기 플라즈마를 사용하여 상기 다이아몬드 박막을 형성하는 단계는,
    상기 산화물층의 상면의 일부를 노출시키는 구조를 포함하는 상기 다이아몬드 박막을 형성하는 단계를 포함하는, 반도체용 다이아몬드 박막의 제조방법.
  5. 제2항에 있어서,
    상기 습식 식각을 통해 상기 산화물층을 제거하는 단계는,
    불화수소(HF) 계열의 식각액을 통해 상기 산화물층을 제거하는 단계를 포함하는, 반도체용 다이아몬드 박막의 제조방법.
  6. 제5항에 있어서,
    상기 산화물층은 상기 불화수소 계열의 상기 식각액에 대한 식각 선택비가 상기 다이아몬드 박막 대비 10: 1이상인, 반도체용 다이아몬드 박막의 제조방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 기판 상에 상기 습식 식각이 가능한 결정상의 상기 산화물층을 형성하는 단계는,
    미스트 화학기상증착(mist-CVD), 수소화물 기상 에피택시(HVPE), 분자빔 에피택시(MBE), 펄스 레이저 증착(PLD), 유기금속 화학기상증착(MOCVD) 중 적어도 어느 하나의 증착 공정으로 상기 산화물층을 형성하는 단계를 포함하는, 반도체용 다이아몬드 박막 제조방법.
  9. 제1항에 있어서,
    상기 산화물층 상에 상기 플라즈마를 사용하여 상기 다이아몬드 박막을 형성하는 단계는,
    상기 산화물층이 형성된 상기 기판을 리액터에 삽입하는 단계;
    상기 리액터에 수소 및 메탄을 포함하는 반응가스를 주입하는 단계; 및
    상기 리액터에 13.56MHz 이상의 주파수를 갖는 교류 전원을 인가하여 플라즈마를 형성하여 상기 산화물층 상에 상기 다이아몬드 박막을 증착하는 단계를 포함하는, 반도체용 다이아몬드 박막 제조방법.
  10. 제9항에 있어서,
    상기 기판은 실리콘(Si), 그라파이트(Graphite), 사파이어(Sapphire), 실리콘 카바이드(SiC), 알루미늄 나이트라이드(AlN) 중 적어도 어느 하나로 구성된 기판인, 반도체용 다이아몬드 박막 제조방법.
KR1020200054657A 2020-05-07 2020-05-07 반도체용 다이아몬드 박막 제조방법 KR102393733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200054657A KR102393733B1 (ko) 2020-05-07 2020-05-07 반도체용 다이아몬드 박막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200054657A KR102393733B1 (ko) 2020-05-07 2020-05-07 반도체용 다이아몬드 박막 제조방법

Publications (2)

Publication Number Publication Date
KR20210137295A KR20210137295A (ko) 2021-11-17
KR102393733B1 true KR102393733B1 (ko) 2022-05-06

Family

ID=78702904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200054657A KR102393733B1 (ko) 2020-05-07 2020-05-07 반도체용 다이아몬드 박막 제조방법

Country Status (1)

Country Link
KR (1) KR102393733B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284656A (ja) 1997-04-10 1998-10-23 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜ヒートシンクの製造方法
KR100867518B1 (ko) * 2006-09-06 2008-11-07 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
GB201502954D0 (en) * 2015-02-23 2015-04-08 Element Six Technologies Ltd Compound semiconductor device structures comprising polycrystalline CVD diamond
JP6679022B2 (ja) * 2016-02-29 2020-04-15 信越化学工業株式会社 ダイヤモンド基板の製造方法
US10249495B2 (en) * 2016-06-28 2019-04-02 Applied Materials, Inc. Diamond like carbon layer formed by an electron beam plasma process
JP7078947B2 (ja) * 2017-02-06 2022-06-01 信越化学工業株式会社 ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers

Also Published As

Publication number Publication date
KR20210137295A (ko) 2021-11-17

Similar Documents

Publication Publication Date Title
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
US8349078B2 (en) Method of forming nitride semiconductor epitaxial layer and method of manufacturing nitride semiconductor device
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
KR20100019965A (ko) Ⅲ족 질화물 반도체층 접합 기판의 제조 방법
EP4223912A1 (en) Epitaxial wafer for ultraviolet light emitting elements, method for producing metal bonded susbtrate for ultraviolet light emitting elements, method for producing ultraviolet light emitting element, and method for producing ultraviolet light emitting element array
CN110783177A (zh) 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片
JPH11243253A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
KR102393733B1 (ko) 반도체용 다이아몬드 박막 제조방법
JP2003178976A (ja) 半導体装置およびその製造方法
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
US20050186757A1 (en) Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
RU2802796C1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления
CN117936365A (zh) 半导体器件的制作方法
US20230411140A1 (en) Method for producing a substrate for epitaxial growth of a gallium-based iii-n alloy layer
CN117888189A (zh) 自支撑单晶衬底的制作方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
KR20060076675A (ko) 질화물 반도체 및 이의 제조 방법
CN112133632A (zh) 减少高电子迁移率晶体管hemt应力的方法及hemt

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)