KR20100019965A - Ⅲ족 질화물 반도체층 접합 기판의 제조 방법 - Google Patents
Ⅲ족 질화물 반도체층 접합 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20100019965A KR20100019965A KR1020090072400A KR20090072400A KR20100019965A KR 20100019965 A KR20100019965 A KR 20100019965A KR 1020090072400 A KR1020090072400 A KR 1020090072400A KR 20090072400 A KR20090072400 A KR 20090072400A KR 20100019965 A KR20100019965 A KR 20100019965A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- substrate
- group iii
- iii nitride
- semiconductor layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 306
- 239000004065 semiconductor Substances 0.000 title claims abstract description 233
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 201
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 74
- 238000000137 annealing Methods 0.000 claims abstract description 63
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 239000001307 helium Substances 0.000 claims abstract description 14
- 229910052734 helium Inorganic materials 0.000 claims abstract description 14
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 88
- 150000002500 ions Chemical class 0.000 claims description 50
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 24
- 238000002441 X-ray diffraction Methods 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 abstract description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- -1 amine compound Chemical class 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 III족 질화물 반도체층 접합 기판의 제조 방법은, III족 질화물 반도체 기판의 한쪽 주표면으로부터 소정 깊이(D)의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온(I)을 주입하는 공정과, III족 질화물 반도체 기판의 주표면에 이조성(異組成) 기판을 접합하는 공정과, III족 질화물 반도체 기판을 이온(I)이 주입된 영역에서 분리함으로써, III족 질화물 반도체층 접합 기판을 얻는 공정과, III족 질화물 반도체층 접합 기판을, 질소 함유 가스(N)의 분위기하 700℃ 이상에서 어닐링하는 공정을 포함한다. 이렇게 하여, III족 질화물 반도체층의 결정성이 높은 III족 질화물 반도체층 접합 기판이 제공된다.
Description
본 발명은, III족 질화물 반도체층과, III족 질화물 반도체층과 화학 조성이 상이한 이조성(異組成) 기판이 접합되어 있는 III족 질화물 반도체층 접합 기판의 제조 방법에 관한 것이다. 본 발명에 따른 제조 방법에 의해 얻어지는 III족 질화물 반도체층 접합 기판은, 반도체 디바이스의 제조에 적합하게 사용된다.
Al1-xGaxN(0≤x≤1) 기판 등의 III족 질화물 반도체 기판은, 반도체 디바이스에 적합하게 사용되고 있지만, 제조 비용이 매우 높다. 이에 따라, III족 질화물 반도체 기판이 사용되고 있는 반도체 디바이스의 제조 비용이 매우 높아진다. 이것은, III족 질화물 결정 반도체 기판의 제조 방법에 연유되는 것으로 생각된다.
즉, III족 질화물 반도체 기판은, HVPE(하이드라이드 기상 성장)법, MOCVD(유기 금속 화학 기상 퇴적)법, 승화법 등의 기상법으로 결정을 성장시키기 때문에, 결정 성장 속도가 낮아, 예를 들어 100 시간 정도의 결정 성장 시간이라도 두께가 10 ㎜ 정도인 III족 질화물 반도체 결정밖에 얻을 수 없다. 이러한 두께의 결정으로부터는, 두께 200 ㎛∼400 ㎛ 정도의 III족 질화물 반도체 기판은 소량(예를 들어, 10장 정도)만 절취할 수 있다.
그러나, III족 질화물 반도체 기판의 절취 매수를 증가시키기 위해, III족 질화물 반도체 결정으로부터 절취하는 III족 질화물 반도체층의 두께를 작게 하면, 기계적 강도가 저하되어 자립 기판이 될 수 없다. 따라서, III족 질화물 반도체 결정으로부터 절취되는 얇은 III족 질화물 반도체층을 보강하는 방법이 필요해진다.
III족 질화물 반도체층의 보강 방법으로서, III족 질화물 반도체층과 화학 조성이 상이한 이조성 기판에 III족 질화물 반도체층을 접합한 기판(이하, III족 질화물 반도체층 접합 기판이라 함)을 제조하는 방법이 있다. 이러한 III족 질화물 반도체층 접합 기판의 제조 방법으로서, 일본 특허 공개 2006-210660호 공보(특허문헌 1)는, 제1 질화물 반도체 기판의 표면 근방에 이온을 주입하는 공정과, 그 제1 질화물 반도체 기판의 표면측을 제2 기판에 중첩하는 공정과, 중첩한 상기 2장의 기판을 열처리하는 공정과, 이온 주입된 층을 경계로 하여 상기 제1 질화물 반도체 기판의 대부분을 상기 제2 기판으로부터 박리하는 공정을 포함하는 반도체 기판의 제조 방법을 개시한다.
상기 일본 특허 공개 2006-210660호 공보(특허문헌 1)에 개시되어 있는 반도체 기판의 제조 방법에 의하면, 제2 기판에 얇은 질화물 반도체층이 중첩된 반도체 기판을 얻을 수 있지만, 이러한 질화물 반도체 기판의 얇은 질화물 반도체층의 내부 및 주표면은, 주입된 이온이 각각 통과 및 존재하기 때문에 결정성이 저하된다. 이 때문에, 이러한 반도체 기판 상에 성장시키는 반도체층의 결정성이 저하되어, 반도체 디바이스의 특성이 저하된다는 문제가 있었다.
본 발명은, 상기 문제점을 해결하여, III족 질화물 반도체층의 결정성이 높은 III족 질화물 반도체층 접합 기판을 제공하는 것을 목적으로 한다.
본 발명은, III족 질화물 반도체층과, III족 질화물 반도체층과 화학 조성이 상이한 이조성 기판이 접합되어 있는 III족 질화물 반도체층 접합 기판의 제조 방법이다. 본 발명은, III족 질화물 반도체 기판의 한쪽 주표면으로부터 소정 깊이의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온을 주입하는 공정과, III족 질화물 반도체 기판의 주표면에 이조성 기판을 접합하는 공정과, III족 질화물 반도체 기판을 이온이 주입된 영역에서 분리함으로써, III족 질화물 반도체층 접합 기판을 얻는 공정과, III족 질화물 반도체층 접합 기판을, 질소 함유 가스의 분위기하 700℃ 이상에서 어닐링하는 공정을 포함하는 III족 질화물 반도체층 접합 기판의 제조 방법이다.
본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법에 있어서, 질소 함유 가스는 암모니아 가스를 포함할 수 있다. 또, 어닐링하는 공정을 950℃ 이상에서 행할 수 있다.
또, 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법에 있어서, III족 질화물 반도체층 접합 기판을 얻는 공정후이며 어닐링하는 공정전에, III족 질화물 반도체층에서의 이온이 주입된 영역을 제거하는 공정을 더 포함할 수 있다.
또, 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법에 있어서, III족 질화물 반도체층의 (0002)면에 관한 록킹 커브(rocking curve)에서의 X선 회절 피크의 반치폭을 450 arcsec 이하로 할 수 있다.
본 발명에 따르면, Ⅲ족 질화물 반도체층의 결정성이 높은 Ⅲ족 질화물 반도체층 접합 기판을 획득할 수 있다.
(실시형태 1)
본 발명의 상기 및 다른 목적, 특징, 태양 및 이점은 첨부된 도면과 함께 본 발명의 다음의 상세한 설명으로부터 보다 명백할 것이다.
도 1을 참조하여, 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법의 일실시형태는, III족 질화물 반도체층(20a)과, III족 질화물 반도체층(20a)과 화학 조성이 상이한 이조성 기판(10)이 접합되어 있는 III족 질화물 반도체층 접합 기판(1)의 제조 방법으로서, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 소정 깊이(D)의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온(I)을 주입하는 공정(도 1(a))과, III족 질화물 반도체 기판(20)의 주표면(20m)에 이조성 기판(10)을 접합하는 공정(도 1(b))과, III족 질화물 반도체 기판(20)을 이온(I)이 주입된 영역(20i)에서 분리함으로써, III족 질화물 반도체층 접합 기판(1)을 얻는 공정(도 1(c))과, III족 질화물 반도체층 접합 기판(1)을, 질소 함유 가스(N)의 분위기하 700℃ 이상에서 어닐링하는 공정(도 1(d))을 포함한다.
본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, III족 질화물 반도체층(20a)과, III족 질화물 반도체층(20a)과 화학 조성이 상이한 이조성 기판(10)이 접합되어 있는 III족 질화물 반도체층 접합 기판(1)의 제조 방법이다.
도 1(a)를 참조하여, 본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, 우선, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 소정 깊이(D)의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온(I)을 주입하는 공정을 포함한다. 이러한 이온을 주입하는 공정에 의해, III족 질화물 반도체 기판(20)에서 이조성 기판(10)과 접합하는 한쪽 주표면(20m)으로부터의 깊이(D)의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온(I)이 주입되어, 이러한 영역(이온이 주입된 영역(20i))이 취약해진다.
이온(I)을 주입하는 깊이(D)는 특별히 제한되지 않지만, 0.05 ㎛ 이상 100 ㎛ 이하가 바람직하고, 0.05 ㎛ 이상 50 ㎛ 이하가 보다 바람직하고, 0.05 ㎛ 이상 10 ㎛ 이하가 더 바람직하다. 이온(I)을 주입하는 깊이(D)가, 0.05 ㎛보다 작으면 기판을 분리할 때 깨지기 쉬워지며 표면을 평탄화하는 것이 어려워지고, 100 ㎛보다 크면 이온의 분포가 넓어져 박리 깊이를 제어하는 것이 어려워진다.
이온(I)이 주입된 영역(20i)은, 분리에 기여하는 도우즈량 이상의 이온이 주입된 영역을 말하며, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 깊이(D)를 중심으로 하여 깊이±ΔD의 넓이를 가진다. 즉, 상세하게는, 이온(I)이 주입된 영역(20i)은, 분리에 기여하는 도우즈량 이상의 이온이 존재하는 주표면(20m)으로부터 깊이 D-ΔD∼깊이 D+ΔD의 영역이며(도시하지 않음), 주표면(20m)으로부터 깊이(D)의 영역에서 이온의 도우즈량이 최대가 된다. 여기서, 깊이(ΔD)는, 이온의 종류 및 주입 방법에 따라 달라지며, 깊이 0.05 D∼깊이 0.5 D 정도이다.
또, 주입하는 이온은, III족 질화물 반도체 기판(20)의 결정성의 저하를 억제한다는 관점에서, 질량이 작은 수소 및 헬륨 중 적어도 어느 하나의 이온을 사용한다. 이들 이온의 주입 방법은 특별히 제한되지 않지만, 이온 주입 장치 또는 플라즈마 주입 장치를 사용하는 것이 바람직하다.
도 1(b)를 참조하여, 본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, 이어서, III족 질화물 반도체 기판(20)의 주표면(20m)에 이조성 기판(10)을 접합하는 공정을 포함한다.
III족 질화물 반도체 기판(20)의 주표면(20m)에 이조성 기판(10)을 접합하는 방법은, 특별히 제한되지 않지만, 접합후 고온으로 접합 강도를 유지할 수 있다는 점에서, 접합하는 면의 표면을 세정하여 직접 접합한 후 600℃∼1200℃ 정도로 승 온시켜 접합하는 것에 의한 직접 접합법, 플라즈마나 이온 등으로 접합면을 활성화시켜 실온(예를 들어 10℃∼30℃)∼400℃ 정도의 저온에서 접합하는 것에 의한 표면 활성화법 등이 바람직하게 이용된다.
또, III족 질화물 반도체 기판(20)의 주표면(20m)에 접합하는 이조성 기판(10)은 특별히 제한되지 않지만, 제조된 III족 질화물 반도체층 접합 기판(1)의 III족 질화물 반도체층(20a) 상에, III족 질화물 반도체 에피택셜층을 성장시키는 환경에 견딜 수 있다는 관점에서, 내열 온도가 1200℃ 이상인 것이 바람직하고, 1200℃ 이상에서도 내부식성을 갖는 것이 바람직하다. 여기서, 내부식성이란, 염화수소(HCl) 가스, 암모니아(NH3) 가스 등의 부식성의 결정 성장 분위기 가스에 부식되지 않는 것을 말한다. 이러한 관점에서, 바람직한 이조성 기판으로서, 사파이어 기판, AlN 기판, SiC 기판, ZnSe 기판, Si 기판, SiO2층 형성 Si 기판, ZnO 기판, ZnS 기판, 석영 기판, 카본 기판, 다이아몬드 기판, Ga2O3 기판, ZrB2 기판 등을 들 수 있다.
도 1(c)를 참조하여, 본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, 이어서, III족 질화물 반도체 기판(20)을 이온(I)이 주입된 영역(20i)에서 분리함으로써, III족 질화물 반도체층 접합 기판(1)을 얻는 공정을 포함한다. 이러한 공정에 의해, III족 질화물 반도체 기판(20)은, 이조성 기판(10)에 접합되어 있는 III족 질화물 반도체층(20a)과 잔부 III족 질화물 반도체 기판(20b)으로 분리된다. 이렇게 하여, 이조성 기판(10)에 두께(TD)의 III족 질화물 반도체층(20a) 이 접합된 III족 질화물 반도체층 접합 기판(1)을 얻을 수 있다.
이온(I)이 주입된 영역(20i)에서 III족 질화물 반도체 기판(20)을 분리하는 방법은, 어떠한 에너지를 부여하는 방법이라면 특별히 제한되지 않고, 이온이 주입된 영역(20i)에 응력을 가하는 방법이어도 되고, 이온이 주입된 영역(20i)에 열을 가하는 방법이어도 된다. 또, 이온이 주입된 영역(20i)에, 빛을 조사하는 방법, 또는 초음파를 인가하는 방법이어도 된다. 이온이 주입된 영역(20i)은 취약해져 있기 때문에, 응력, 열, 빛 또는 초음파 등에 의한 에너지를 받음으로써 용이하게 분리된다.
여기서, 이온이 주입된 영역(20i)은, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 깊이 D-ΔD∼깊이 D+ΔD의 넓이를 갖지만, 주표면(20m)으로부터 깊이(D)의 영역(면영역)에서 이온의 도우즈량이 최대가 되어 가장 취약해지기 쉽다. 따라서, III족 질화물 반도체 기판(20)은, 통상, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 깊이(D)의 영역(면영역) 또는 그 부근에서 분리된다. 따라서, 이온이 주입된 깊이(D)와 III족 질화물 반도체층의 두께(TD)는 거의 동일하다.
도 1(d)를 참조하여, 본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, 이어서, III족 질화물 반도체층 접합 기판(1)을, 질소 함유 가스(N)의 분위기하 700℃ 이상에서 어닐링하는 공정을 포함한다. 상기 이온을 주입하는 공정에 의해 저하된 III족 질화물층의 결정성이, 상기 질소 함유 가스의 분위기하 700 ℃ 이상에서 어닐링하는 공정에 의해 회복되어, 두께(TD)의 결정성이 높은 III족 질화물 반도체층을 갖는 III족 질화물 반도체층 접합 기판을 얻을 수 있다.
질소 함유 가스는, 질소를 함유하는 가스라면 특별히 제한되지 않고, 질소(N2) 가스, 암모니아(NH3) 가스, 질소 산화물 가스, 아민 화합물 가스 등이 사용된다. 또, 질소 함유 가스는, 상기 어닐링하는 공정에서의 III족 질화물 반도체층의 주표면의 모폴로지를 양호하게 유지한다는 관점에서, 암모니아 가스를 포함하는 것이 바람직하다. 또, 질소 함유 가스의 압력은 특별히 제한되지 않지만, 가스에 의한 어닐링의 효과를 얻을 수 있다는 관점에서, 1×10-4 기압(10.13 Pa)∼1 기압(101.3 kPa)인 것이 바람직하다.
또, 어닐링 온도는, III족 질화물 반도체층의 결정성을 회복시킨다는 관점에서, 700℃ 이상이 필요하고, 850℃ 이상이 바람직하고, 950℃ 이상이 보다 바람직하다.
특히, 암모니아 가스를 포함하는 질소 함유 가스의 분위기하에 950℃ 이상에서 어닐링함으로써, III족 질화물 반도체층의 주표면의 모폴로지를 양호하게 유지하고, 또한, III족 질화물 반도체층의 결정성을 현저하게 회복시킬 수 있다.
여기서, III족 질화물 반도체층의 결정성은, 예를 들어, III족 질화물 반도체층의 (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭을 측정함으로써 평가할 수 있다. 이러한 X선 회절 피크의 반치폭이 작을수록 결정성이 높다.
상기와 같이 하여, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치 폭이 450 arcsec 이하의 높은 결정성을 갖는 III족 질화물 반도체층을 포함하는 III족 질화물 반도체층 접합 기판을 얻을 수 있다.
(실시형태 2)
도 2를 참조하여, 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법의 다른 실시형태는, 실시형태 1의 III족 질화물 반도체층 접합 기판의 제조 방법에서, III족 질화물 반도체층 접합 기판(1)을 얻는 공정(도 2(c))후이며 어닐링하는 공정(도 2(e))전에, 이온이 주입된 영역(20i)을 제거하는 공정(도 2(d))을 더 포함한다.
즉, 본 실시형태의 III족 질화물 반도체층 접합 기판의 제조 방법은, III족 질화물 반도체 기판(20)의 한쪽 주표면(20m)으로부터 소정 깊이(D)의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온(I)을 주입하는 공정(도 2(a))과, III족 질화물 반도체 기판(20)의 주표면(20m)에 이조성 기판(10)을 접합하는 공정(도 2(b))과, III족 질화물 반도체 기판(20)을 이온(I)이 주입된 영역(20i)에서 분리함으로써, III족 질화물 반도체층 접합 기판(1)을 얻는 공정(도 2(c))과, III족 질화물 반도체층(20a)에서의 이온(I)이 주입된 영역(20i)을 제거하는 공정(도 2(d))과, III족 질화물 반도체층 접합 기판(1)을, 질소 함유 가스(N)의 분위기하 700℃ 이상에서 어닐링하는 공정(도 2(e))을 포함한다.
여기서, 본 실시형태에서의 이온(I)을 주입하는 공정(도 2(a))은 실시형태 1에서의 이온(I)을 주입하는 공정(도 1(a))과 동일하고, 본 실시형태에서의 접합하는 공정(도 2(b))은 실시형태 1에서의 접합하는 공정(도 1(b))과 동일하고, 본 실 시형태에서의 III족 질화물 반도체층 접합 기판(1)을 얻는 공정(도 2(c))은 실시형태 1에서의 III족 질화물 반도체층 접합 기판(1)을 얻는 공정(도 1(c))과 동일하고, 본 실시형태에서의 어닐링하는 공정(도 2(e))은 실시형태 1에서의 어닐링하는 공정(도 1(d))과 동일하다.
본 실시형태에서는, III족 질화물 반도체층(20a)(두께(TD))에서의 이온(I)이 주입된 영역(20i)(두께(ΔD))(분리에 기여하는 도우즈량 이상의 이온(I)이 존재하여 결정성이 현저하게 저하되어 있는 영역)을 제거한 후, III족 질화물 반도체층(20a)(두께(TE)를 어닐링함으로써, III족 질화물 반도체층(20a)의 결정성을 크게 회복시킬 수 있다. 이와 같이 하여, 두께(TE)의 결정성이 높은 III족 질화물 반도체층을 갖는 III족 질화물 반도체층 접합 기판을 얻을 수 있다.
여기서, III족 질화물 반도체층에서의 이온이 주입된 영역을 제거하는 방법에는 특별히 제한되지 않지만, 표면을 평탄화하여 나노 레벨의 제거가 가능하다는 관점에서, 연마하는 방법, 웨트 에칭이나 드라이 에칭하는 방법 등이 바람직하다.
(실시예 1)
1. III족 질화물 반도체 기판에 이온을 주입하는 공정
도 1(a)를 참조하여, III족 질화물 반도체 기판(20)으로서, 양쪽 주표면이 연마에 의해 경면으로 되어 있는, 산소를 도핑한 직경 2 인치(5.08 cm)이고 두께 500 ㎛인 GaN 기판을 준비했다. 이 GaN 기판의 비(比)저항은 1 Ωㆍcm 이하, 캐리어 농도는 1×1017 cm-3 이상이었다.
이 GaN 기판의 질소 원자 주표면(N 주표면; 20m)에 수소 이온을 주입했다. 수소 이온의 주입은, 가속 전압 90 keV로 행하고, 도우즈량은 7×1017 cm-2로 했다. 수소 이온이 주입된 영역(20i)은, N 주표면으로부터의 깊이(D)가 약 600 nm 깊이의 면영역에서 수소 이온의 도우즈량이 최대였다.
2. III족 질화물 반도체 기판에 이조성 기판을 접합하는 공정
도 1(b)를 참조하여, 수소 이온을 주입한 III족 질화물 반도체 기판(20)의 N 주표면을 세정한 후, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의해 청정면으로 했다.
한편, 이조성 기판(10)으로서, Si 기판을 열산화시켜 표면에 두께 100nm의 SiO2층을 형성한 SiO2층 형성 Si 기판을 준비했다. 이 SiO2층 형성 Si 기판의 주표면을, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의해 청정면으로 했다.
여기서, 상기 III족 질화물 반도체 기판(20) 및 이조성 기판(10)의 주표면을 청정하게 하기 위한 플라즈마 발생 조건은, RF 파워 100 W, Ar 가스 유량 50 sccm(표준 상태에서의 기체가 1 분간 흐르는 체적(cm3/min)), 압력 6.7 Pa였다.
GaN 기판(III족 질화물 반도체 기판(20))의 N 주표면(청정면)과 SiO2층 형성 Si 기판(이조성 기판(10))의 주표면(청정면)을 대기중에서 접합하였다.
3. III족 질화물 반도체 기판을 이온이 주입된 영역에서 분리함으로써 III족 질화물 반도체층 접합 기판을 얻는 공정
도 1(c)를 참조하여, 접합한 GaN 기판(III족 질화물 반도체 기판(20)) 및 SiO2층 형성 Si 기판(이조성 기판(10))을 N2 가스 분위기중 300℃에서 2시간 열처리함으로써 두 기판의 접합 강도를 높이고, GaN 기판을 주표면(20m)으로부터 약 600 nm 깊이의 면영역에서 분리하여, 두께(TD)가 약 600nm인 GaN층(III족 질화물 반도체층(20a))을 갖는 GaN층 접합 기판(III족 질화물 반도체층 접합 기판(1))을 얻었다.
4. III족 질화물 반도체층 접합 기판을 어닐링하는 공정
도 1(d)를 참조하여, GaN층 접합 기판(III족 질화물 반도체층 접합 기판(1))을, 1 기압(101.3 kPa)의 N2 가스(질소 함유 가스(N))의 분위기하에 700℃에서 어닐링했다. 이러한 어닐링 공정에서는, 20℃/min의 속도로 승온시키고, 어닐링 온도로 30분간 유지하고, 20℃/min의 속도로 온도를 낮추었다.
이렇게 하여 얻어진 GaN층 접합 기판에서의 GaN층(III족 질화물 반도체층(20a))의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 435 arcsec로 높았다.
5. 에피택셜층을 성장시키는 공정
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)의 GaN층(III족 질화물 반도체층) 상에, MOCVD 법으로 두께 3 ㎛의 n형 GaN 에피택셜층(에피택셜층)을 성장시켰다.
이렇게 하여 얻어진 n형 GaN 에피택셜층의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 361 arcsec로 높았다. 결과를 표 1에 정리했다.
(실시예 2)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 어닐링 온도를 850℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 304 arcsec, n형 GaN 에피택셜층이 288 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 높았다. 결과를 표 1에 정리했다.
(실시예 3)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 어닐링 온도를 920℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 265 arcsec, n형 GaN 에피택셜층이 201 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 높았다. 결과를 표 1에 정리했다.
(비교예 1)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정을 행 하지 않은 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 1033 arcsec, n형 GaN 에피택셜층이 1068 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 낮았다. 결과를 표 1에 정리했다.
(비교예 2)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서 어닐링 온도를 600℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 624 arcsec, n형 GaN 에피택셜층이 630 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 낮았다. 결과를 표 1에 정리했다.
(실시예 4)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 6:4)를 사용한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 403 arcsec, n형 GaN 에피택셜층이 352 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 높았다. 결과를 표 1에 정리했다.
(실시예 5)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 6:4)를 사용한 것 및 어닐링 온도를 850℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 297 arcsec, n형 GaN 에피택셜층이 282 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 높았다. 결과를 표 1에 정리했다.
[표 1]
표 1을 참조하여, 어닐링 공정을 행하지 않은 경우(비교예 1) 및 어닐링 공정을 행해도 어닐링 온도가 600℃로 낮은 경우(비교예 2)는, GaN층 접합 기판의 GaN층의 결정성이 낮아지고, 이러한 GaN층에는 결정성이 낮은 n형 GaN 에피택셜층이 더 성장한다는 것을 알 수 있었다. 한편, 700℃ 이상의 어닐링 온도로 어닐링 공정을 행한 경우(실시예 1∼3)는, GaN층 접합 기판의 GaN층의 결정성이 높아지고, 이러한 GaN층에는 결정성이 높은 n형 GaN 에피택셜층이 더 성장한다는 것을 알 수 있다.
또, 어닐링 공정에서, 어닐링 온도 700℃ 이상에서 질소 함유 가스로서 N2 가스(실시예 1 및 2) 대신 N2 가스 및 NH3 가스의 혼합 가스를 사용한 경우(실시예 4 및 5)도, GaN층 접합 기판의 GaN층의 결정성이 높아지고, 이러한 GaN층에는 결정성이 높은 n형 GaN 에피택셜층이 더 성장한다는 것을 알 수 있었다. 또한, 질소 함유 가스로서 N2 가스를 사용한 경우(실시예 1 및 2)에 비해, N2 가스 및 NH3 가스의 혼합 가스를 사용한 경우(실시예 4 및 5)는, GaN층 접합 기판의 GaN층 및 그 GaN층 상에 성장하는 n형 GaN 에피택셜층의 결정성이 보다 높아지는 것을 알 수 있었다.
(실시예 6)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 어닐링 온도를 950℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면을 SEM(주사형 전자현미경)으로 관찰한 결과, GaN층의 주표면에 N 원자가 빠진 것에 의한 Ga 원자의 드롭렛(droplet)이 보였다. 결과를 표 2에 정리했다.
(실시예 7)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 8.2)를 사용한 것 외에는, 실시예 6과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면의 모폴로지는 양호했다. 결과를 표 2에 정리했다.
(실시예 8)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 6:4)를 사용한 것 외에는, 실시예 6과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면의 모폴로지는 양호했다. 결과를 표 2에 정리했다.
(실시예 9)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 4:6)를 사용한 것 외에는, 실시예 6과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면의 모폴로지는 양호했다. 결과를 표 2에 정리했다.
(실시예 10)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 N2 가스 및 NH3 가스의 전압(全壓)이 1 기압(101.3 kPa)인 혼합 가스(N2 가스 : NH3 가스가 체적비로 2:8)를 사용한 것 외에는, 실시예 6과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면의 모폴로지는 양호했다. 결과를 표 2에 정리했다.
(실시예 11)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정에서, 질소 함유 가스로서 압력이 1 기압(101.3 kPa)인 NH3 가스를 사용한 것 외에는, 실시예 6과 동일하게 하여 GaN층 접합 기판을 제조했다. GaN층 접합 기판의 GaN층의 주표면의 모폴로지는 양호했다. 결과를 표 2에 정리했다.
[표 2]
또, 어닐링 온도를 950℃에서 1000℃로 변경하여, 실시예 6∼11과 동일하게 하여 제조되는 GaN층 접합 기판에 대해서도 동일한 결과가 얻어졌다.
표 2 및 상기 지견에서, 950℃ 이상의 온도에서 GaN층 접합 기판(III족 질화 물 반도체층 접합 기판)을 어닐링하는 경우에는, 질소 함유 가스로서 NH3 가스를 포함함으로써, GaN층의 주표면의 모폴로지가 양호하게 유지된다는 것을 알 수 있었다.
(실시예 12)
1. III족 질화물 반도체 기판에 이온을 주입하는 공정
실시예 1과 동일한 GaN 기판을 준비했다. 이 GaN 기판 상에, MOCVD 법으로 두께 2 ㎛의 Al의 화학 조성비가 0.2인 AlGaN층을 성장시켰다. 이 AlGaN층을 성장시킨 GaN 기판(III족 질화물 반도체 기판)의 AlGaN층의 주표면에 수소(H) 이온을 주입했다. 수소 이온의 주입은, 가속 전압 100 keV로 행하고, 도우즈량은 6×1017 cm-2로 했다. 수소 이온이 주입된 영역(20i)은, 주표면으로부터 약 630nm 깊이의 면영역에서 수소 이온의 도우즈량이 최대였다.
2. III족 질화물 반도체 기판에 이조성 기판을 접합하는 공정
III족 질화물 반도체 기판의 수소 이온을 주입한 AlGaN층의 주표면을 세정한 후, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의해 청정면으로 했다.
한편, 이조성 기판으로서, Si 기판을 열산화시켜 표면에 두께 100nm의 SiO2층을 형성한 SiO2층 형성 Si 기판을 준비했다. 이 SiO2층 형성 Si 기판의 주표면을, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의해 청정면으로 했다.
여기서, 상기 III족 질화물 반도체 기판 및 이조성 기판의 주표면을 청정하게 하기 위한 플라즈마 발생 조건은, 실시예 1과 동일하였다.
AlGaN층을 성장시킨 GaN 기판(III족 질화물 반도체 기판)의 AlGaN층의 주표면(청정면)과 SiO2층 형성 Si 기판(이조성 기판)의 주표면(청정면)을 대기중에서 접합하였다.
3. III족 질화물 반도체 기판을 이온이 주입된 영역에서 분리함으로써 III족 질화물 반도체층 접합 기판을 얻는 공정
접합한 AlGaN층을 성장시킨 GaN 기판(III족 질화물 반도체 기판) 및 SiO2층 형성 Si 기판(이조성 기판)을 N2 가스 분위기중 400℃에서 2시간 열처리함으로써 양쪽 기판의 접합 강도를 높이고, GaN 기판 상에 성장시킨 AlGaN층을 주표면(20m)으로부터 약 600 nm 깊이의 면영역에서 분리하여, 두께가 약 600 nm인 AlGaN층(III족 질화물 반도체층)을 갖는 AlGaN층 접합 기판(III족 질화물 반도체층 접합 기판(1))을 얻었다.
4. III족 질화물 반도체층 접합 기판을 어닐링하는 공정
AlGaN층 접합 기판(III족 질화물 반도체층 접합 기판)을, 1 기압(101.3 kPa)의 N2 가스(질소 함유 가스(N))의 분위기하에 800℃에서 어닐링했다. 이러한 어닐링 공정에서는, 20℃/min의 속도로 승온시키고, 어닐링 온도로 30분간 유지하고, 20℃/min의 속도로 온도를 낮추었다.
이렇게 하여 얻어진 AlGaN층 접합 기판에서의 AlGaN층(III족 질화물 반도체층)의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 477 arcsec로 높았다. 결과를 표 3에 정리했다.
(비교예 3)
AlGaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정을 행하지 않은 것 외에는, 실시예 12와 동일하게 하여 AlGaN층 접합 기판을 제조했다. 얻어진 AlGaN층 접합 기판에서의 AlGaN층(III족 질화물 반도체층)의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 943 arcsec로 낮았다. 결과를 표 3에 정리했다.
(실시예 13)
1. III족 질화물 반도체 기판에 이온을 주입하는 공정
실시예 1과 동일한 GaN 기판(III족 질화물 반도체 기판)을 준비했다. 이 GaN 기판의 질소 원자 주표면(N 주표면; 20m)에 헬륨(He) 이온을 주입했다. 헬륨 이온의 주입은, 가속 전압 80 keV로 행하고, 도우즈량은 4×1017 cm-2로 했다. 헬륨 이온이 주입된 영역(20i)은, N 주표면으로부터 약 370 nm 깊이의 면영역에서 헬륨 이온의 도우즈량이 최대였다.
2. III족 질화물 반도체 기판에 이조성 기판을 접합하는 공정
헬륨 이온을 주입한 III족 질화물 반도체 기판의 N 주표면을 세정한 후, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의 해 청정면으로 했다.
한편, 이조성 기판으로서, Si 기판을 열산화시켜 표면에 두께 100nm의 SiO2층을 형성한 SiO2층 형성 Si 기판을 준비했다. 이 SiO2층 형성 Si 기판의 주표면을, 드라이 에칭 장치에 의해 아르곤(Ar) 가스 중에서 방전시켜 얻어지는 플라즈마에 의해 청정면으로 했다.
여기서, 상기 III족 질화물 반도체 기판 및 이조성 기판의 주표면을 청정하게 하기 위한 플라즈마 발생 조건은, 실시예 1과 동일하였다.
GaN 기판(III족 질화물 반도체 기판)의 N 주표면(청정면)과 SiO2층 형성 Si 기판(이조성 기판)의 주표면(청정면)을 대기중에서 접합하였다.
3. III족 질화물 반도체 기판을 이온이 주입된 영역에서 분리함으로써 III족 질화물 반도체층 접합 기판을 얻는 공정
접합한 GaN 기판(III족 질화물 반도체 기판) 및 SiO2층 형성 Si 기판(이조성 기판)을 N2 가스 분위기중 500℃에서 2시간 열처리함으로써 양쪽 기판의 접합 강도를 높이고, GaN 기판을 주표면으로부터 약 410 nm 깊이의 면영역에서 분리하여, 두께가 약 410 nm인 GaN층(III족 질화물 반도체층)을 갖는 GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 얻었다.
4. III족 질화물 반도체층 접합 기판을 어닐링하는 공정
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을, 1 기압(101.3 kPa)의 N2 가스(질소 함유 가스(N))의 분위기하에 920℃에서 어닐링했다. 이러한 어닐링 공정에서는, 20℃/min의 속도로 승온시키고, 어닐링 온도로 30분간 유지하고, 20℃/min의 속도로 온도를 낮추었다.
이렇게 하여 얻어진 GaN층 접합 기판에서의 GaN층(III족 질화물 반도체층)의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 372 arcsec로 높았다. 결과를 표 3에 정리했다.
(비교예 4)
GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 어닐링하는 공정을 행하지 않은 것 외에는, 실시예 13과 동일하게 하여 GaN층 접합 기판을 제조했다. 얻어진 GaN층 접합 기판에서의 GaN층(III족 질화물 반도체층)의 결정성은, (0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭이 1094 arcsec로 낮았다. 결과를 표 3에 정리했다.
(실시예 14)
GaN 기판(III족 질화물 반도체 기판)을 분리함으로써 GaN층 접합 기판(III족 질화물 반도체층 접합 기판)을 얻는 공정후, GaN층 접합 기판을 어닐링하는 공정전에, GaN층에서의 수소 이온이 주입된 영역(20i)을 제거하는 공정을 행한 것(도 2(d)) 및 어닐링 공정에서의 어닐링 온도를 920℃로 한 것 외에는, 실시예 1과 동일하게 하여 GaN층 접합 기판을 제조하고, GaN층 접합 기판의 GaN층 상에 두께 3 ㎛의 n형 GaN 에피택셜층을 성장시켰다. 여기서, 수소 이온이 주입된 영역의 제거 는, CMP(화학 기계적 연마)에 의해, 분리되었을 때의 GaN층의 표면으로부터 100 nm의 깊이까지 행했다.
(0002)면에 관한 록킹 커브에서의 X선 회절 피크의 반치폭은, GaN층이 221 arcsec, n형 GaN 에피택셜층이 163 arcsec였다. 즉, GaN층 및 n형 GaN 에피택셜층의 결정성은 모두 매우 높았다. 결과를 표 3에 정리했다.
[표 3]
표 3을 참조하여, AlGaN층 접합 기판의 제조에서도, AlGaN층 접합 기판을 700℃ 이상에서 어닐링함으로써, AlGaN층의 결정성이 회복되어, 결정성이 높은 AlGaN층을 갖는 AlGaN층 접합 기판을 얻을 수 있다는 것을 알았다(실시예 12 및 비교예 3). 또, GaN층 접합 기판의 제조에서, 주입하는 이온으로서 헬륨 이온를 사용한 경우에도, GaN층 접합 기판을 700℃ 이상에서 어닐링함으로써, GaN층의 결정성이 회복되어, 결정성이 높은 GaN층을 갖는 GaN층 접합 기판을 얻을 수 있다는 것을 알았다(실시예 13 및 비교예 4). 또, GaN층 접합 기판의 제조에서, GaN 기판을 분리함으로써 GaN층 접합 기판을 얻는 공정후, GaN층 접합 기판을 어닐링하는 공정전에, GaN층에서의 이온이 주입된 영역(20i)을 제거하는 공정을 행함으로써, GaN층 접합 기판의 GaN층 및 그 GaN층 상에 성장하는 n형 GaN 에피택셜층의 결정성이 매우 높아진다는 것을 알았다(실시예 14).
(반도체 디바이스에 의한 특성 평가)
1. 반도체 디바이스의 제작
도 3을 참조하여, 비교예 1, 실시예 1 및 3에서 제조한 각각의 GaN층 접합 기판(III족 질화물 반도체층 접합 기판(1))을 사용하여, 이하와 같이 하여 반도체 디바이스(LED)를 제작했다.
즉, 상기 GaN층 접합 기판(III족 질화물 반도체층 접합 기판(1))의 GaN층(III족 질화물 반도체층(20a)) 상에, MOCVD법으로, GaN계 반도체층(30)으로서, 두께 5 ㎛의 n형 GaN층(31), 두께 0.5 ㎛의 n형 Al0.05Ga0.95N층(32), 6쌍의 In0.15Ga0.85N층 및 In0.01Ga0.99N층으로 이루어지는 MQW(다중 양자 우물) 구조를 갖는 두께 100 nm의 발광층(33), 두께 20 nm의 p형 Al0.20Ga0.80N층(34), 두께 0.15 ㎛의 p형 GaN층(35)을 순서대로 성장시켰다. 다음으로, 메사 에칭에 의해 n형 GaN층(31)의 일부의 표면을 노출시켰다. 다음으로, 진공 증착법 또는 전자빔 증착법으로, p형 GaN층(35) 상에 p측 전극(51)을, 표면이 노출된 n형 GaN층(31) 상에 n측 전극(52)을 형성했다.
여기서, 비교예 1의 GaN층 접합 기판을 포함하는 반도체 디바이스를 비교예 1의 반도체 디바이스라 하고, 실시예 1의 GaN층 접합 기판을 포함하는 반도체 디바이스를 실시예 1의 반도체 디바이스라 하고, 실시예 3의 GaN층 접합 기판을 포함하는 반도체 디바이스를 실시예 3의 반도체 디바이스라 한다.
(2) 반도체 디바이스의 특성 평가
상기 비교예 1, 실시예 1 및 3의 반도체 디바이스의 각각에 대하여 주입 전류 80 mA, 피크 파장 450 nm에서의 발광 스펙트럼의 발광 강도를 EL(일렉트로 루미네센스)법으로 측정한 결과, 비교예 1의 반도체 디바이스에 대한 실시예 1의 반도체 디바이스의 상대 발광 강도는 1.5, 비교예 1의 반도체 디바이스에 대한 실시예 3의 반도체 디바이스의 상대 발광 강도는 2.6이 되었다. 이것으로부터, 결정성이 높은 GaN층을 갖는 GaN층 접합 기판을 사용함으로써 특성이 높은 반도체 디바이스를 얻을 수 있다는 것을 확인할 수 있었다.
본 발명이 상세히 설명되고 도시되었지만, 본 발명은 예시만에 의한 것이고, 제한적으로 취해지면 안된다는 것이 명백히 이해되며, 본 발명의 범위는 첨부된 청구항의 용어에 의해서만 제한된다.
도 1은 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법의 일실시형태를 나타내는 개략 단면도이다. 여기서, (a)는 이온 주입 공정을 나타내고, (b)는 접합 공정을 나타내고, (c)는 III족 질화물 반도체층 접합 기판을 얻는 공정을 나타내고, (d)는 어닐링 공정을 나타낸다.
도 2는 본 발명에 따른 III족 질화물 반도체층 접합 기판의 제조 방법의 다른 실시형태를 나타내는 개략 단면도이다. 여기서, (a)는 이온 주입 공정을 나타내고, (b)는 접합 공정을 나타내고, (c)는 III족 질화물 반도체층 접합 기판을 얻는 공정을 나타내고, (d)는 이온 주입 영역의 제거 공정을 나타내고, (e)는 어닐링 공정을 나타낸다.
도 3은 본 발명에 따른 III족 질화물 반도체층 접합 기판을 포함하는 반도체 디바이스의 일례를 나타내는 개략 단면도이다.
Claims (5)
- III족 질화물 반도체층과, 상기 III족 질화물 반도체층과 화학 조성이 상이한 이조성(異組成) 기판이 접합되어 있는 III족 질화물 반도체층 접합 기판의 제조 방법으로서,III족 질화물 반도체 기판의 한쪽 주표면으로부터 미리 결정된 깊이의 영역에 수소 및 헬륨 중 적어도 어느 하나의 이온을 주입하는 공정과,상기 III족 질화물 반도체 기판의 상기 주표면에 상기 이조성 기판을 접합하는 공정과,상기 III족 질화물 반도체 기판을 상기 이온이 주입된 영역에서 분리함으로써, 상기 III족 질화물 반도체층 접합 기판을 얻는 공정과,상기 III족 질화물 반도체층 접합 기판을 질소 함유 가스의 분위기하 700℃ 이상에서 어닐링하는 공정을 포함하는 III족 질화물 반도체층 접합 기판의 제조 방법.
- 제1항에 있어서,상기 질소 함유 가스는 암모니아 가스를 포함하는 것인 III족 질화물 반도체층 접합 기판의 제조 방법.
- 제1항에 있어서,상기 어닐링하는 공정은 950℃ 이상에서 행해지는 것인 III족 질화물 반도체층 접합 기판의 제조 방법.
- 제1항에 있어서,상기 III족 질화물 반도체층 접합 기판을 얻는 공정후이며 상기 어닐링하는 공정전에,상기 III족 질화물 반도체층에서의 상기 이온이 주입된 영역을 제거하는 공정을 더 포함하는 III족 질화물 반도체층 접합 기판의 제조 방법.
- 제1항에 있어서,상기 III족 질화물 반도체층의 (0002)면에 관한 록킹 커브(rocking curve)에서의 X선 회절 피크의 반치폭이 450 arcsec 이하인 것인 III족 질화물 반도체층 접합 기판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008206933A JP4631946B2 (ja) | 2008-08-11 | 2008-08-11 | Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法 |
| JPJP-P-2008-206933 | 2008-08-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100019965A true KR20100019965A (ko) | 2010-02-19 |
Family
ID=41263649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090072400A KR20100019965A (ko) | 2008-08-11 | 2009-08-06 | Ⅲ족 질화물 반도체층 접합 기판의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8124498B2 (ko) |
| EP (1) | EP2154709B1 (ko) |
| JP (1) | JP4631946B2 (ko) |
| KR (1) | KR20100019965A (ko) |
| CN (1) | CN101651091A (ko) |
| AT (1) | ATE525744T1 (ko) |
| TW (1) | TW201006974A (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064706B2 (en) * | 2006-11-17 | 2015-06-23 | Sumitomo Electric Industries, Ltd. | Composite of III-nitride crystal on laterally stacked substrates |
| JP5544875B2 (ja) * | 2009-12-25 | 2014-07-09 | 住友電気工業株式会社 | 複合基板 |
| CN102823000B (zh) | 2010-04-08 | 2016-08-03 | 日亚化学工业株式会社 | 发光装置及其制造方法 |
| EP2562789A4 (en) * | 2010-04-20 | 2015-03-04 | Sumitomo Electric Industries | PROCESS FOR PRODUCING COMPOSITE SUBSTRATE |
| EP2579338B1 (en) * | 2010-05-31 | 2019-08-07 | Nichia Corporation | Light-emitting device and manufacturing method therefor |
| CN101962804B (zh) * | 2010-10-30 | 2012-05-02 | 北京大学 | 基于外延材料应力控制的GaN厚膜自分离方法 |
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| WO2014057748A1 (ja) * | 2012-10-12 | 2014-04-17 | 住友電気工業株式会社 | Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 |
| US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
| US9058990B1 (en) * | 2013-12-19 | 2015-06-16 | International Business Machines Corporation | Controlled spalling of group III nitrides containing an embedded spall releasing plane |
| CN103696022B (zh) * | 2013-12-27 | 2016-04-13 | 贵州蓝科睿思技术研发中心 | 一种离子注入分离蓝宝石的方法 |
| JP6268229B2 (ja) * | 2016-06-27 | 2018-01-24 | 株式会社サイオクス | 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法 |
| CN113808925A (zh) * | 2021-09-28 | 2021-12-17 | 包头稀土研发中心 | 一种复合结构荧光衬底、复合方法及倒装led结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658756B2 (ja) * | 1999-03-01 | 2005-06-08 | 住友電気工業株式会社 | 化合物半導体の製造方法 |
| PL207400B1 (pl) * | 2001-06-06 | 2010-12-31 | Ammono Społka Z Ograniczoną Odpowiedzialnością | Sposób i urządzenie do otrzymywania objętościowego monokryształu azotku zawierającego gal |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| JP5003033B2 (ja) * | 2006-06-30 | 2012-08-15 | 住友電気工業株式会社 | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| JP2008159692A (ja) * | 2006-12-21 | 2008-07-10 | Covalent Materials Corp | 半導体基板の製造方法 |
-
2008
- 2008-08-11 JP JP2008206933A patent/JP4631946B2/ja active Active
-
2009
- 2009-07-22 AT AT09166067T patent/ATE525744T1/de not_active IP Right Cessation
- 2009-07-22 EP EP09166067A patent/EP2154709B1/en not_active Not-in-force
- 2009-07-28 TW TW098125392A patent/TW201006974A/zh unknown
- 2009-08-04 US US12/535,201 patent/US8124498B2/en active Active
- 2009-08-06 KR KR1020090072400A patent/KR20100019965A/ko not_active Application Discontinuation
- 2009-08-11 CN CN200910166065A patent/CN101651091A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US8124498B2 (en) | 2012-02-28 |
| EP2154709A2 (en) | 2010-02-17 |
| CN101651091A (zh) | 2010-02-17 |
| EP2154709B1 (en) | 2011-09-21 |
| TW201006974A (en) | 2010-02-16 |
| JP4631946B2 (ja) | 2011-02-16 |
| ATE525744T1 (de) | 2011-10-15 |
| US20100035406A1 (en) | 2010-02-11 |
| JP2010045098A (ja) | 2010-02-25 |
| EP2154709A3 (en) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100019965A (ko) | Ⅲ족 질화물 반도체층 접합 기판의 제조 방법 | |
| EP1873817B1 (en) | Substrate having thin film of GaN joined thereon and method of fabricating the same | |
| JP4458116B2 (ja) | エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス | |
| US8884306B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5765037B2 (ja) | 複合基板の製造方法 | |
| JP5407385B2 (ja) | 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 | |
| WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| CN102154704A (zh) | 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件 | |
| WO2010089928A1 (ja) | ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 | |
| JP2004288934A (ja) | サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法 | |
| JP2011146652A (ja) | 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子 | |
| JP2009260391A (ja) | Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法 | |
| CN117561614A (zh) | 铝氮化物层的制造方法 | |
| JP2011176322A (ja) | ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 | |
| JP5544875B2 (ja) | 複合基板 | |
| KR101951902B1 (ko) | 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법 | |
| JP2011044665A (ja) | Ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法 | |
| JP4285337B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの製造方法 | |
| JP5568940B2 (ja) | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 | |
| JP3884717B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| KR20210137295A (ko) | 반도체용 다이아몬드 박막 제조방법 | |
| JP4293061B2 (ja) | 窒化ガリウム系化合物半導体のウエハー | |
| JP2010192698A (ja) | イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |