JP5765037B2 - 複合基板の製造方法 - Google Patents

複合基板の製造方法 Download PDF

Info

Publication number
JP5765037B2
JP5765037B2 JP2011093890A JP2011093890A JP5765037B2 JP 5765037 B2 JP5765037 B2 JP 5765037B2 JP 2011093890 A JP2011093890 A JP 2011093890A JP 2011093890 A JP2011093890 A JP 2011093890A JP 5765037 B2 JP5765037 B2 JP 5765037B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
bulk
composite
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011093890A
Other languages
English (en)
Other versions
JP2011243968A (ja
Inventor
洋子 前田
洋子 前田
史隆 佐藤
史隆 佐藤
昭広 八郷
昭広 八郷
成二 中畑
成二 中畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011093890A priority Critical patent/JP5765037B2/ja
Publication of JP2011243968A publication Critical patent/JP2011243968A/ja
Application granted granted Critical
Publication of JP5765037B2 publication Critical patent/JP5765037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、窒化物系化合物半導体からなる第1の基板と、該第1の基板を構成する材料と同一又は異なる材料からなる第2の基板とを貼り合わせてなるエピタキシャル層成長用の複合基板の製造方法に関する。
窒化物系化合物半導体を用いた発光デバイスなどの半導体デバイス(以下単に「デバイス」とも記す)は、種々の方法で形成されている。一般的には、窒化物系化合物半導体との熱膨張係数が近い異種の材料(たとえばSi、SiC、サファイアなど)からなる基板上に窒化物系化合物半導体層を分子線エピタキシー法(MBE法)、有機金属気相成長法(MOCVD法)などで形成したり、窒化物系化合物半導体バルク基板上に窒化物系化合物半導体層を形成したりすることにより作製される。いずれにせよ、これらのデバイスは、基板上にエピタキシャル層を成長させることにより作製されるのが一般的である。
窒化物系化合物半導体とは異なった素材の基板を用いてデバイスを作製した場合、両素材間における熱膨張係数の差や格子不整合が生じる。これにより該基板に応力が発生し、基板やデバイスの反りによるデバイス特性の劣化が生じたり、半導体層の剥離や転位密度の増加などが発生しデバイス特性に悪影響を及ぼしたりするという問題がある。
一方、窒化物系化合物半導体バルク基板を用いた場合は、バルク基板と半導体層との間で熱膨張係数や格子整合性が同程度であるため、良好なデバイス特性を示す。しかし、窒化物系化合物半導体バルク基板は非常に高価であることからそれがデバイス価格に反映されてしまうという問題がある。
そこで、窒化物系化合物半導体バルク基板を用いた場合には、良好なデバイス特性が得られるにもかかわらずその価格が高価になるという理由から、窒化物系化合物半導体層形成用(すなわちエピタキシャル層成長用)の安価な基板の開発が種々検討されている。
たとえば、窒化物系化合物半導体で構成されるバルク基板の厚みを薄くすれば該基板の価格を低減できるものの、割れやすいという不都合を伴う。このため、窒化物系化合物半導体とは別の物質からなる第2の基板に窒化物系化合物半導体を薄く接合することにより得られる複合基板が注目されている。たとえば特許文献1には、複合基板を作製する技術が開示されている。
特許文献1の複合基板の作製方法は、あらかじめ剥離しやすいように窒化物系化合物半導体中に脆弱領域を形成し、かかる脆弱領域を形成した窒化物系化合物半導体を第2の基板に貼り合わせる。そして、窒化物系化合物半導体と第2の基板とを一体化させた後、この脆弱領域を境として窒化物系化合物半導体を第2の基板から分離する。このようにして第2の基板上に、薄い窒化物系化合物半導体を形成することにより、複合基板を作製するというものである。以下においては、このようにして作製する複合基板の技術を、特に「貼り合わせ技術」と記す。
特開2006−210660号公報
しかしながら、貼り合わせ技術によって複合基板を作製すると、窒化物系化合物半導体を第2の基板から分離するときに、窒化物系化合物半導体が脆弱領域を境として分離しないという問題があった。すなわち第2の基板上に薄い窒化物系化合物半導体が残ることなく、貼り合わせた窒化物系化合物半導体がそのまま第2の基板から剥離されてしまうという問題が頻発していた。
或いは、たとえ脆弱領域を境に剥離できても、作製された複合基板を用いてデバイスを作製するとき(たとえばアニール処理、ダンシング処理などの工程中)、複合基板の貼り合わせ面において剥離が生じる場合もあった。
このような問題は、窒化物系化合物半導体と第2の基板との接合強度が弱いことに起因するものとも考えられる。よって、接合強度を高めるために、窒化物系化合物半導体の表裏のうち第2の基板と貼り合わせる側の表面を滑らかにした上で、その表面上に第2の基板を貼り合わせるという試みもなされている。しかしながら、この方法による接合強度も十分とは言えず、さらなる接合強度の向上が求められている。
本発明は、上記のような現状に鑑みなされたものであって、その目的とするところは、窒化物系化合物半導体からなる第1の基板と第2の基板との接合強度が高い複合基板の製造方法を提供することにある。
本発明の複合基板の製造方法は、窒化物系化合物半導体からなる第1の基板と該第1の基板を構成する材料と同一又は異なる材料からなる第2の基板とを貼り合わせてなるエピタキシャル層成長用の複合基板の製造方法であって、窒化物系化合物半導体からなるバルク基板の表面からイオン注入を行なうステップと、該バルク基板の表面が第2の基板に対向するようにしてバルク基板と第2の基板とを貼り合わせることにより貼り合わせ基板を得るステップと、貼り合わせ基板を第1温度まで昇温するステップと、第1温度を一定時間保持するステップと、バルク基板の一部である第1の基板が第2の基板上に残るように、バルク基板の他の部分を貼り合わせ基板から分離することにより複合基板を生成するステップと、バルク基板の表面からイオン注入を行なうステップの前又は後に、バルク基板の表面に対し金属膜を成膜するステップと、を含み、金属膜はWまたはMoのうちのいずれか一方もしくは両方からなり、を含み、第1温度をT1℃とし、第1の基板の熱膨張係数をA×10-6/℃とし、第2の基板の熱膨張係数をB×10-6/℃とすると、下記式(I)を満たすことを特徴とする。
215≦10(A−B)2−10(A−B)+T1≦410 ・・・(I
複合基板を生成するステップにおいて、貼り合わせ基板を第2温度まで昇温して、第2温度を一定時間保持することにより、バルク基板の他の部分を貼り合わせ基板から分離することが好ましい。
複合基板を生成するステップの後に、複合基板を第3温度まで昇温するステップと、第3温度を一定時間保持するステップとをさらに含むことが好ましい。第3温度は、600℃以上1000℃以下であることが好ましい。
上記のイオン注入を行なうステップの前又は後にバルク基板の表面に第1被膜を形成するステップと、第2の基板に第2被膜を形成するステップをさらに含み、貼り合わせ基板を得るステップにおいて、第1被膜と第2被膜とを対向させて貼り合わせることが好ましい。
本発明の複合基板の製造方法は、第1の基板と第2の基板との接合強度を高めることができるという優れた効果を有する。
本発明により製造される複合基板の一例を示す模式的な断面図である。 バルク基板に脆弱領域を形成した後の状態を示す模式的な断面図である。 バルク基板に第2の基板を貼り合わせた後の貼り合わせ基板を示す模式的な断面図である。 脆弱領域を境として分離した複合基板を含む模式的な断面図である。
以下、本発明について詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
<複合基板>
図1は、本発明により製造される複合基板の一例を示す模式的な断面図である。本発明により製造される複合基板10は、図1に示されるように、窒化物系化合物半導体からなる第1の基板1と、該第1の基板を構成する材料と同一又は異なる材料からなる第2の基板2とを貼り合わせてなるものである。
複合基板10の第1の基板1上には、特に限定されないが、従来公知の組成の各種半導体デバイスを構成するエピタキシャル層を成長させることができる。このようなエピタキシャル層の形成方法としては、活性層を安定して成長できるとともに、成長速度が速く良好な膜質が得られるという観点から、MOCVD法を用いることが好ましい。以下、複合基板10の各構成を説明する。
<第1の基板>
本発明で用いる第1の基板1を構成する窒化物系化合物半導体は、特に限定されず、従来公知の窒化物系化合物半導体を用いることができるが、六方晶の結晶構造を有するものが好ましい。六方晶の結晶構造を有する窒化物系化合物半導体を使用すると、その上に形成されるエピタキシャル層においても六方晶の結晶構造が安定して形成される。そのため、デバイス形成を目的にMOCVD法により形成する六方晶の結晶構造を備えるエピタキシャル層を良好な品質にできる。
本発明に用いられる窒化物系化合物半導体としては、たとえばGaN、AlGaN、InGaN、AlN、InNなどを挙げることができ、これらを各単独で、あるいは2種以上を組み合わせて用いることができる。このような材料うち、結晶性が良好で、かつ既にバルク基板が製造販売され入手しやすいという観点から、その90質量%以上を窒化ガリウムで構成することが好ましい。
なお、第1の基板1の厚みは、50nm〜50μmとすることが好ましく、100nm〜2μmとすることがより好ましい。この理由は、50nm未満の場合、エピタキシャル層を成長させるための第1の基板の表面の加工が難しくなるため、また50μmを超えるとイオン照射やプラズマ照射で脆弱領域を形成し剥離させることが難しくなるためである。
<第2の基板>
第2の基板2は、窒化物系化合物半導体からなる第1の基板1を貼り合わされる。第2の基板2は、第1の基板1を構成する材料と同一の材料(物質)から構成されてもよいし、或いは第1の基板を構成する材料以外の物質から構成されてもよく、特に限定されない。第2の基板2を構成する材料は、好ましくは、第1の基板1と貼り合わせるとき、および第1の基板上にエピタキシャル層を成長させるときの高温環境に耐え得るような耐熱性を備える。より好ましくは、第2の基板2の材料として、1000℃以上の温度に耐えることができる耐熱性を有する材料を選択する。
第2の基板は、第1の基板を構成する窒化物系化合物半導体と異なる組成であってもよいし、第1の基板を構成する窒化物系化合物半導体と同一の組成であって、その結晶状態が異なっていてもよい。
また、第2の基板2は、第1の基板1上にエピタキシャル層を成長させる際に、アンモニアなどのガス雰囲気に晒されることから、このようなガス雰囲気に耐え得る耐腐食性を有することが好ましい。
さらに、第2の基板2には、第1の基板1の熱膨張係数に近い熱膨張係数を有する材料を用いることが好ましい。これにより第1の基板1と貼り合わせた後に、第1の基板1上に900℃以上でエピタキシャル層を成長させる時に第1の基板1が割れることを防止することができる。また、第2の基板2は、第1の基板1に比し安価であることが好ましい。
窒化物系化合物半導体からなる第2の基板を用いる場合、好ましくは、第1の基板と第2の基板との間にSiO2膜を形成する。これにより、第1の基板と第2の基板とを貼り合わせた複合基板上にエピタキシャル層を形成した後、SiO2膜に対し、フッ酸などの溶液でエッチング、または第2の基板の下面からレーザなどを照射することにより、第1の基板と第2の基板との界面で剥離することができる。このようにして剥離した第2の基板は、次の複合基板を作製する時に再利用されてもよい。
以上の諸点を考慮すると、第2の基板2としては、たとえばサファイア、Siなどの単結晶や、GaN、SiC、ZrB2、AlN、Al23、スピネルなどの単結晶や多結晶、金属基板などを挙げることができる。第2の基板2としてGaNを用いる場合には、特にGaNの多結晶であることが好ましいが、第1の基板よりも結晶性に劣るものであってもよい。なお、このような第2の基板2は、第1の基板1を保持できる程度の硬さまたは厚みを有している限り、その形状や物性は限定されないが、その厚みとしては、50μm程度以上の厚み(すなわち第1の基板1の厚みよりも大きい厚み)を有するものが好ましい。
たとえば熱膨張係数が5.4×10-6/℃のGaN基板を第1の基板1として用いる場合、第2の基板2としては、熱膨張係数が7.5×10-6/℃のスピネル基板、熱膨張係数が7×10-6/℃のサファイア基板、熱膨張係数が2.6×10-6/℃のSi基板、熱膨張係数が4.2×10-6/℃のAlNなどを用いることが好ましい。なお、本発明における熱膨張係数は、熱機械分析装置(TMA:Thermo Mechanical Analysis)により測定された値を採用するものとする。
<複合基板の製造方法>
以下、図2〜図4を参照しつつ、本発明の複合基板の製造方法を説明する。
図2は、バルク基板に脆弱領域を形成した後の状態を示す模式的な断面図であり、図3は、バルク基板に第2の基板を貼り合わせた後の貼り合わせ基板を示す模式的な断面図であり、図4は、脆弱領域を境として貼り合わせ基板を分離して製造した複合基板を示す図である。
(実施の形態1)
本発明者は、窒化物系化合物半導体からなる基板と第2の基板との貼り合わせ面での接合強度が弱いという問題を克服するために複合基板の製造工程を再検討した。特に、複合基板の製造プロセスにおける脆弱領域を境として貼り合わせた基板を分離する工程を見直したところ、貼り合わせた基板を分離する前に、基板をある一定温度まで昇温することにより、貼り合わせ面での接合強度を高めることができるという知見が得られた。
このような知見に基づき、接合強度を高めるための温度条件に関し、さらに検討を重ねたところ、極めて精密な温度調節が必要であることが明らかとなった。つまり、昇温したときの温度が低すぎると接合強度を十分に高めることができず、逆に高すぎると接合強度が十分に高められる前に脆弱領域での分離が進行してしまうことがわかった。
そこで、本発明者らは、脆弱領域での分離が進行することなく、貼り合わせ面の接合強度を高めるための温度条件を検討したところ、かかる温度条件は、貼り合わせる両基板の熱膨張係数差と密接に関係していることを見い出し、ついに本実施の形態1を完成するに至った。
すなわち、本実施の形態1は、窒化物系化合物半導体からなる第1の基板の熱膨張係数と第2の基板の熱膨張係数との差が大きいほど、貼り合わせ基板を昇温したときの温度を低くするというように、接合強度を高めるための温度条件を設定することにより、第1の基板と第2の基板との接合強度を高めることに成功したものである。
本実施の形態1の複合基板の製造方法は、窒化物系化合物半導体からなるバルク基板4の表面からイオン注入を行なうステップ(図2)と、バルク基板4の表面が第2の基板2に対向するようにしてバルク基板4と第2の基板2とを貼り合わせることにより貼り合わせ基板20を得るステップ(図3)と、貼り合わせ基板を第1温度まで昇温するステップと、該第1温度を一定時間保持するステップと、バルク基板4の一部が第2の基板2上に残るように、バルク基板4の他の部分を貼り合わせ基板20から分離することにより複合基板を生成するステップ(図4)とを含むことを特徴とする。各ステップの詳細を以下に説明する。
[イオンを注入するステップ]
第1の基板を構成することになる窒化物系化合物半導体のバルク基板4を準備する。かかるバルク基板4は、貼り合わせやハンドリングで破壊しない厚みを有する必要がある。
バルク基板4の一方の表面に対し、イオン照射やプラズマ照射などを行なうことにより、その表面から所定の深さにイオンを注入することができる。そして、このイオン注入された領域が脆弱領域3となる。後の工程では、この脆弱領域3においてバルク基板を分離する(図4)。なお、イオン照射などを行なうことによりバルク基板4から薄い厚みの基板を分離する上述の一連の操作はイオンカットプロセスと呼ばれることがある。
脆弱領域3は、イオン照射することにより形成されることが好ましい。この脆弱領域3は、熱を加えたり力を加えたりすることにより分離(剥離)される領域である。注入されるイオンは、いかなる元素のイオンも使用することができるが、水素、ヘリウム、窒素、Arなどが好ましく、水素、ヘリウムなどの軽元素であることが特に好ましい。このような軽元素を用いることにより、バルク基板4の比較的深い位置にまでイオンを注入できるとともに、イオンの通過によるバルク基板4の結晶の劣化を抑制することができる。
脆弱領域3に含まれるイオンのドーズ量は、後の工程でバルク基板4を分離できる程度であれば特に制限はないが、バルク基板4の分離しやすさの観点から、1×1017cm-2以上1×1018cm-2以下であることが好ましい。1×1017cm-2未満であると、後の工程でバルク基板4を分離しにくくなる傾向がある。一方、1×1018cm-2を超えると、バルク基板4を分離した後に第2の基板2上に残る第1の基板の結晶性が悪くなる場合や、注入したイオンが常温で第1の基板の表面に現れて表面が荒れることにより、接合できなくなる場合がある。
イオン注入を行なうときのイオンの加速電圧は、50keV以上150keV以下であることが好ましい。加速電圧が50keV未満であると、バルク基板4にイオンが十分な深さで注入されないことにより、バルク基板4の分離時に支障をきたす。150keVを超えると、バルク基板4の深さ方向にイオンを注入される幅が広くなり、脆弱領域3の厚みが厚くなる。イオン注入を行なうときの温度は、室温以上150℃未満であることが好ましい。
ここで、バルク基板4にイオンを注入する前に、そのイオン注入を行なう面を研磨することが好ましい。このようにバルク基板4を研磨することにより、第2の基板2と良好に貼り合わせることができる。
また、バルク基板4の表面は、一方の面がウエハ面であり、もう一方の面がN面となるが、イオン注入は、バルク基板4のN面に対して行なうことが好ましい。これにより第2の基板と貼り合わせる側とは反対側の第1の基板の面をウエハ面、すなわち(0001)面とすることができる。よって、第1の基板上にエピタキシャル層を結晶成長させやすいという効果を有する。なお、本実施の形態では、バルク基板4の表面の法線方向からイオン注入を行なってもよいし、バルク基板4の表面の法線に対し、一定の角度θの方向からイオン注入を行なってもよい。角度θは、例えば0°<θ≦7°である。
[貼り合わせるステップ]
次いで、上記のように脆弱領域3を形成したバルク基板4(第1の基板)を第2の基板2と貼り合わせることにより貼り合わせ基板20を生成する(図3)。ここで、バルク基板4と第2の基板2とを貼り合わせる前に、その貼り合わせ面が鏡面となるように処理することが好ましい。このように両基板の表面を鏡面にした後に、その鏡面部分を対向させて荷重を加えながら加熱することにより、バルク基板4と第2の基板2とを良好に貼り合わせることができる。
上記の方法以外にも、たとえばプラズマ中にバルク基板4と第2の基板2とを曝すことにより貼り合わせる方法や、真空中でプラズマ、イオン、中性粒子などを作用させることによりバルク基板4と第2の基板2の表面の反応を促進させて貼り合わせる方法などがある。
或いは、貼り合わせ方法は、貼り合わせの界面付近以外において、基板自身の特性を保持できるような方法であれば特に限定されないが、たとえば有機化合物または無機化合物からなる接着剤を用いる接合が挙げられる。或いは、陽極接合、熱圧着、拡散接合などの固相接合、はんだ接合、共晶接合などの固液反応接合、局所溶融接合などの液相接合などを用いてもよい。
これらの接合方法の中でも、共晶接合法を用いることが好ましい。共晶接合法を用いて貼り合わせる場合、バルク基板4の表面に対し、金属膜を成膜した後、バルク基板4と第2の基板2とを重ね合わせて加熱することにより貼り合わせを行なう。このような金属膜は、WまたはMoのいずれか一方もしくは両方からなることが好ましい。これにより接合強度を高めることができる。尚、この金属膜は、イオン注入するステップの前に形成してもよいし、後に形成してもよい。
このような金属膜の厚みは、50nm以上1000nm以下であることが好ましい。50nm未満であると、十分な接合強度が得られず、1000nmを超えると、金属膜が高温時に溶融してそれが複合基板の側面に回り込むため好ましくない。
共晶接合法以外の接合方法として、バルク基板の表面に第1被膜を形成し、第2の基板に第2被膜を形成し、第1被膜と第2被膜とを対向させて貼り合わせる方法を用いてもよい。被膜は、好ましくはイオンが移動しやすい材料で形成される。これにより、界面においてイオンが移動しやすくなりバルク基板4と第2の基板2を貼り合わせることができる。
なお、バルク基板の表面に第1被膜を形成する工程は、貼り合わせ基板を得るステップより前であればいつでもよく、イオンを注入するステップの前又は後に行われる。また、第2の基板に第2被膜を形成する工程も、貼り合わせ基板を得るステップより前であればいつでもよい。
このような第1被膜および第2被膜の好適な材料としては、SiO2のような酸化物、Si34のような窒化物を挙げることができる。このような第1被膜および第2被膜の材料を構成するSiおよびOは、第1の基板に不純物として取り込まれても、ドナーとして機能するというメリットがある。
第1被膜および第2被膜を形成する方法としては、蒸着、スパッタ、化学気相成長(CVD:Chemical Vapor Deposition)などを挙げることができる。一方、第2の基板がSiからなる場合、上記で挙げた方法に加え、その表面を熱酸化することにより、第2の基板の表面に第2被膜を形成してもよい。このようにして形成される第1被膜および第2被膜の厚みは、50nm以上1000nm以下であることが好ましい。50nm未満であると、十分な接合強度が得られず、1000nmを超えると、バルク基板または第2の基板との熱膨張係数差で剥離する傾向がある。
上記のバルク基板4と第2の基板2との貼り合わせは、バルク基板4のN面側に第2の基板2を貼り合わせることが好ましい。これにより、後の工程でバルク基板4を分離したときに、第1の基板のエピタキシャル層を結晶成長させる側の面をGa面とすることができ、したがって第1の基板上にエピタキシャル層を結晶成長しやすくなる。
[第1温度に昇温するステップ及び第1温度を一定時間保持するステップ]
得られた貼り合わせ基板20は、第1温度まで昇温し、かかる第1温度を一定時間保持される。この第1温度は、第1の基板1の熱膨張係数と第2の基板2の熱膨張係数とに基づいて定められる。すなわち、第1温度をT1℃とし、第1の基板の熱膨張係数をA×10-6/℃とし、第2の基板の熱膨張係数をB×10-6/℃とすると、下記式(I)を満たすように定める。
215≦10(A−B)2−10(A−B)+T1≦410 ・・・(I)
式(I)を満たすように第1温度を調整することにより、脆弱領域3での剥離が進行することなく、バルク基板4(第1の基板)と第2の基板2との接合強度を顕著に高めることができる。このため、後の工程でバルク基板4を分離するときに、バルク基板4と第2の基板2との界面にかかる強い応力にも耐え得る。
式(I)中の10(A−B)2−10(A−B)+T1の上記下限値よりも低くなるように第1温度を定めると、接合強度を十分に高めることができず、逆に、上記の上限値よりも高くなるように第1温度を定めると、バルク基板4(第1の基板)および第2の基板2の接合強度を高める前に、脆弱領域3での分離が進行してしまうことになり好ましくない。
上記の式(I)中の10(A−B)2−10(A−B)+T1の下限値は、325であることがより好ましく、さらに好ましくは355である。一方、上限値は、395であることがより好ましく、さらに好ましくは385である。第1温度が100℃以上500℃以下としたときに、式(I)を満たすように、第1の基板1および第2の基板2の熱膨張係数を定めることが好ましい。
第1温度を保持するときの雰囲気は、第1の基板1および第2の基板2の材料によっても異なるが、窒素、酸素、水素、アルゴン、およびアンモニアからなる群より選択される1種以上のガスを含む雰囲気であることが好ましい。
また、第1温度を保持する時間t1は、第1温度T1によって定めることが好ましいことが実験によりわかっている。すなわち、第1温度T1とその保持時間t1とは、保持時間の逆数1/t1がexp(−E/kT1)に比例するという関係がある。ここで、Eは、材料固有の活性化エネルギーの値であり、kはボルツマン定数である。上述の比例関係から導き出される保持時間t1は、第1温度が高温であるほど短時間となり、第1温度が低温であるほど長時間となる。かかる第1温度の保持時間T1は、10分以上300分以下であることが好ましい。
[バルク基板を分離するステップ]
上記のようにして貼り合わせたバルク基板の一部である第1の基板1が第2の基板2上に残るように、バルク基板の他の部分6を貼り合わせ基板20から分離することにより、第2の基板2上に第1の基板1を貼り合わせた複合基板を作製することができる(図4)。
脆弱領域3におけるバルク基板の分離は、脆弱領域3になんらかのエネルギーを加えることにより行なわれる。その方法は特に限定されず、応力を加えたり、熱を加えたり、超音波を印加したり、光を照射したり、工具により切断したりなどのいずれの方法でもよい。
具体的には、たとえばバルク基板を研磨などする方法、バルク基板をスライスする方法、バルク基板自体を昇温させる方法などを挙げることができる。バルク基板をスライスする方法としては、たとえば、放電加工機、ワイヤーソー、外周刃、内周刃、レーザ照射などを用いることが好ましい。
一方、バルク基板自体を昇温させる方法を用いる場合、貼り合わせ基板20を第2温度まで昇温し、かかる第2温度を一定時間保持することが好ましい。第2温度まで昇温することによりバルク基板に注入されたイオンが膨張して、バルク基板が脆弱領域3を境に分離することができる。
かかる第2温度は、脆弱領域3のイオンのドーズ量によって異なり、ドーズ量が大きい(すなわちイオン注入量が多い)ほど第2温度は低くなる傾向がある。また、第2温度は接合強度を高めるための第1温度よりも高温である必要があるため、第2温度を第1温度よりも高く設定し、必要な第2温度に対して前述の範囲内でドーズ量を決定する。このような第2温度は、150℃以上550℃以下であることが好ましい。
また、第2温度の保持時間は、上述の第1温度のときと同様に、第2温度T2とその保持時間t2とは、保持時間の逆数1/t2がexp(−E/kT2)に比例するという関係がある。かかる保持時間は10分程度であることが好ましい。第2温度を保持する雰囲気は、第1温度を保持するときの雰囲気と同様であることが好ましい。
[第3温度に昇温するステップ及び第3温度を一定時間保持するステップ]
上記のようにして作製された複合基板に対し、複合基板を第3温度まで昇温し、かかる第3温度を一定時間保持することが好ましい。第3温度を保持することにより、第1の基板1と第2の基板2との接合強度を高めることができ、これによりデバイス作製時の歩留まりを向上させることができる。
また、複合基板を第3温度に保持することにより、脆弱領域を形成したときに注入したイオンを第1の基板から脱ガスすることができ、第1の基板の窒化物系化合物半導体の結晶性を回復すること(すなわち優れた結晶性を得ること)ができる。なお、かかるイオンの脱ガスは、機械的または化学的にダメージを除去することにより行ってもよい。
第1の基板1は、第2の基板2に対して著しく薄い厚みであるため、上記の第3温度は、上述の第1温度および第2温度よりも高温にしても各基板の熱膨張係数差に起因する剥離が生じにくい。このことから、第3温度は、600℃以上1000℃以下であることが好ましい。また、上述のように貼り合わせ面に金属膜、第1被膜、および第2被膜を形成する場合、第3温度まで昇温することにより、これらの構成材料が固溶体となり、さらに接合強度を高めることができる。
また、第3温度の保持時間は、上述の第1温度の保持時間と同様に、第3温度T3とその保持時間t3とは、保持時間の逆数1/t3がexp(−E/kT3)に比例するという関係があり、その保持時間は15秒以上60分以下であることが好ましい。なお、第3温度を保持するときの雰囲気は、第1温度を保持するときの雰囲気と同様のものを用いることが好ましい。
(実施の形態2)
本実施の形態2の複合基板の製造方法は、窒化物系化合物半導体からなるバルク基板の表面の法線に対し、0°<θ≦7°となる角度θでイオン注入を行なうステップ(図2)と、バルク基板の表面が第2の基板に対向するようにしてバルク基板と第2の基板とを貼り合わせるステップ(図3)と、バルク基板の一部である第1の基板が第2の基板上に残るように、バルク基板の他の部分を第2の基板から分離することにより複合基板を生成するステップ(図4)とを含むことを特徴とする。
本実施の形態2では、バルク基板にイオンを注入するステップにおいて、バルク基板の法線に対し0°<θ≦7°の角度θでイオン注入を行なうことを特徴とする。これにより、実施の形態1と同等の接合強度を高める効果を得ることができる。以下においては、本実施の形態2の製造方法を説明するが、実施の形態1と重複する部分の説明は繰り返さない。
[特定の角度θからイオンを注入するステップ]
本実施の形態2では、バルク基板4の表面の法線に対し、0°<θ≦7°の角度θでイオン注入を行なう。このようにバルク基板4の表面の法線に対し、垂直でなく、かつ7°以下の傾きをもってイオンを照射することにより、バルク基板4(第1の基板)と第2の基板との接合強度を高めることができる。このようにバルク基板に対し特定の角度を以ってイオンを注入する場合には、必ずしも実施の形態1のように第1温度に昇温・保持しなくてもよい。なお、第1温度に昇温してもよいことは言うまでもない。
上記のような角度でイオンを照射したときに第1の基板と第2の基板との接合強度が高められる詳細なメカニズムは明らかでないが、おそらくイオンを斜めから照射することにより、注入したイオンがバルク基板を構成する結晶のc軸方向のみならずa軸方向に配置されることになり、バルク基板を構成する結晶のa軸方向に圧縮または引張応力が加わったときに、その応力を補完するように上記のa軸方向に配置されたイオンが転移する。これにより、第1の基板のクッション性が向上し、バルク基板(第1の基板)と第2の基板との接合強度を高められるものと推察される。
一方、イオンをバルク基板の表面に対し垂直方向に注入したときには、イオンがそれを構成する結晶のc軸方向に配置されやすくなるため、上記のクッション性が得られず、接合強度の向上効果が得られないものと考えられる。
ところで、バルク基板の結晶におけるイオンの配置(a軸方向またはc軸方向)は、イオンを注入した後のバルク基板を構成する結晶の軸長比に基づいて推定する。この軸長比は、イオン注入した後のバルク基板をX線回析することにより、結晶のc軸の長さとa軸の長さとの測定値を得、かかる測定値に基づいて算出される。そして、軸長比c/aが大きいほどc軸方向にイオンが配置されることを示し、軸長比c/aが小さいほどa軸方向にイオンが配置されることを示すものと考えられる。よって、軸長比c/aの値が小さいほど、バルク基板のクッション性が高められて、接合強度が高まることになる。
上記のように、本発明の実施形態2は、バルク基板の表面の法線に対し0°<θ≦7°の角度θでイオン注入を行なうことを除いては、実施の形態1と同様の方法により本実施の形態の複合基板を作製することができる。
以下、実施例および参考例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
参考例1>
まず、窒化物系化合物半導体のバルク基板として、酸素をドーピングした直径50.8mmのGaNウェハを用い、このGaNウェハの両面を研磨することにより両面が鏡面化されたバルク基板(厚み500μm)を準備した。このバルク基板を構成する窒化物系化合物半導体(GaN)は、六方晶の結晶構造を有し、(0001)面がウエハ面であり、比抵抗は1オーム・cm以下、キャリア濃度は1×1017cm-3以上であった。
次いで、このバルク基板のN面に、その面の法線方向から水素イオンを照射(注入)することにより、バルク基板のN面からの深さが約300〜500nmの領域に脆弱領域を形成した(図2)。照射条件は、加速電圧を60keVとし、ドーズ量は5×1017/cm2で行なった。
その後、この照射面を洗浄し、続いてこのバルク基板をCVD装置に入れた。そして、バルク基板のN面上に、SiO2からなる第1被膜を250nmの厚みで成長させた。次に、バルク基板をドライエッチング装置に入れ、Arガス中でバルク基板の第1被膜に対して放電させることにより、プラズマでその表面を清浄化した。
一方、直径50.8mmであって厚みが300μmのスピネルからなる第2の基板に対して、その表面に250nm厚みのSiO2からなる第2被膜を形成した。この第2の基板の第2被膜をArガス中で放電させて、その表面をプラズマ処理した。
そして、大気中で上記のバルク基板の第1被膜形成面と第2の基板の第2被膜形成面とを対向させて貼り合わせ、これをドライエッチングチャンバーに入れ、Arガスを導入した。RFパワーを100Wとし、Arガスの導入流量を50sccmとし、チャンバ内の圧力を6.7Paとした。
以上の操作で、バルク基板4と第2の基板とを貼り合わせるが、その界面での接合強度が十分ではないため、引き続き窒素中でこれを第1温度である300℃に昇温し、120分間保持することにより両者の接着強度を高めた(図3)。
次に、これを第2温度である400℃に昇温し、10分間保持した。これにより上記で注入された水素イオンを膨張させて、第2の基板上に第1の基板が残るようにバルク基板を分離し(図4)、本実施例の複合基板を得た。このようにして得られた複合基板における第1の基板の厚みは約400nmであった。
参考例2〜35、実施例36〜37、参考例38〜47及び比較例1〜3は、表1及び表2に従い以下の通り作成した。なお、表1で示される材料の熱膨張係数について、それぞれGaNは5.4×10-6/℃、スピネルは7.5×10-6/℃、サファイアは7×10-6/℃、Siは2.6×10-6/℃、AlNは4.2×10-6/℃であった。
参考例2〜9>
参考例1の複合基板に対し、第1温度およびそれを保持する時間が以下の表2のように異なることを除き、参考例1と同様の方法により作製した。なお、表2中の「−」の欄は、その温度まで昇温を行なわなかったことを示す。
参考例10〜11>
参考例1の複合基板に対し、バルク基板にイオン注入したときのドーズ量が表2のように異なることを除き、参考例1と同様の方法により作製した。
参考例12〜14>
参考例1の複合基板に対し、バルク基板のサイズが表1のように異なり、第1温度が表2のように異なることを除き、参考例1と同様の方法により作製した。
参考例15〜26>
参考例12の複合基板に対し、第2の基板の組成が表1のように異なり、第1温度が表2のように異なることを除き、参考例12と同様の方法により作製した。たとえば、参考例16は、GaNからなる第2の基板を用い、第1温度を360℃としてバルク基板と第2の基板とを貼り合わせたことを示す。なお、参考例15〜17においては、第2の基板としてGaNからなる多結晶を用いたが、第1の基板を構成するGaNよりも結晶性が劣るものを用いてもよい。また、参考例21〜23において、第2の基板の第2被膜は、熱酸化することにより形成してもよい。
参考例27〜28>
参考例1の複合基板に対し、複合基板を作製した後に、さらに第3温度まで昇温・保持するステップを含むことが異なることを除き、参考例1と同様の方法により作製した。たとえば、表2中の参考例27は、複合基板を作製した後に、その温度を800℃で5分間保持したことを示す。
参考例29〜35>
参考例1の複合基板に対し、複合基板を作製した後に第3温度まで昇温するステップを含むことが表2のように異なることを除き、参考例1と同様の方法により作製した。
<実施例36>
参考例1の複合基板に対し、シリコンからなる第2の基板を用いたこと、バルク基板の表面に第1被膜を形成する代わりに250nmの厚みのWからなる金属膜を形成したこと、および第2の基板の表面に第2被膜を形成しなかったことを除き、参考例1と同様の方法により作製した。なお、表1中の「−」の欄は第2被膜を形成しなかったことを示す。
<実施例37>
実施例36の複合基板に対し、複合基板を作製した後に第3温度まで昇温するステップを含むことが表2のように異なることを除き、参考例1と同様の方法により作製した。
参考例38〜43>
参考例1の複合基板に対し、イオン注入するときの角度、および第1温度に昇温・保持するステップを含まないことが異なることを除き、参考例1と同様の方法により作製した。たとえば、表2中の参考例39は、バルク基板のN面の法線に対し、0.3°をなす角度でイオン注入を行なったが、第1温度への昇温および保持は行なわなかった。
参考例44〜45>
参考例1の複合基板に対し、表1及び表2に示すようにイオン注入するときの角度、およびバルク基板のサイズが異なることを除き、参考例1と同様の方法により作製した。
参考例46>
参考例44の複合基板に対し、第3温度に昇温・保持するステップを含むことを除き、参考例44と同様の方法により作製した。第3温度に昇温・保持する温度条件は、表2に示すとおりである。
参考例47>
参考例45の複合基板に対し、第3温度に昇温・保持するステップを含むことを除き、参考例45と同様の方法により作製した。第3温度に昇温・保持する温度条件は、表2に示すとおりである。
<比較例1>
参考例1の複合基板に対し、第1温度に昇温・保持するステップを含まないことが異なることを除き、参考例1と同様の方法により作製した。
<比較例2〜3>
参考例1の複合基板に対し、第1温度に昇温・保持するステップが表2のように異なることを除き、参考例1と同様の方法により作製した。
Figure 0005765037
Figure 0005765037
<デバイスの作製>
次に、各実施例、各参考例および比較例の複合基板のそれぞれの第1の基板上に、MOCVD法によりIII族窒化物半導体からなるエピタキシャル層を形成した。このエピタキシャル層は、厚さ2μmのn型GaN層、厚さ0.5μmのn型Al0.05Ga0.95N層、6対のIn0.2Ga0.8N層とAl0.01Ga0.99N層とで構成される多重量子井戸構造を有する厚さ100nmの発光層、厚さ20nmのp型Al0.2Ga0.8N層および厚さ0.15μmのp型GaN層からなるものである。
そして、ドライエッチングによりn型GaN層の一部を残すように他のエピタキシャル層を除去した後、真空蒸着法または電子ビーム蒸着法により、p型GaN層上にp側電極を形成した。次いで、n型GaN層(他のエピタキシャル層が除去された部分)上にn側電極を形成することにより、半導体デバイスであるLEDを得た。
<接合強度の評価>
各実施例、各参考例および各比較例の複合基板において、デバイスを作製する前後の第1の基板と第2の基板とが接合している部分の面積は、それぞれにつき複合基板及びデバイスを写真撮影し、画像処理装置を用いて測定した。これにより第1の基板の表面の面積に対し、第2の基板が接合している面積(以下、「接合面積率」と記す)を算出した。デバイス作製前の接合面積率(%)を表3の「形成前」の欄に示し、デバイス作製後の接合面積率(%)を表3の「形成後」の欄に示す。
Figure 0005765037
表3に示される接合面積率の結果から、各実施例および各比較例の複合基板は、各比較例の複合基板と比較すると、第1の基板と第2の基板との界面において剥離が生じにくいことが明らかである。これは、実施例1〜37では、本発明による第1温度に昇温して保持したことにより、第1の基板と第2の基板との接合強度が高められたものと考えられる。また、実施例38〜47では、バルク基板の法線に対してイオンを斜めから照射したことにより、第1の基板の結晶の軸長比c/aが小さくなり(表2参照)、これにより第1の基板と第2の基板との接合強度が高められたものと考えられる。
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 第1の基板、2 第2の基板、3 脆化領域、4 バルク基板、10 複合基板、20 貼り合わせ基板。

Claims (4)

  1. 窒化物系化合物半導体からなる第1の基板と、該第1の基板を構成する材料と同一又は異なる材料からなる第2の基板とを貼り合わせてなるエピタキシャル層成長用の複合基板の製造方法であって、
    前記窒化物系化合物半導体からなるバルク基板の表面からイオン注入を行なうステップと、
    前記バルク基板の前記表面が前記第2の基板に対向するようにして前記バルク基板と、前記第2の基板とを貼り合わせることにより貼り合わせ基板を得るステップと、
    前期貼り合わせ基板を第1温度まで昇温するステップと、
    前記第1温度を一定時間保持するステップと、
    前記バルク基板の一部である前記第1の基板が前記第2の基板上に残るように、前記バルク基板の他の部分を前記貼り合わせ基板から分離することにより複合基板を生成するステップと
    前記バルク基板の前記表面からイオン注入を行なうステップの前又は後に、前記バルク基板の前記表面に対し、金属膜を成膜するステップと、を含み、
    前記金属膜は、WまたはMoのうちのいずれか一方もしくは両方からなり、
    前記第1温度をT1℃とし、前記第1の基板の熱膨張係数をA×10-6/℃とし、前記第2の基板の熱膨張係数をB×10-6/℃とすると、下記式(I)を満たす、複合基板の製造方法。
    215≦10(A−B)2−10(A−B)+T1≦410 ・・・(I)
  2. 前記複合基板を生成するステップにおいて、貼り合わせ基板を第2温度まで昇温して、前記第2温度を一定時間保持することにより、前記バルク基板の他の部分を前記貼り合わせ基板から分離する、請求項1に記載の複合基板の製造方法。
  3. 前記複合基板を生成するステップの後に、
    前記複合基板を第3温度まで昇温するステップと、
    前記第3温度を一定時間保持するステップとをさらに含む、請求項1または2に記載の複合基板の製造方法。
  4. 前記第3温度は、600℃以上1000℃以下である、請求項に記載の複合基板の製造方法。
JP2011093890A 2010-04-20 2011-04-20 複合基板の製造方法 Expired - Fee Related JP5765037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093890A JP5765037B2 (ja) 2010-04-20 2011-04-20 複合基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010096818 2010-04-20
JP2010096818 2010-04-20
JP2011093890A JP5765037B2 (ja) 2010-04-20 2011-04-20 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011243968A JP2011243968A (ja) 2011-12-01
JP5765037B2 true JP5765037B2 (ja) 2015-08-19

Family

ID=44834173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093890A Expired - Fee Related JP5765037B2 (ja) 2010-04-20 2011-04-20 複合基板の製造方法

Country Status (4)

Country Link
US (2) US8664085B2 (ja)
EP (1) EP2562789A4 (ja)
JP (1) JP5765037B2 (ja)
WO (1) WO2011132654A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117895B2 (ja) * 2008-03-17 2013-01-16 ダブリュディ・メディア・シンガポール・プライベートリミテッド 磁気記録媒体及びその製造方法
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
EP2824719A4 (en) * 2012-07-23 2016-01-06 Sino Nitride Semiconductor Co COMPOSITE SUPPLEMENT WITH PROTECTIVE LAYER FOR PREVENTING THE DIFFUSION OF METALS
JP2014060341A (ja) 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5521242B1 (ja) * 2013-06-08 2014-06-11 エルシード株式会社 SiC材料の製造方法及びSiC材料積層体
FR3008543B1 (fr) 2013-07-15 2015-07-17 Soitec Silicon On Insulator Procede de localisation de dispositifs
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6154066B2 (ja) * 2014-03-31 2017-06-28 日本碍子株式会社 多結晶窒化ガリウム自立基板及びそれを用いた発光素子
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
TWI751127B (zh) 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
WO2018006258A1 (en) * 2016-07-05 2018-01-11 Shenzhen Xpectvision Technology Co., Ltd. Bonding materials of dissimilar coefficients of thermal expansion
KR101914361B1 (ko) 2017-02-15 2018-11-01 한양대학교 산학협력단 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
JP7182105B2 (ja) * 2019-05-16 2022-12-02 パナソニックIpマネジメント株式会社 Iii族窒化物半導体デバイスの製造方法
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
FR2834124B1 (fr) * 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh Procede de production de couches semi-conductrices
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
JP2006210660A (ja) 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
FR2888402B1 (fr) * 2005-07-06 2007-12-21 Commissariat Energie Atomique Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
JP4802624B2 (ja) * 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Iii族窒化物半導体層貼り合わせ基板の製造方法
TW201029059A (en) * 2009-01-22 2010-08-01 Univ Nat Central Tin/silver bonding structure and its method

Also Published As

Publication number Publication date
EP2562789A4 (en) 2015-03-04
US9252207B2 (en) 2016-02-02
US20130040437A1 (en) 2013-02-14
JP2011243968A (ja) 2011-12-01
US20140103358A1 (en) 2014-04-17
EP2562789A1 (en) 2013-02-27
US8664085B2 (en) 2014-03-04
WO2011132654A1 (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
JP5765037B2 (ja) 複合基板の製造方法
US9650723B1 (en) Large area seed crystal for ammonothermal crystal growth and method of making
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
US8030176B2 (en) Method for preparing substrate having monocrystalline film
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP5031365B2 (ja) エピタキシャル成長層の形成方法
WO2014057748A1 (ja) Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
TW200818248A (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JPH111399A (ja) 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
WO2014125688A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
KR20100019965A (ko) Ⅲ족 질화물 반도체층 접합 기판의 제조 방법
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
WO2010089928A1 (ja) GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP6146042B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
JP2011176322A (ja) GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP5544875B2 (ja) 複合基板
JP2014157979A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6146041B2 (ja) Iii族窒化物複合基板および積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010192698A (ja) イオン注入iii族窒化物半導体基板、iii族窒化物半導体層接合基板およびiii族窒化物半導体デバイスの製造方法
JP5568940B2 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5765037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees