JP4631946B2 - Iii族窒化物半導体層貼り合わせ基板の製造方法 - Google Patents

Iii族窒化物半導体層貼り合わせ基板の製造方法 Download PDF

Info

Publication number
JP4631946B2
JP4631946B2 JP2008206933A JP2008206933A JP4631946B2 JP 4631946 B2 JP4631946 B2 JP 4631946B2 JP 2008206933 A JP2008206933 A JP 2008206933A JP 2008206933 A JP2008206933 A JP 2008206933A JP 4631946 B2 JP4631946 B2 JP 4631946B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008206933A
Other languages
English (en)
Other versions
JP2010045098A (ja
Inventor
昭広 八郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008206933A priority Critical patent/JP4631946B2/ja
Priority to EP09166067A priority patent/EP2154709B1/en
Priority to AT09166067T priority patent/ATE525744T1/de
Priority to TW098125392A priority patent/TW201006974A/zh
Priority to US12/535,201 priority patent/US8124498B2/en
Priority to KR1020090072400A priority patent/KR20100019965A/ko
Priority to CN200910166065A priority patent/CN101651091A/zh
Publication of JP2010045098A publication Critical patent/JP2010045098A/ja
Application granted granted Critical
Publication of JP4631946B2 publication Critical patent/JP4631946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Description

本発明は、III族窒化物半導体層と、III族窒化物半導体層と化学組成が異なる異種基板とがはり合わされているIII族窒化物半導体層貼り合わせ基板の製造方法に関する。本発明にかかる製造方法により得られるIII族窒化物半導体層貼り合わせ基板は、半導体デバイスの製造に好適に用いられる。
Al1-xGaxN(0≦x≦1)基板などのIII族窒化物半導体基板は、半導体デバイスに好適に用いられているが、製造コストが極めて高い。これにより、III族窒化物半導体基板が用いられている半導体デバイスの製造コストが極めて高くなる。これは、III族窒化物結晶半導体基板の製造方法に由来するものと考えられる。
すなわち、III族窒化物半導体基板は、HVPE(ハイドライド気相成長)法、MOCVD(有機金属化学気相堆積)法、昇華法などの気相法により結晶成長を行なうため、結晶成長速度が低く、たとえば100時間程度の結晶成長時間でも厚さが10mm程度のIII族窒化物半導体結晶しか得られない。かかる厚さの結晶からは、厚さ200μm〜400μm程度のIII族窒化物半導体基板は、少量(たとえば、10枚程度)しか切り出せない。
しかし、III族窒化物半導体基板の切り出し枚数を増加させるため、III族窒化物半導体結晶から切り出すIII族窒化物半導体層の厚さを小さくすると、機械的強度が低下し、自立基板となり得ない。したがって、III族窒化物半導体結晶から切り出される薄いIII族窒化物半導体層を補強する方法が必要となる。
III族窒化物半導体層の補強方法として、III族窒化物半導体層と化学組成の異なる異種基板にIII族窒化物半導体層を貼り合わせた基板(以下、III族窒化物半導体層貼り合わせ基板という)を製造する方法がある。かかるIII族窒化物半導体層貼り合わせ基板の製造方法として、特開2006−210660号公報(以下、特許文献1という)は、第1の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第1の窒化物半導体基板の表面側を第2の基板に重ね合わせる工程と、重ね合わせた上記2枚の基板を熱処理する工程と、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の基板から引き剥がす工程とを含む半導体基板の製造方法を開示する。
特開2006−210660号公報
上記特許文献1に開示されている半導体基板の製造方法によれば、第2の基板に薄い窒化物半導体層が重ね合わされた半導体基板が得られるが、かかる窒化物半導体基板の薄い窒化物半導体層の内部および主表面は、注入されたイオンがそれぞれ通過および存在するため、結晶性が低下する。このため、かかる半導体基板上に成長させる半導体層の結晶性が低下し、半導体デバイスの特性が低下するという問題があった。
本発明は、上記問題点を解決して、III族窒化物半導体層の結晶性が高いIII族窒化物半導体層貼り合わせ基板を提供することを目的とする。
本発明は、III族窒化物半導体層と、III族窒化物半導体層と化学組成が異なる異種基板とが貼り合わされているIII族窒化物半導体層貼り合わせ基板の製造方法である。本発明は、III族窒化物半導体基板の一方の主表面から所定の深さの領域に水素およびヘリウムの少なくともいずれかのイオンを注入する工程と、III族窒化物半導体基板の主表面に異種基板を貼り合わせる工程と、III族窒化物半導体基板をイオンが注入された領域において分離することにより、III族窒化物半導体層貼り合わせ基板を得る工程と、III族窒化物半導体層貼り合わせ基板を、窒素含有ガスの雰囲気下700℃以上でアニールする工程と、を備えるIII族窒化物半導体層貼り合わせ基板の製造方法である。
本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法において、窒素含有ガスはアンモニアガスを含むことができる。また、アニールする工程を950℃以上で行なうことができる。
また、本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法において、III族窒化物半導体層貼り合わせ基板を得る工程後でアニールする工程前に、III族窒化物半導体層におけるイオンが注入された領域を除去する工程を、さらに備えることができる。
また、本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法において、III族窒化物半導体層の(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅を450arcsec以下とすることができる。
本発明によれば、イオンを注入する工程により低下したIII族窒化物層の結晶性を、窒素含有ガスの雰囲気下で700℃以上でアニールする工程により回復させて、III族窒化物半導体層の結晶性が高いIII族窒化物半導体層貼り合わせ基板を提供することができる。
(実施形態1)
図1を参照して、本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法の一実施形態は、III族窒化物半導体層20aと、III族窒化物半導体層20aと化学組成が異なる異種基板10とが貼り合わされているIII族窒化物半導体層貼り合わせ基板1の製造方法であって、III族窒化物半導体基板20の一方の主表面20mから所定の深さDの領域に水素およびヘリウムの少なくともいずれかのイオンIを注入する工程(図1(a))と、III族窒化物半導体基板20の主表面20mに異種基板10を貼り合わせる工程(図1(b))と、III族窒化物半導体基板20をイオンIが注入された領域20iにおいて分離することにより、III族窒化物半導体層貼り合わせ基板1を得る工程(図1(c))と、III族窒化物半導体層貼り合わせ基板1を、窒素含有ガスNの雰囲気下700℃以上でアニールする工程(図1(d))と、を備える。
本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、III族窒化物半導体層20aと、III族窒化物半導体層20aと化学組成が異なる異種基板10とが貼り合わされているIII族窒化物半導体層貼り合わせ基板1の製造方法である。
図1(a)を参照して、本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、まず、III族窒化物半導体基板20の一方の主表面20mから所定の深さDの領域に水素およびヘリウムの少なくともいずれかのイオンIを注入する工程を備える。かかるイオンを注入する工程により、III族窒化物半導体基板20において異種基板10と貼り合わせる一方の主表面20mからの深さDの領域に水素およびヘリウムの少なくともいずれかのイオンIが注入され、かかる領域(イオンが注入された領域20i)が脆化する。
イオンIを注入する深さDは、特に制限はないが、0.05μm以上100μm以下が好ましく、0.05μm以上50μm以下がより好ましく、0.05μm以上10μm以下がさらに好ましい。イオンIを注入する深さDが、0.05μmより小さいと基板を分離する際に割れやすくなると共に表面を平坦化することが困難となり、100μmより大きいとイオンの分布が広くなり剥離深さを制御することが困難となる。
イオンIが注入された領域20iは、分離に寄与するドーズ量以上のイオンが注入された領域をいい、III族窒化物半導体基板20の一方の主表面20mから深さDを中心として深さ±ΔDの広がりを有する。すなわち、詳細には、イオンIが注入された領域20iは、分離に寄与するドーズ量以上のイオンが存在する主表面20mから深さD−ΔD〜深さD+ΔDの領域であり(図示せず)、主表面20mから深さDの領域においてイオンのドーズ量が最大となる。ここで、深さΔDは、イオンの種類および注入方法により異なり、深さ0.05D〜深さ0.5D程度である。
また、注入するイオンは、III族窒化物半導体基板20の結晶性の低下を抑制する観点から、質量の小さい水素およびヘリウムの少なくともいずれかのイオンを用いる。これらのイオンの注入方法は、特に制限はないが、イオン注入装置あるいはプラズマ注入装置を用いることが好ましい。
図1(b)を参照して、本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、次いで、III族窒化物半導体基板20の主表面20mに異種基板10を貼り合わせる工程を備える。
III族窒化物半導体基板20の主表面20mに異種基板10を貼り合わせる方法には、特に制限はないが、貼り合わせ後高温で接合強度を保持できる点から、貼り合わせる面の表面を洗浄して直接貼り合わせた後600℃〜1200℃程度に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ室温(たとえば10℃〜30℃)〜400℃程度の低温で接合することによる表面活性化法などが好ましく用いられる。
また、III族窒化物半導体基板20の主表面20mに貼り合わせる異種基板10は、特に制限はないが、製造されたIII族窒化物半導体層貼り合わせ基板1のIII族窒化物半導体層20a上に、III族窒化物半導体エピタキシャル層を成長させる環境に耐え得る観点から、耐熱温度が1200℃以上であることが好ましく、1200℃以上においても耐腐食性を有することが好ましい。ここで、耐腐食性とは、塩化水素(HCl)ガス、アンモニア(NH3)ガスなどの腐食性の結晶成長雰囲気ガスに腐食されないことをいう。かかる観点から、好ましい異種基板として、サファイア基板、AlN基板、SiC基板、ZnSe基板、Si基板、SiO2層形成Si基板、ZnO基板、ZnS基板、石英基板、カーボン基板、ダイヤモンド基板、Ga23基板、ZrB2基板などが挙げられる。
図1(c)を参照して、本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、次いで、III族窒化物半導体基板20をイオンIが注入された領域20iにおいて分離することにより、III族窒化物半導体層貼り合わせ基板1を得る工程を備える。かかる工程により、III族窒化物半導体基板20は、異種基板10に貼り合わされているIII族窒化物半導体層20aと残部III族窒化物半導体基板20bとに分離される。こうして、異種基板10に厚さTDのIII族窒化物半導体層20aが貼り合わせられたIII族窒化物半導体層貼り合わせ基板1が得られる。
イオンIが注入された領域20iにおいてIII族窒化物半導体基板20を分離する方法には、何らかのエネルギーを与える方法であれば特に制限はなく、イオンが注入された領域20iに応力を加える方法であっても、イオンが注入された領域20iに熱を加える方法であってもよい。また、イオンが注入された領域に、光を照射する方法、または、超音波を印加する方法であってもよい。イオンが注入された領域20iは、脆化しているため、応力、熱、光、または超音波などによるエネルギーを受けることにより、容易に分離する。
ここで、イオンが注入された領域20iは、III族窒化物半導体基板20の一方の主表面20mから深さD−ΔD〜深さD+ΔDの広がりを有するが、主表面20mから深さDの領域(面領域)においてイオンのドーズ量が最大となり最も脆くなりやすい。したがって、III族窒化物半導体基板20は、通常、III族窒化物半導体基板20の一方の主表面20mから深さDの領域(面領域)またはその付近において分離する。したがって、イオンが注入された深さDとIII族窒化物半導体層の厚さTDはほぼ同じである。
図1(d)を参照して、本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、次いで、III族窒化物半導体層貼り合わせ基板1を、窒素含有ガスNの雰囲気下700℃以上でアニールする工程を備える。上記イオンを注入する工程により低下したIII族窒化物層の結晶性が、上記窒素含有ガスの雰囲気下で700℃以上でアニールする工程により回復して、厚さTDの結晶性の高いIII族窒化物半導体層を有するIII族窒化物半導体層貼り合わせ基板が得られる。
窒素含有ガスは、窒素を含有するガスであれば特に制限はなく、窒素(N2)ガス、アンモニア(NH3)ガス、窒素酸化物ガス、アミン化合物ガスなどが用いられる。また、窒素含有ガスは、上記アニールする工程におけるIII族窒化物半導体層の主表面のモフォロジーを良好に維持する観点から、アンモニアガスを含むことが好ましい。また、窒素含有ガスの圧力は、特に制限はないが、ガスによるアニールの効果が得られる観点から、1×10-4気圧(10.13Pa)〜1気圧(101.3kPa)であることが好ましい。
また、アニール温度は、III族窒化物半導体層の結晶性を回復させる観点から、700℃以上が必要であり、850℃以上が好ましく、950℃以上がより好ましい。
特に、アンモニアガスを含む窒素含有ガスの雰囲気下において950℃以上でアニールすることにより、III族窒化物半導体層の主表面のモフォロジーを良好に維持し、かつ、III族窒化物半導体層の結晶性を著しく回復させることができる。
ここで、III族窒化物半導体層の結晶性は、たとえば、III族窒化物半導体層の(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅を測定することにより評価することができる。かかるX線回折ピークの半値幅が小さい程、結晶性が高い。
上記のようにして、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が450arcsec以下の高い結晶性を有するIII族窒化物半導体層を含むIII族窒化物半導体層貼り合わせ基板が得られる。
(実施形態2)
図2を参照して、本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法の他の実施形態は、実施形態1のIII族窒化物半導体層貼り合わせ基板の製造方法において、III族窒化物半導体層貼り合わせ基板1を得る工程(図2(c))後でアニールする工程(図2(e))前に、イオンが注入された領域20iを除去する工程(図2(d))を、さらに備える。
すなわち、本実施形態のIII族窒化物半導体層貼り合わせ基板の製造方法は、III族窒化物半導体基板20の一方の主表面20mから所定の深さDの領域に水素およびヘリウムの少なくともいずれかのイオンIを注入する工程(図2(a))と、III族窒化物半導体基板20の主表面20mに異種基板10を貼り合わせる工程(図2(b))と、III族窒化物半導体基板20をイオンIが注入された領域20iにおいて分離することにより、III族窒化物半導体層貼り合わせ基板1を得る工程(図2(c))と、III族窒化物半導体層20aにおけるイオンIが注入された領域20iを除去する工程(図2(d))と、III族窒化物半導体層貼り合わせ基板1を、窒素含有ガスNの雰囲気下700℃以上でアニールする工程(図2(e))と、を備える。
ここで、本実施形態におけるイオンIを注入する工程(図2(a))は実施形態1におけるイオンIを注入する工程(図1(a))と同様であり、本実施形態における貼り合わせる工程(図2(b))は実施形態1における貼り合わせる工程(図1(b))と同様であり、本実施形態におけるIII族窒化物半導体層貼り合わせ基板1を得る工程(図2(c))は実施形態1におけるIII族窒化物半導体層貼り合わせ基板1を得る工程(図1(c))と同様であり、本実施形態におけるアニールする工程(図2(e))は実施形態1におけるアニールする工程(図1(d))と同様である。
本実施形態においては、III族窒化物半導体層20a(厚さTD)におけるイオンIが注入された領域20i(厚さΔD)(分離に寄与するドーズ量以上のイオンIが存在し結晶性が著しく低下している領域)を除去した後、III族窒化物半導体層20a(厚さTE)をアニールすることにより、III族窒化物半導体層20aの結晶性を大きく回復することができる。このようにして、厚さTEの結晶性の高いIII族窒化物半導体層を有するIII族窒化物半導体層貼り合わせ基板が得られる。
ここで、III族窒化物半導体層におけるイオンが注入された領域を除去する方法には、特に制限はないが、表面を平坦化してナノレベルの除去が可能であるの観点から、研磨する方法、ウェットエッチングやドライエッチングする方法などが好ましい。
(実施例1)
1.III族窒化物半導体基板にイオンを注入する工程
図1(a)を参照して、III族窒化物半導体基板20として、両主表面が研磨により鏡面とされている酸素をドーピングした直径2インチ(5.08cm)で厚さ500μmのGaN基板を準備した。このGaN基板の比抵抗は1Ω・cm以下、キャリア濃度は1×1017cm-3以上であった。
このGaN基板の窒素原子主表面(N主表面)20mに水素イオンを注入した。水素イオンの注入は、加速電圧90keVで行い、ドーズ量は7×1017cm-2とした。水素イオンが注入された領域20iは、N主表面からの深さDが約600nmの深さの面領域において水素イオンのドーズ量が最大であった。
2.III族窒化物半導体基板に異種基板を貼り合わせる工程
図1(b)を参照して、水素イオンを注入したIII族窒化物半導体基板20のN主表面を、洗浄した後、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
一方、異種基板10として、Si基板を熱酸化させて表面に厚さ100nmのSiO2層を形成したSiO2層形成Si基板を準備した。このSiO2層形成Si基板の主表面を、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
ここで、上記III族窒化物半導体基板20および異種基板10の主表面を清浄するためのプラズマ発生条件は、RFパワー100W、Arガス流量50sccm(標準状態における気体が1分間に流れる体積(cm3/min))、圧力6.7Paであった。
GaN基板(III族窒化物半導体基板20)のN主表面(清浄面)とSiO2層形成Si基板(異種基板10)の主表面(清浄面)とを大気中で貼り合わせた。
3.III族窒化物半導体基板をイオンが注入された領域において分離することによりIII族窒化物半導体層貼り合わせ基板を得る工程
図1(c)を参照して、貼り合わせたGaN基板(II族窒化物半導体基板20)およびSiO2層形成Si基板(異種基板10)を、N2ガス雰囲気中で300℃で2時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、GaN基板を主表面20mから約600nmの深さの面領域で分離して、厚さTDが約600nmのGaN層(III族窒化物半導体層20a)を有するGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板1)を得た。
4.III族窒化物半導体層貼り合わせ基板をアニールする工程
図1(d)を参照して、GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板1)を、1気圧(101.3kPa)のN2ガス(窒素含有ガスN)の雰囲気下で700℃でアニールした。かかるアニール工程においては、20℃/minの速度で昇温し、アニール温度で30分間保持し、20℃/minの速度で降温させた。
こうして得られたGaN層貼り合わせ基板におけるGaN層(III族窒化物半導体層20a)の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が435arcsecと、高かった。
5.エピタキシャル層を成長する工程
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)のGaN層(III族窒化物半導体層)上に、MOCVD法により、厚さ3μmのn型GaNエピタキシャル層(エピタキシャル層)を成長させた。
こうして得られたn型GaNエピタキシャル層の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が361arcsecと、高かった。結果を表1にまとめた。
(実施例2)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、アニール温度を850℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が304arcsec、n型GaNエピタキシャル層が288arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも高かった。結果を表1にまとめた。
(実施例3)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、アニール温度を920℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が265arcsec、n型GaNエピタキシャル層が201arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも高かった。結果を表1にまとめた。
(比較例1)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程を行わなかったこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が1033arcsec、n型GaNエピタキシャル層が1068arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも低かった。結果を表1にまとめた。
(比較例2)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、アニール温度を600℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が624arcsec、n型GaNエピタキシャル層が630arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも低かった。結果を表1にまとめた。
(実施例4)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で6:4)を用いたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が403arcsec、n型GaNエピタキシャル層が352arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも高かった。結果を表1にまとめた。
(実施例5)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で6:4)を用いたことおよびアニール温度を850℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が297arcsec、n型GaNエピタキシャル層が282arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも高かった。結果を表1にまとめた。
Figure 0004631946
表1を参照して、アニール工程を行わなかった場合(比較例1)およびアニール工程を行ってもアニール温度が600℃と低い場合(比較例2)は、GaN層貼り合わせ基板のGaN層の結晶性が低くなり、かかるGaN層にはさらに結晶性の低いn型GaNエピタキシャル層が成長することがわかった。一方、700℃以上のアニール温度でアニール工程を行った場合(実施例1〜3)は、GaN層貼り合わせ基板のGaN層の結晶性が高くなり、かかるGaN層にはさらに結晶性の高いn型GaNエピタキシャル層が成長することがわかった。
また、アニール工程において、アニール温度が700℃以上において、窒素含有ガスとしてN2ガス(実施例1および2)に替えてN2ガスおよびNH3ガスの混合ガスを用いた場合も、GaN層貼り合わせ基板のGaN層の結晶性が高くなり、かかるGaN層にはさらに結晶性の高いn型GaNエピタキシャル層が成長することがわかった。さらに、窒素含有ガスとしてN2ガスを用いた場合(実施例1および2)に比べて、N2ガスおよびNH3ガスの混合ガスを用いた場合(実施例4および5)は、GaN層貼り合わせ基板のGaN層およびそのGaN層上に成長するn型GaNエピタキシャル層の結晶性がより高くなることがわかった。
(実施例6)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、アニール温度を950℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面をSEM(走査型電子顕微鏡)で観察したところ、GaN層の主表面にN原子の抜けによるGa原子のドロップレットが認められた。結果を表2にまとめた。
(実施例7)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で8:2)を用いたこと以外は、実施例6と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面のモフォロジーは良好であった。結果を表2にまとめた。
(実施例8)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で6:4)を用いたこと以外は、実施例6と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面のモフォロジーは良好であった。結果を表2にまとめた。
(実施例9)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で4:6)を用いたこと以外は、実施例6と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面のモフォロジーは良好であった。結果を表2にまとめた。
(実施例10)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとしてN2ガスおよびNH3ガスの全圧が1気圧(101.3kPa)の混合ガス(N2ガス:NH3ガスが体積比で2:8)を用いたこと以外は、実施例6と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面のモフォロジーは良好であった。結果を表2にまとめた。
(実施例11)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程において、窒素含有ガスとして圧力が1気圧(101.3kPa)のNH3ガスを用いたこと以外は、実施例6と同様にして、GaN層貼り合わせ基板を製造した。GaN層貼り合わせ基板のGaN層の主表面のモフォロジーは良好であった。結果を表2にまとめた。
Figure 0004631946
また、アニール温度を950℃から1000℃に変更して、実施例6〜11と同様にして製造されるGaN層貼り合わせ基板についても同様の結果が得られた。
表2および上記知見から、950℃以上の温度でGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする場合には、窒素含有ガスとしてNH3ガスを含むことにより、GaN層の主表面のモフォロジーが良好に保持されることがわかった。
(実施例12)
1.III族窒化物半導体基板にイオンを注入する工程
実施例1と同様のGaN基板を準備した。このGaN基板上に、MOCVD法により、厚さ2μmのAlの化学組成比が0.2のAlGaN層を成長させた。このAlGaN層を成長させたGaN基板(III族窒化物半導体基板)のAlGaN層の主表面に水素(H)イオンを注入した。水素イオンの注入は、加速電圧100keVで行い、ドーズ量は6×1017cm-2とした。水素イオンが注入された領域20iは、N主表面から約630nmの深さの面領域において水素イオンのドーズ量が最大であった。
2.III族窒化物半導体基板に異種基板を貼り合わせる工程
III族窒化物半導体基板の水素イオンを注入したAlGaN層の主表面を、洗浄した後、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
一方、異種基板として、Si基板を熱酸化させて表面に厚さ100nmのSiO2層を形成したSiO2層形成Si基板を準備した。このSiO2層形成Si基板の主表面を、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
ここで、上記III族窒化物半導体基板および異種基板の主表面を清浄するためのプラズマ発生条件は、実施例1と同様であった。
AlGaN層を成長させたGaN基板(III族窒化物半導体基板)のAlGaN層の主表面(清浄面)とSiO2層形成Si基板(異種基板)の主表面(清浄面)とを大気中で貼り合わせた。
3.III族窒化物半導体基板をイオンが注入された領域において分離することによりIII族窒化物半導体層貼り合わせ基板を得る工程
貼り合わせたAlGaN層を成長させたGaN基板(II族窒化物半導体基板)およびSiO2層形成Si基板(異種基板)を、N2ガス雰囲気中で400℃で2時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、GaN基板上に成長させたAlGaN層を主表面20mから約600nmの深さの面領域で分離して、厚さが約600nmのAlGaN層(III族窒化物半導体層)を有するAlGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板1)を得た。
4.III族窒化物半導体層貼り合わせ基板をアニールする工程
AlGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)を、1気圧(101.3kPa)のN2ガス(窒素含有ガスN)の雰囲気下で800℃でアニールした。かかるアニール工程においては、20℃/minの速度で昇温し、アニール温度で30分間保持し、20℃/minの速度で降温させた。
こうして得られたAlGaN層貼り合わせ基板におけるAlGaN層(III族窒化物半導体層)の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が477arcsecと、高かった。結果を表3にまとめた。
(比較例3)
AlGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程を行わなかったこと以外は、実施例12と同様にして、AlGaN層貼り合わせ基板を製造した。得られたAlGaN層貼り合わせ基板におけるAlGaN層(III族窒化物半導体層)の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が943arcsecと、低かった。結果を表3にまとめた。
(実施例13)
1.III族窒化物半導体基板にイオンを注入する工程
実施例1と同様のGaN基板(III族窒化物半導体基板)を準備した。このGaN基板の窒素原子主表面(N主表面)20mにヘリウム(He)イオンを注入した。ヘリウムイオンの注入は、加速電圧80keVで行い、ドーズ量は4×1017cm-2とした。ヘリウムイオンが注入された領域20iは、N主表面から約370nmの深さの面領域においてヘリウムイオンのドーズ量が最大であった。
2.III族窒化物半導体基板に異種基板を貼り合わせる工程
ヘリウムイオンを注入したIII族窒化物半導体基板のN主表面を、洗浄した後、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
一方、異種基板として、Si基板を熱酸化させて表面に厚さ100nmのSiO2層を形成したSiO2層形成Si基板を準備した。このSiO2層形成Si基板の主表面を、ドライエッチング装置によりアルゴン(Ar)ガス中で放電させて得られるプラズマにより清浄面とした。
ここで、上記III族窒化物半導体基板および異種基板の主表面を清浄するためのプラズマ発生条件は、実施例1と同様であった。
GaN基板(III族窒化物半導体基板)のN主表面(清浄面)とSiO2層形成Si基板(異種基板)の主表面(清浄面)とを大気中で貼り合わせた。
3.III族窒化物半導体基板をイオンが注入された領域において分離することによりIII族窒化物半導体層貼り合わせ基板を得る工程
貼り合わせたGaN基板(II族窒化物半導体基板)およびSiO2層形成Si基板(異種基板)を、N2ガス雰囲気中で500℃で2時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、GaN基板を主表面から約410nmの深さの面領域で分離して、厚さが約410nmのGaN層(III族窒化物半導体層)を有するGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)を得た。
4.III族窒化物半導体層貼り合わせ基板をアニールする工程
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)を、1気圧(101.3kPa)のN2ガス(窒素含有ガスN)の雰囲気下で920℃でアニールした。かかるアニール工程においては、20℃/minの速度で昇温し、アニール温度で30分間保持し、20℃/minの速度で降温させた。
こうして得られたGaN層貼り合わせ基板におけるGaN層(III族窒化物半導体層)の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が372arcsecと、高かった。結果を表3にまとめた。
(比較例4)
GaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)をアニールする工程を行わなかったこと以外は、実施例13と同様にして、GaN層貼り合わせ基板を製造した。得られたGaN層貼り合わせ基板におけるGaN層(III族窒化物半導体層)の結晶性は、(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が1094arcsecと、低かった。結果を表3にまとめた。
(実施例14)
GaN基板(III族窒化物半導体基板)を分離することによりGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板)を得る工程の後、GaN層貼り合わせ基板をアニールする工程の前に、GaN層における水素イオンが注入された領域20iを除去する工程を行った(図2(d))ことおよびアニール工程におけるアニール温度を920℃としたこと以外は、実施例1と同様にして、GaN層貼り合わせ基板を製造し、GaN層貼り合わせ基板のGaN層上に厚さ3μmのn型GaNエピタキシャル層を成長させた。ここで、水素イオンが注入された領域の除去は、CMP(化学機械的研磨)により、分離されたときのGaN層の表面から100nmの深さまで行った。
(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅は、GaN層が221arcsec、n型GaNエピタキシャル層が163arcsecであった。すなわち、GaN層およびn型GaNエピタキシャル層の結晶性は、いずれも極めて高かった。結果を表3にまとめた。
Figure 0004631946
表3を参照して、AlGaN層貼り合わせ基板の製造においても、AlGaN層貼り合わせ基板を700℃以上でアニールすることにより、AlGaN層の結晶性が回復して、結晶性の高いAlGaN層を有するAlGaN層貼り合わせ基板が得られることがわかった(実施例12および比較例3)。また、GaN層貼り合わせ基板の製造において、注入するイオンとしてヘリウムイオンを用いた場合にも、GaN層貼り合わせ基板を700℃以上でアニールすることにより、GaN層の結晶性が回復して、結晶性の高いGaN層を有するGaN層貼り合わせ基板が得られることがわかった(実施例13および比較例4)。また、GaN層貼り合わせ基板の製造において、GaN基板を分離することによりGaN層貼り合わせ基板を得る工程の後、GaN層貼り合わせ基板をアニールする工程の前に、GaN層におけるイオンが注入された領域20iを除去する工程を行うことにより、GaN層貼り合わせ基板のGaN層およびそのGaN層上に成長するn型GaNエピタキシャル層の結晶性が極めて高くなることがわかった(実施例14)。
(半導体デバイスによる特性評価)
1.半導体デバイスの作製
図3を参照して、比較例1、実施例1および3において製造したそれぞれのGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板1)を用いて、以下のようにして半導体デバイス(LED)を作製した。
すなわち、上記のGaN層貼り合わせ基板(III族窒化物半導体層貼り合わせ基板1)のGaN層(III族窒化物半導体層20a)上に、MOCVD法により、GaN系半導体層30として、厚さ5μmのn型GaN層31、厚さ0.5μmのn型Al0.05Ga0.95N層32、6対のIn0.15Ga0.85N層およびIn0.01Ga0.99N層からなるMQW(多重量子井戸)構造を有する厚さ100nmの発光層33、厚さ20nmのp型Al0.20Ga0.80N層34、厚さ0.15μmのp型GaN層35を順次成長させた。次に、メサエッチングによりn型GaN層31の一部の表面を露出させた。次に、真空蒸着法または電子ビーム蒸着法により、p型GaN層35上にp側電極51を、表面が露出したn型GaN層31上にn側電極52を形成した。
ここで、比較例1のGaN層貼り合わせ基板を含む半導体デバイスを比較例1の半導体デバイスといい、実施例1のGaN層貼り合わせ基板を含む半導体デバイスを実施例1の半導体デバイスといい、実施例3のGaN層貼り合わせ基板を含む半導体デバイスを実施例3の半導体デバイスという。
(2)半導体デバイスの特性評価
上記比較例1、実施例1および3の半導体デバイスのそれぞれについて注入電流80mAでピーク波長450nmにおける発光スペクトルの発光強度をEL(エレクトロルミネッセンス)法により測定したところ、比較例1の半導体デバイスに対する実施例1の半導体デバイスの相対発光強度は1.5、比較例1の半導体デバイスに対する実施例3の半導体デバイスの相対発光強度は2.6となった。このことから、結晶性の高いGaN層を有するGaN層貼り合わせ基板を用いることにより特性の高い半導体デバイスが得られることが確認できた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法の一実施形態を示す概略断面図である。ここで、(a)はイオン注入工程を示し、(b)は貼り合わせ工程を示し、(c)はIII族窒化物半導体層貼り合わせ基板を得る工程を示し、(d)はアニール工程を示す。 本発明にかかるIII族窒化物半導体層貼り合わせ基板の製造方法の他の実施形態を示す概略断面図である。ここで、(a)はイオン注入工程を示し、(b)は貼り合わせ工程を示し、(c)はIII族窒化物半導体層貼り合わせ基板を得る工程を示し、(d)はイオン注入領域の除去工程を示し、(e)はアニール工程を示す。 本発明にかかるIII族窒化物半導体層貼り合わせ基板を含む半導体デバイスの一例を示す概略断面図である。
符号の説明
1 III族窒化物半導体層貼り合わせ基板、10 異種基板、20 III族窒化物半導体基板、20a III族窒化物半導体層、20b 残部III族窒化物半導体基板、20i イオンが注入された領域、20m 主表面、30 GaN系半導体層、31 n型GaN層、32 n型Al0.05Ga0.95N層、33 発光層、34 p型Al0.20Ga0.80N層、35 p型GaN層、51 p側電極、52 n側電極、I イオン、N 窒素含有ガス。

Claims (5)

  1. III族窒化物半導体層と、前記III族窒化物半導体層と化学組成が異なる異種基板とが貼り合わされているIII族窒化物半導体層貼り合わせ基板の製造方法であって、
    III族窒化物半導体基板の一方の主表面から所定の深さの領域に水素およびヘリウムの少なくともいずれかのイオンを注入する工程と、
    前記III族窒化物半導体基板の前記主表面に前記異種基板を貼り合わせる工程と、
    前記III族窒化物半導体基板を前記イオンが注入された領域において分離することにより、前記III族窒化物半導体層貼り合わせ基板を得る工程と、
    前記III族窒化物半導体層貼り合わせ基板を、窒素含有ガスの雰囲気下700℃以上でアニールする工程と、を備えるIII族窒化物半導体層貼り合わせ基板の製造方法。
  2. 前記窒素含有ガスはアンモニアガスを含む請求項1に記載のIII族窒化物半導体層貼り合わせ基板の製造方法。
  3. 前記アニールする工程は950℃以上で行なわれる請求項1または請求項2に記載のIII族窒化物半導体層貼り合わせ基板の製造方法。
  4. 前記III族窒化物半導体層貼り合わせ基板を得る工程後で前記アニールする工程前に、
    前記III族窒化物半導体層における前記イオンが注入された領域を除去する工程を、さらに備える請求項1から請求項3までのいずれかに記載のIII族窒化物半導体層貼り合わせ基板の製造方法。
  5. 前記III族窒化物半導体層の(0002)面に関するロッキングカーブにおけるX線回折ピークの半値幅が450arcsec以下である請求項1から請求項4までのいずれかに記載のIII族窒化物半導体層貼り合わせ基板の製造方法。
JP2008206933A 2008-08-11 2008-08-11 Iii族窒化物半導体層貼り合わせ基板の製造方法 Active JP4631946B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008206933A JP4631946B2 (ja) 2008-08-11 2008-08-11 Iii族窒化物半導体層貼り合わせ基板の製造方法
EP09166067A EP2154709B1 (en) 2008-08-11 2009-07-22 Method of manufacturing group III nitride semiconductor layer bonded substrate
AT09166067T ATE525744T1 (de) 2008-08-11 2009-07-22 Verfahren zur herstellung von schichtgebundenem gruppe iii-nitridhalbleitersubstrat
TW098125392A TW201006974A (en) 2008-08-11 2009-07-28 Method of manufacturing group III nitride semiconductor layer bonded substrate
US12/535,201 US8124498B2 (en) 2008-08-11 2009-08-04 Method of manufacturing group III nitride semiconductor layer bonded substrate
KR1020090072400A KR20100019965A (ko) 2008-08-11 2009-08-06 Ⅲ족 질화물 반도체층 접합 기판의 제조 방법
CN200910166065A CN101651091A (zh) 2008-08-11 2009-08-11 制造贴合ⅲ族氮化物半导体层的衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206933A JP4631946B2 (ja) 2008-08-11 2008-08-11 Iii族窒化物半導体層貼り合わせ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010045098A JP2010045098A (ja) 2010-02-25
JP4631946B2 true JP4631946B2 (ja) 2011-02-16

Family

ID=41263649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206933A Active JP4631946B2 (ja) 2008-08-11 2008-08-11 Iii族窒化物半導体層貼り合わせ基板の製造方法

Country Status (7)

Country Link
US (1) US8124498B2 (ja)
EP (1) EP2154709B1 (ja)
JP (1) JP4631946B2 (ja)
KR (1) KR20100019965A (ja)
CN (1) CN101651091A (ja)
AT (1) ATE525744T1 (ja)
TW (1) TW201006974A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064706B2 (en) * 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP5544875B2 (ja) * 2009-12-25 2014-07-09 住友電気工業株式会社 複合基板
JPWO2011126000A1 (ja) * 2010-04-08 2013-07-11 日亜化学工業株式会社 発光装置及びその製造方法
WO2011132654A1 (ja) * 2010-04-20 2011-10-27 住友電気工業株式会社 複合基板の製造方法
KR101998885B1 (ko) * 2010-05-31 2019-07-10 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
CN101962804B (zh) * 2010-10-30 2012-05-02 北京大学 基于外延材料应力控制的GaN厚膜自分离方法
KR20120052160A (ko) 2010-11-15 2012-05-23 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US9058990B1 (en) * 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
CN103696022B (zh) * 2013-12-27 2016-04-13 贵州蓝科睿思技术研发中心 一种离子注入分离蓝宝石的方法
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
CN113808925A (zh) * 2021-09-28 2021-12-17 包头稀土研发中心 一种复合结构荧光衬底、复合方法及倒装led结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
WO2002101125A1 (fr) * 2001-06-06 2002-12-19 Ammono Sp.Zo.O. Procede de fabrication d'un monocristal non epitaxie de nitrure de gallium
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
JP2008159692A (ja) * 2006-12-21 2008-07-10 Covalent Materials Corp 半導体基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
WO2002101125A1 (fr) * 2001-06-06 2002-12-19 Ammono Sp.Zo.O. Procede de fabrication d'un monocristal non epitaxie de nitrure de gallium
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
JP2008159692A (ja) * 2006-12-21 2008-07-10 Covalent Materials Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
EP2154709A3 (en) 2010-09-01
US8124498B2 (en) 2012-02-28
ATE525744T1 (de) 2011-10-15
TW201006974A (en) 2010-02-16
JP2010045098A (ja) 2010-02-25
EP2154709B1 (en) 2011-09-21
US20100035406A1 (en) 2010-02-11
CN101651091A (zh) 2010-02-17
EP2154709A2 (en) 2010-02-17
KR20100019965A (ko) 2010-02-19

Similar Documents

Publication Publication Date Title
JP4631946B2 (ja) Iii族窒化物半導体層貼り合わせ基板の製造方法
JP5003033B2 (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
JP5765037B2 (ja) 複合基板の製造方法
JP2007053373A (ja) 単結晶窒化物系半導体基板及びこれを用いた高品質の窒化物系発光素子製造方法
US7456445B2 (en) Group III nitride semiconductor light emitting device
JPH11354846A (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP5166594B1 (ja) 半導体発光素子
WO2010089928A1 (ja) GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP6269368B2 (ja) 窒化ガリウム基板
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JPH11177135A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP2011146652A (ja) 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
JP2009260391A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP2011176322A (ja) GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP3712789B2 (ja) 3族窒化物半導体基板及び素子の製造方法
JP5544875B2 (ja) 複合基板
US10731274B2 (en) Group III nitride laminate and vertical semiconductor device having the laminate
JP3874779B2 (ja) Geドープn型III族窒化物半導体層状物及びその製造方法、ならびにそれを用いたIII族窒化物半導体発光素子
JP4285337B2 (ja) 窒化ガリウム系化合物半導体ウエハーの製造方法
JP2011044665A (ja) Iii族窒化物半導体層接合基板およびiii族窒化物半導体デバイスの製造方法
KR102570674B1 (ko) 자외선 발광 반도체 소자
JP6493511B2 (ja) 窒化ガリウム基板
JP2006013473A (ja) Iii族窒化物半導体発光素子
JP3884717B2 (ja) 窒化ガリウム系化合物半導体の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

R150 Certificate of patent or registration of utility model

Ref document number: 4631946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250