JP2008159692A - 半導体基板の製造方法 - Google Patents

Abstract

【課題】２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、接合熱処理条件を最適化することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供する。
【解決手段】２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、第１および第２の半導体ウェーハを準備する工程と、第１および第２の半導体ウェーハの表面を鏡面研磨する工程と、第１および第２の半導体ウェーハの鏡面研磨された面同士を重ね合わせて接合する工程と、接合された半導体ウェーハを不活性ガス等の雰囲気中で熱処理する第１の熱処理工程と、第１の熱処理工程後、連続して、第１の熱処理工程よりも高温で、不活性ガス等の雰囲気中で熱処理する第２の熱処理工程とを有することを特徴とする半導体基板の製造方法。
【選択図】図１

Description

本発明は、半導体基板の製造方法に関し、特に２枚の半導体ウェーハを直接接合することによって形成される半導体基板の製造方法に関する。

現在の半導体製品の製造においては、一般に、表面が単一の結晶面方位を有するシリコンウェーハなどの半導体ウェーハが使用される。特に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成されるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）においては、結晶面方位が（１００）のシリコンウェーハを使用することが主流となっている。

シリコンウェーハにおいては、ＭＯＳＦＥＴのキャリアのうち、電子は（１００）結晶面方位の＜１１０＞方向で、正孔は（１１０）結晶面方位の＜１１０＞方向で高い移動度を有することが知られている。すなわち、（１００）結晶面方位での正孔移動度は、電子移動度にくらべて１／２〜１／４になる。このアンバランスを補うため、通常、正孔をキャリアとするｐＭＯＳＦＥＴのチャネル幅は、電子をキャリアとするｎＭＯＳＦＥＴに対し幅広くなるように設計されている。この設計により、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴの駆動電流のバランスが保たれ、均一な回路動作が保障されている。もっとも、この場合には、幅広のｐＭＯＳＦＥＴによりＬＳＩのチップ面積が増大するという別の問題がある。

他方、（１１０）結晶面方位での＜１１０＞方向の正孔移動度は、（１００）結晶面方位での正孔移動度に比べて約２倍になる。したがって、（１１０）面上に形成されたｐＭＯＳＦＥＴは、（１００）面上に形成されたｐＭＯＳＦＥＴに比べて高い駆動電流を示す。しかし、残念ながら、（１１０）結晶面方位での電子移動度は、（１００）結晶面方位に比べて大幅に劣化するためｎＭＯＳＦＥＴの駆動能力は劣化する。

このように、表面が（１１０）結晶面方位を有するシリコンウェーハは、正孔移動度に優れるためｐＭＯＳＦＥＴにとって最適であるが、電子移動度に劣るためｎＭＯＳＦＥＴには適していない。逆に、表面が（１００）結晶面方位を有するシリコンウェーハは、電子移動度に優れるためｎＭＯＳＦＥＴにとって最適であるが、正孔移動度に劣るためｐＭＯＳＦＥＴには適していない。

そこで、２枚のウェーハの接合（貼り合わせ）によって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成し、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴをそれぞれ最適な結晶面方位の上に作成する様々な技術が提案されている。すなわち、例えば、シリコンウェーハ表面に（１００）面と（１１０）面の領域を作成し、（１００）面上にｎＭＯＳＦＥＴを、（１１０）面上にｐＭＯＳＦＥＴを形成することにより、高性能かつ高集積化されたＬＳＩの実現を可能とする技術が提案されている。
その技術の一つとして、異なる結晶面方位を表面に有するシリコンウェーハ同士を直接接合したのち、シリコン等のイオン注入によって、上層のシリコン単結晶層を下層との接合界面までアモルファス化し、アニールで下層の結晶方位情報をもとに再結晶化することによって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成する方法（ＡＴＲ法：Ａｍｏｒｐｈｉｚａｔｉｏｎ／Ｔｅｍｐｌａｔｅｄ Ｒｅｃｒｙｓｔａｌｉｚａｔｉｏｎ法）が、例えば、特許文献１に開示されている。

そして、２枚のウェーハを直接接合した半導体基板は、上記ＬＳＩのみならず、半導体パワーデバイス、半導体圧力変換器、あるいはＭＥＭＳ（メムス、Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等さまざまな素子への適用が行われている。

このような、２枚のウェーハを直接接合した半導体基板の製造方法（例えば、特許文献２）においては、ウェーハの接合を強化する接合熱処理の際に、界面に存在するＯＨ基が界面からＨ_２０あるいはＨ_２として抜け出る際に凝集してボイドが発生するという問題があった。
このような、接合界面のボイドは、半導体基板を用いた素子形成の際に、界面高抵抗、ジャンクションリークの増大、機械的強度の低下等を生じさせ、さまざまな初期不良、信頼性不良の原因となる。したがって、ボイドの発生を抑制するための効果的な製造方法が切望されている。

上記、ボイドの発生を低減させるために、希ＨＦ（弗酸）洗浄を施したウェーハ同士を接合した後に、８８０℃〜１１００℃で２０〜１２０分間の熱処理を行う方法が特許文献３に開示されている。この方法によれば、接合前のウェーハ表面をＨ基で終端させ、ウェーハ表面に存在するＯＨ基の量を減らすことによって、ボイドの発生が低減するとされている。
ＵＳ ７，０６０，５８５ Ｂ１ 特開昭６０−５１７００号公報 特開平１０−３０３０８９号公報

もっとも、例えば、特許文献３の方法においても、ウェーハ界面からＯＨ基を完全に排除することは困難である。また、接合熱処理時にＨ基が抜ける際にもボイドは形成される。したがって、従来の方法での接合界面でのボイド発生の抑制は、直接接合した半導体基板の製造において必ずしも十分とはいえなかった。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、接合熱処理条件を最適化することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供することにある。

本発明の一態様の半導体基板の製造方法は、
２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
第１の半導体ウェーハおよび第２の半導体ウェーハを準備する工程と、
前記第１の半導体ウェーハの表面および前記第２の半導体ウェーハの表面を鏡面研磨する工程と、
前記第１の半導体ウェーハの鏡面研磨された面と、前記第２の半導体ウェーハの鏡面研磨された面とを重ね合わせて、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを接合する工程と、
前記接合する工程において接合された半導体ウェーハを還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第１の熱処理工程と、
前記第１の熱処理工程後、連続して、前記接合された半導体ウェーハを、前記第１の熱処理工程よりも高温で、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第２の熱処理工程とを有することを特徴とする。

ここで、前記第１の熱処理工程において、８０℃以上６００℃未満の温度で、５分以上の熱処理を行うことが望ましい。

ここで、前記第２の熱処理工程において、６００℃以上１３５０℃以下の温度で、５分以上の熱処理を行うことが望ましい。

ここで、前記第１の熱処理工程において、４００℃以上５５０℃未満の温度で熱処理を行うことが望ましい。

ここで、前記第１の熱処理工程において、１０Ｐａ以下の圧力下で熱処理を行うことが望ましい。

また、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハのいずれか一方の表面が、概ね｛１００｝の結晶面方位を有し、他方の表面が概ね｛１１０｝の結晶面方位を有することが望ましい。

本発明によれば、２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、接合熱処理条件を最適化することにより、接合界面でのボイドの発生を効果的に抑制する半導体基板の製造方法を提供することが可能になる。

以下、本発明に係る半導体基板の製造方法についての実施の形態につき、添付図面に基づき説明する。
なお、実施の形態においては、半導体基板としてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、実施の形態においては、ＬＳＩを表面に製造するための、異なる結晶面方位を有するシリコンウェーハを重ね合わせたシリコン基板、いわゆるＨＯＴ（Ｈｙｂｒｉｄ Ｏｒｉｅｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）基板を例に説明するが、本発明の適用は必ずしもＨＯＴ基板に限られるものではない。
そして、本明細書中においては、（１００）面、（１１０）面と結晶学的に等価な面を代表する表記として、それぞれ、｛１００｝面、｛１１０｝面という表記を用いる。そして、〔１００〕方向、〔１１０〕方向と結晶学的に等価な方向を代表する表記として、それぞれ＜１００＞方向、＜１１０＞方向という表記を用いる。

〔第１の実施の形態〕
本実施の形態の半導体基板の製造方法は、２枚のシリコンウェーハが直接接合したシリコン基板の製造方法であって、第１のシリコンウェーハおよび第２のシリコンウェーハを準備する工程と、これらの第１のシリコンウェーハの表面および第２のシリコンウェーハの表面を鏡面研磨する工程と、第１のシリコンウェーハの鏡面研磨された面と、第２のシリコンウェーハの鏡面研磨された面とを重ね合わせて、第１のシリコンウェーハと第２のシリコンウェーハとを接合する工程と、この接合する工程において接合されたシリコンウェーハを還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第１の熱処理工程と、第１の熱処理工程後、連続して、接合されたシリコンウェーハを、第１の熱処理工程よりも高温で、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第２の熱処理工程とを有することを特徴とする。

ここで、連続して熱処理をするとは、第１の熱処理工程後、第２の熱処理工程との間に、実質的に第１の熱処理工程や第２の熱処理工程と無関係な処理工程を行うことなく熱処理することをいう。例えば、熱処理工程の後処理や前処理等の洗浄処理が間に入ったとしても、これらの処理は実質的に熱処理と関係するため、連続して処理する範疇にはいることとする。
また、直接接合するとは、２枚のウェーハの接合界面に厚いシリコン酸化膜がない状態、すなわち、明瞭に連続したシリコン酸化膜層が界面に形成されていない状態をいう。より厳密には、２枚のウェーハの少なくとも一部の領域で、界面を挟んで上側のシリコン原子と、下側のシリコン原子が酸素を介さずに結合している状態をいう。

以下、本実施の形態の半導体基板の製造方法について、図１の製造工程フロー図を参照しつつ、より具体的に記載する。

まず、図１（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１００｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶面方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１００｝面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１のシリコンウェーハ）１０２を準備する。

次に、やはり、図１（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。
このスライスによって、表面が｛１１０｝面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２のシリコンウェーハ）１０４を準備する。

次に、図１（ｂ）に示す工程で、これらのシリコンウェーハを、例えば、ＲＣＡ洗浄等の前処理を行った後に、鏡面研磨する。

なお、｛１００｝面および｛１１０｝面に対する傾斜角を０度以上５度以下とするのは、この範囲を超えると、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴそれぞれについて、キャリアの移動度の増大効果を十分に享受できなくなる可能性があるためである。また、この範囲を超えると、後述する接合前の表面平坦化熱処理を付加した場合に、ウェーハ表面の平坦面が結晶面となる段差構造の形成が困難となるため、ウェーハ表面の平坦性向上効果が期待できなくなるためである。

次に、図１（ｃ）に示す工程で、ＲＣＡ洗浄等の洗浄処理を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さのシリコン酸化膜（ケミカルオキサイド）をそれぞれの表面に成長させる。このシリコン酸化膜が界面に無い場合には、後述する室温、大気圧下での接合は困難である。

次に、図１（ｄ）に示す工程で、ベースウェーハ１０２の鏡面研磨された表面と、ボンドウェーハ１０４の鏡面研磨された表面とを重ね合わせて接合する。この接合は、例えば、室温、清浄な雰囲気中の大気圧中で行われる。
重ね合わせの前は、ウェーハ表面に薄い酸化膜が存在することにより、ウェーハ表面が親水性となり、ベースウェーハ１０２とボンドウェーハ１０４の表面はＯＨ基によって覆われている。そして、この状態で重ね合わせることにより、ＯＨ基に基づく水素結合により２枚のウェーハが接合されることになる。

この接合する工程において、界面酸化膜１０８の厚さが、１０ｎｍ以下となるようにする。この界面酸化膜１０８の調整は、接合前の洗浄処理による自然酸化膜の形成および形成された自然酸化膜の希弗酸（ＨＦ）による除去等により調整される。なお、ここで界面酸化膜１０８の厚さを１０ｎｍ以下とするのは、これ以上厚くなると後の熱処理により、界面酸化膜を除去することが極めて困難となるためである。

次に、図１（ｅ）に示す工程で、図１（ｄ）の接合する工程で接合されたシリコンウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、例えば、アルゴンガス雰囲気中で熱処理を行う。
この第１の熱処理工程により、ベースウェーハ１０２とボンドウェーハ１０４が完全に接合される前に、界面にＨ_２ＯやＨ_２のガスを発生させる。そして、Ｈ_２ＯやＨ_２のガスを界面からシリコン基板外へと離脱させる。

次に、図１（ｆ）に示す工程で、図１（ｅ）の第１の熱処理工程の後に、連続して、第１の熱処理工程よりも高温で、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、例えば、アルゴンガス雰囲気中で熱処理を行う。
この第２の熱処理により、主に水素結合により接合されていた２枚のウェーハが、熱エネルギーにより対向した原子同士の反応が進み、シリコン（Ｓｉ）同士、あるいは、シリコン（Ｓｉ）と酸素（Ｏ）間で結合されることにより、強固な接合が形成される。

なお、第１の熱処理工程および第２の熱処理工程における熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気とするのは、酸化性ガスが存在する雰囲気中で処理を行った場合、ウェーハ表面あるいは接合界面が酸化されることを避けることが主な理由である。すなわち、表面の酸化膜を除去するための付加的工程により工程数が増大すること、あるいは、後の界面酸化膜１０８除去の熱処理により、界面酸化膜１０８を除去することが困難になることを回避するためである。

次に、図１（ｇ）に示す工程で、半導体デバイス製造工程で素子が表面に形成されるボンドウェーハ１０４を、研削装置および研磨装置により研削、研磨することにより、例えば、２００ｎｍ〜１μｍ程度に薄膜化し、シリコン基板上側層１１２を形成する。
この工程において、シリコン基板上側層１１２の表面を平坦化する処理を付加してもかまわない。この平坦化処理は、例えば、研磨装置による表面研磨、あるいは、ウェットエッチング等により行うことが考えられる。
なお、この薄膜化によるシリコン基板上側層１１２の形成は、半導体デバイス製造工程において、ＡＴＲ法等により、異なる結晶面方位をウェーハ表面に現出させる場合には不可欠である。

次に、図１（ｈ）に示す工程において、シリコン基板１１４を、例えば、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する。この熱処理は、シリコン基板１１４表面の平坦化および界面酸化膜１０８のウェーハ表面への酸素拡散による除去を一括して行うための熱処理である。この熱処理は、例えば、ヒーター加熱による縦型熱処理炉を用いて行う。

ここで、熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、これ以外の雰囲気では、シリコンウェーハ表面の原子の再構成が行われないため、シリコンウェーハ表面の平坦化されにくいためである。特に、酸化性ガスが混入すると、シリコンウェーハ表面が酸化されることにより、シリコン表面の原子の再構成が極めて困難になる。
また、熱処理を９００℃以上１３５０℃以下の温度、３０秒以上５時間以下の時間とするのは、これより低温または短時間の範囲では、熱処理による平坦化の実現が困難となるからである。また、これより高温または長時間の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温または長時間の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。

なお、本実施の形態においては、接合強度をあげる第２の接合熱処理と、この平坦化・界面酸化膜除去熱処理を別個の熱処理としている。しかし、シリコン基板１１４の製造工程を簡略化する観点からは、第２の接合熱処理と平坦化・界面酸化膜除去熱処理を１回の熱処理で行うことも可能である。

このようにして、図１（ｉ）に示されるように、平坦化された表面が概ね｛１１０｝の結晶面方位を有するシリコン基板上側層１１２と、表面が概ね｛１００｝の結晶面方位を有するベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。

以上の本実施の形態の半導体基板の製造方法によれば、接合界面でのボイドの発生が効果的に抑制されるという作用・効果が得られる。
この点について、以下説明する。

図２に、ＲＣＡ洗浄を行い、表面にシリコン酸化膜（ケミカルオキサイド）を形成したシリコンウェーハにＤＨＦ洗浄をほどこした後の昇温脱離ガス挙動を示す。測定は、通常のＡＰＩ−ＭＳ法（Ａｔｏｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｉｏｎｉｚａｔｉｏｎ−Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ、大気圧イオン化質量分析法）により行った。横軸には温度、縦軸には質量分析により検出されたＨ_２ＯおよびＨ_２の濃度を示す。
まず、Ｈ_２について見れば、１５０℃〜２５０℃の範囲でＳｉＨ_３の脱離ピークが、２５０℃〜５００℃の範囲でＳｉＨ₂の脱離ピークが、３５０℃〜６００℃の範囲でＳｉＨの脱離ピークが見られる。したがって、これを水素同士の結合により接合されている界面について適用すれば、例えば、ＳｉＨの場合、Ｓｉ−Ｈ＋Ｈ−Ｓｉ→Ｓｉ−Ｓｉ＋Ｈ_２の反応、すなわち、水素同士の結合によるウェーハ同士の結合が共有結合に変化することによりにより生じたＨ_２ガスが界面にあらわれることになる。
また、Ｈ_２Ｏに付いて見れば、１００℃〜４００℃の範囲で、脱離ピークが見られる。したがって、これを水素同士の結合により接合されている界面について適用すればＳｉ−ＯＨ＋ＯＨ−Ｓｉ→Ｓｉ−Ｏ＋Ｈ_２Ｏの反応、すなわち、水素同士の結合によるウェーハの結合が共有結合に変化することにより生じたＨ_２Ｏガスが界面にあらわれることになる。
このように、２枚のシリコンウェーハ界面におけるＨ_２ＯおよびＨ_２の脱ガスは６００℃未満の温度でほぼ終了することが予測できる。

図３は、２枚のシリコンウェーハを接合したシリコン基板の接合強度の熱処理温度依存性を示す図である。接合強度は、接合部に治具を挿入していくことにより、接合の機械的強度を表面エネルギーとして評価する、いわゆるクラックオープニング法を用いることによって測定した。熱処理時間は１５分に固定した。
図から明らかなように、６００℃以上の熱処理温度において、接合強度が大きくなる。

このように、ボイドの原因となるＨ_２ＯおよびＨ_２のシリコンウェーハからの脱ガスは、接合強度が大きくなる温度よりも低温側で生じる。したがって、本実施の形態のように、第２の熱処理工程を、第１の熱処理工程よりも高温側で行うことによって、接合強度が大きくなる前、すなわち、脱ガスしたＨ_２ＯおよびＨ_２のシリコン基板外へ抜け出る経路（パス）が遮断される前、すなわち、共有結合が進行する前に、第１の熱処理工程により効率よくＨ_２ＯおよびＨ_２をシリコン基板外へ排出することが可能となる。そして、ボイドの原因となるＨ_２ＯおよびＨ_２が界面から除外された状態で、第２の熱処理工程により界面の接合強度をあげることにより、ボイドのない接合強度の高い界面を有するシリコン基板の製造が可能となる。

なお、第１の熱処理工程においては、８０℃以上６００℃未満の温度で、５分以上の熱処理をおこなうことが望ましい。上記範囲よりも、低温の場合には、界面での脱ガスが期待できないからである。また、上記範囲よりも、高温の場合には、共有結合が顕著に進行するためシリコン基板外へガスが出る経路がふさがれるため、脱ガスしたガスの十分な除去効果が期待できないおそれが高いからである。また、上記時間よりも処理時間が短いと、脱ガスおよびガスの除去が、ボイド減少のために十分でない可能性があるからである。
さらに、第１の熱処理工程において、熱処理を４００℃以上５５０℃未満の温度でおこなうことがより望ましい。なぜなら、上記範囲よりも低温の場合には、ＳｉＨの脱離が生じないため、脱ガスが不十分となる恐れがあるからである。また、上記範囲よりも、高温の場合は、共有結合が進行するためシリコン基板外へ出るガスの経路がふさがれ、脱ガスしたガスの十分な除去効果が期待できないおそれがあるからである。
また、脱ガスおよび脱ガスしたガスのシリコン基板外への除去を一層十分なものとするために、第１の熱工程における熱処理を１５分以上行うことが一層望ましい。

また、第２の熱処理工程においては、６００℃以上１３５０℃以下の温度で、５分以上の熱処理をおこなうことが望ましい。上記範囲よりも、低温の場合には、共有結合が十分進まず所望の接合強度が得られないおそれがあるからである。また、上記範囲よりも、高温の場合には、シリコンウェーハの金属汚染が増大するからである。さらに、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
そして、上記時間よりも処理時間が短いと、接合強度が十分大きくならないおそれがあるからである。さらに、接合強度を一層十分なものとするために、処理時間が１時間以上であることが一層望ましい。

さらに、第１の熱処理工程および第２の熱処理工程は同一チャンバー内で、洗浄処理等も挟むことなく、連続した処理で行われることが望ましい。
このように、同一チャンバー内での連続処理で処理を行うことにより、処理時間の短縮、シリコン基板へのパーティクルや汚染等の低減、界面へのガスの外方向からの侵入によるボイドの発生等の問題を抑制することが可能となるからである。

また、第１の熱処理工程において、１０Ｐａ以下の圧力下で熱処理を行うことが望ましい。
なぜなら、炉内の雰囲気を上記低圧化で行うことにより、シリコン基板の界面で脱ガスにより発生する相対的に炉内の雰囲気より高圧のＨ_２ＯおよびＨ_２を、圧力差によりシリコン基板外へ除去しやすくなるからである。

また、第２の熱処理工程において、１０Ｐａ以下の圧力下で熱処理を行うことが望ましい。
なぜなら、脱ガスしたガスの量が少ないため、第１の熱処理よりも効果は劣る可能性はあるが、第１の熱処理同様に炉内の雰囲気を上記低圧化で行うことにより、シリコン基板の界面で脱ガスにより発生する相対的に炉内の雰囲気より高圧のＨ_２ＯおよびＨ_２を、圧力差によりシリコン基板外へ除去しやすくなるからである。

なお、ここで、用いられるシリコン単結晶インゴットは、必ずしも、チョクラルスキー法（ＣＺ法）により引上げた単結晶でなくとも、例えば、フローティングゾーン法（ＦＺ法）により引上げられたものであっても構わない。
また、本実施の形態の製造方法で使われる熱処理装置も特に限定されるものではなく、例えば、バッチ式の縦型熱処理炉を用いても、あるいは、枚葉式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置を用いても構わない。

そして、本実施の形態においては半導体基板がシリコン（Ｓｉ）である場合について記述したが、基本的にシリコン同様の結晶構造を有するＳｉｘＧｅ１−ｘ（０≦ｘ＜１）であっても同様の作用・効果を得ることが可能である。加えて、ＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を材料として用いることにより、キャリア特に、ｐＭＯＳＦＥＴのキャリアであるホールの移動度が向上する。よって、半導体基板上に形成されるＬＳＩがより高性能化するという効果が得られる。

〔第２の実施の形態〕
次に、本発明の半導体基板の製造方法の第２の実施の形態について説明する。
本実施の形態の半導体基板の製造方法は、ボンドウェーハの薄膜化を、ボンドウェーハへの水素イオン等のイオン注入を用いる、いわゆる水素イオン剥離法（スマートカット法ともいう）による以外は第１の実施の形態と同様であるので、記述を省略する。

以下、本実施の形態の半導体基板の製造方法について、図４の製造工程フロー図を参照しつつ、より具体的に記載する。

まず、図４（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１００｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１００｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１００｝面の結晶面方位を有するとは、具体的には｛１００｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。続いて、このシリコンウェーハを、例えば、ＲＣＡ洗浄を行った後に、鏡面研磨する。そうすることによって、表面が｛１００｝面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１のシリコンウェーハ）１０２を準備する。

次に、やはり図４（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面が概ね｛１１０｝面の結晶面方位を有するようにスライスする。ここで、概ね｛１１０｝面の結晶面方位を有するとは、具体的には｛１１０｝面に対して０度以上５度以下の傾斜角（オフ角）を有することをいう。続いて、このシリコンウェーハを、例えば、ＲＣＡ洗浄を行った後に、鏡面研磨する。そうすることによって、表面が｛１１０｝面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２のシリコンウェーハ）１０４を準備する。

なお、｛１００｝面および｛１１０｝面に対する傾斜角を０度以上５度以下とするのは、上述の通り、この範囲を超えると、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴそれぞれについて、キャリアの移動度の増大効果を十分に享受できなくなる可能性があるためである。また、この範囲を超えると、後述する接合前の表面平坦化熱処理を付加した場合に、ウェーハ表面の平坦面が結晶面となる段差構造の形成が困難となるため、ウェーハ表面の平坦性向上効果が期待できなくなるためである。

次に、図４（ｂ）に示す工程で、ボンドウェーハ１０４の片面に対して水素イオンまたは希ガスイオン、ここでは水素イオンを３Ｅ１６〜１Ｅ１７ａｔｏｍｓ／ｃｍ^２程度注入し、イオンの平均進入深さにおいて、ウェーハ表面に平行な微小気泡層（封入層）１０６を形成する。

次に、図４（ｃ）に示す工程で、常圧あるいは減圧下において、水素イオンを注入したボンドウェーハ１０４の鏡面研磨された水素イオン注入面と、ベースウェーハ１０２の鏡面研磨された面を重ねて密着させる。

密着前に、例えばＲＣＡ洗浄等の洗浄処理を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さの自然酸化膜（シリコン酸化膜）をそれぞれの表面に成長させる。

次に、図４（ｄ）に示す工程で、図４（ｃ）の接合する工程で接合されたシリコンウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、例えば、アルゴンガス雰囲気中で熱処理を行う。
この第１の熱処理工程により、ベースウェーハ１０２とボンドウェーハ１０４が完全に接合される前に、界面にＨ_２ＯやＨ_２のガスを発生させる。そして、Ｈ_２ＯやＨ_２のガスを界面からシリコン基板外へと離脱させる。

次に、図４（ｅ）に示す工程で、図４（ｄ）の第１の熱処理工程の後に、連続して、第１の熱処理工程によりも高温で、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、例えば、アルゴンガス雰囲気中で熱処理を行う。
この第２の熱処理により、主に水素同士の結合により接合されていた２枚のウェーハが、熱エネルギーにより対向した原子同士の反応が進み、シリコン（Ｓｉ）同士、あるいは、シリコン（Ｓｉ）と酸素（Ｏ）間で結合されることにより、強固な接合が形成される。

上記、第１の熱処理工程または第２の熱処理工程において、４００℃〜５００℃程度の温度に達した際に、シリコン原子の再配列と、水素気泡の凝集により、剥離ウェーハ１１０とシリコン基板１１４に分割される。
これによって、接合された図４（ｃ）の工程で接合された２枚のウェーハは、図４（ｆ）に示すように、微小気泡層（封入層）１０６を境界として、剥離ウェーハ１１０と、シリコン基板１１４に分離することが可能になる。シリコン基板１１４は、ボンドウェーハ１０４の一部であるシリコン基板上側層１１２と、ベースウェーハ１０２とが接合された基板である。この分割により、第２のシリコンウェーハであるボンドウェーハ１０４が薄膜化される。

次に、図４（ｇ）に示す工程で、シリコン基板１１４の表面を平坦化する処理を行う。この平坦化処理は、例えば、研磨装置による表面研磨、あるいは、還元性あるいは不活性ガス雰囲気中での熱処理、あるいは、ウェットエッチング等により行うことが考えられる。

次に、図４（ｈ）の工程において、第１の実施の形態同様、シリコン基板１１４を、例えば、９００℃以上１３５０℃以下の温度、３０分以上５時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する。

このようにして、第１の実施の形態同様、図４（ｉ）に示されるように、平坦化された表面が概ね｛１１０｝の結晶面方位を有するシリコン基板上側層１１２と、表面が概ね｛１００｝の結晶面方位を有するベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。

本実施の形態によれば、第１の実施の形態の作用・効果に加え、水素イオン剥離法を用いることにより、ボンドウェーハの薄膜化によって形成されるシリコン基板上側層１１２の膜厚の薄膜化および膜厚均一性の向上が可能となるという作用・効果が得られる。

以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。

例えば、実施の形態においては、表面が概ね｛１１０｝の結晶面方位を有するシリコンウェーハと、表面が概ね｛１００｝の結晶面方位を有するシリコンウェーハを接合するシリコン基板の製造方法について記述したが、本発明は、これ以外の異なる結晶面方位を有するシリコンウェーハ同士、あるいは、同一の結晶面方位を有するシリコンウェーハ同士を接合するシリコン基板の製造方法に適用することが可能である。

また、例えば、実施の形態においては、半導体ウェーハの材料がＳｉ（シリコン）あるいは、ＳｉｘＧｅ１−ｘ（０≦ｘ＜１）である場合について記述したが、本発明をその他の半導体材料とする半導体ウェーハ、例えば、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＩｎＰ等を材料とする半導体ウェーハについても適用することが可能である。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板の製造方法は、本発明の範囲に包含される。

以下、本発明の実施例について説明するが、これらによって本発明が限定されるものではない。

（実施例）
まず、チョコラルスキー法（ＣＺ法）により、φ２００ｍｍ（８インチ）の結晶面方位（１００）のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の（１００）に対するオフ角が０．２度となるようにスライスしベースウェーハを準備した。

次に、チョコラルスキー法（ＣＺ法）により、φ２００ｍｍ（８インチ）の結晶面方位（１１０）のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の（１１０）に対するオフ角が０．２度となるようにスライスしボンドウェーハを準備した。

これらのインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。

次に、スライスによって得られたベースウェーハおよびボンドウェーハを、ＲＣＡ洗浄を行った後に、鏡面研磨した。
その後に、ベースウェーハおよびボンドウェーハを希ＨＦ処理した後、ＲＣＡ洗浄を行い、２ｎｍ程度のシリコン酸化膜（ケミカルオキサイド）をウェーハ表面に形成した。そして、このベースウェーハおよびボンドウェーハを重ね合わせ、クラス１の清浄な雰囲気、１００℃、１Ｅ−６Ｐａの減圧下にて、自動貼り合わせ機にて接合させた。

次に、接合されたシリコン基板を、１Ｐａの真空中、アルゴンガス雰囲気で、４００℃、５時間の第１の熱処理を行った。次に、第１の熱処理後、連続して、１Ｐａの真空中、アルゴンガス雰囲気で、８００℃、１時間の第２の熱処理を行った。第１の熱処理および第２の熱処理は図５に示すシークエンスにより、同一のチャンバー内で、洗浄処理を挟まず、連続した処理で行った。
以上のシリコンウェーハについて、公知の超音波照射による手法（超音波探傷法）によりボイド検査を行った。ボイド検査の結果は図６（ａ）に示す。

（比較例）
比較例として、実施例の第１の熱処理および第２の熱処理にかえて、接合されたシリコン基板を、８００℃、１時間で熱処理する以外は、実施例と同様の条件で処理したシリコンウェーハを準備した。ボイド検査の結果は図６（ｂ）に示す。

図６は、ウェーハイメージでのボイド検査結果である。図６（ａ）が実施例の結果、図６（ｂ）が比較例の結果である。図のウェーハイメージ中、白い部分がボイドを示す。図６から明らかなように、比較例の場合は多数のボイドが発生した。これに対し、実施例の場合は、ほとんどボイドが発生しなかった。
本実施例によって、本発明によれば、２枚の半導体ウェーハが直接接合した半導体基板の製造方法において、ウェーハ同士を重ね合わせた後、温度の異なる２段階の熱処理を行うことにより、接合界面でのボイドの発生を効果的に抑制することが可能であることが示された。

第１の実施の形態の半導体基板の製造方法のフロー図。 希ＨＦ洗浄し表面を水素終端させたシリコンウェーハにおける昇温脱離ガス挙動を示す図。 ２枚のシリコンウェーハを接合したシリコン基板の接合強度の熱処理温度依存性を示す図。 第２の実施の形態の半導体基板の製造方法のフロー図。 実施例の熱処理シークエンスを示す図。 実施例および比較例のボイド検査結果を示す図。

符号の説明

１０２ ベースウェーハ（第１のシリコンウェーハ）
１０４ ボンドウェーハ（第２のシリコンウェーハ）
１０６ 微小気泡層（封入層）
１０８ 界面酸化膜
１１０ 剥離ウェーハ
１１２ シリコン基板上側層
１１４ シリコン基板
１１６ シリコン酸化膜のない界面
１２０ 薄膜単結晶シリコン層

Claims (6)

1. ２枚の半導体ウェーハが直接接合した半導体基板の製造方法であって、
   第１の半導体ウェーハおよび第２の半導体ウェーハを準備する工程と、
   前記第１の半導体ウェーハの表面および前記第２の半導体ウェーハの表面を鏡面研磨する工程と、
   前記第１の半導体ウェーハの鏡面研磨された面と、前記第２の半導体ウェーハの鏡面研磨された面とを重ね合わせて、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを接合する工程と、
   前記接合する工程において接合された半導体ウェーハを還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第１の熱処理工程と、
   前記第１の熱処理工程後、連続して、前記接合された半導体ウェーハを、前記第１の熱処理工程よりも高温で、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する第２の熱処理工程とを有することを特徴とする半導体基板の製造方法。
2. 前記第１の熱処理工程において、８０℃以上６００℃未満の温度で、５分以上の熱処理を行うことを特徴とする請求項１記載の半導体基板の製造方法。
3. 前記第２の熱処理工程において、６００℃以上１３５０℃以下の温度で、５分以上の熱処理を行うことを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
4. 前記第１の熱処理工程において、４００℃以上５５０℃未満の温度で熱処理を行うことを特徴とする請求項１ないし請求項３記載の半導体基板の製造方法。
5. 前記第１の熱処理工程において、１０Ｐａ以下の圧力下で熱処理を行うことを特徴とする請求項１ないし請求項４記載の半導体基板の製造方法。
6. 前記第１の半導体ウェーハおよび前記第２の半導体ウェーハのいずれか一方の表面が、概ね｛１００｝の結晶面方位を有し、他方の表面が概ね｛１１０｝の結晶面方位を有することを特徴とする請求項１ないし請求項５記載の半導体基板の製造方法。