JP2006216826A - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP2006216826A JP2006216826A JP2005028825A JP2005028825A JP2006216826A JP 2006216826 A JP2006216826 A JP 2006216826A JP 2005028825 A JP2005028825 A JP 2005028825A JP 2005028825 A JP2005028825 A JP 2005028825A JP 2006216826 A JP2006216826 A JP 2006216826A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- soi
- oxide film
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】スマートカット法における犠牲酸化の処理によっても、結晶完全性を阻害することなく表面ラフネスの改善を図ることができるSOIウェーハの製造方法を提供。
【解決手段】活性層ウェーハに絶縁膜を介して水素イオンまたは希ガスをイオン注入してイオン注入層を形成した後、当該活性層ウェーハを絶縁膜を介して支持ウェーハに貼り合わせ、形成された貼り合わせウェーハに熱処理を施し前記イオン注入層を剥離することにより、埋め込み酸化膜上にSOI層が形成されたSOIウェーハを製造する方法において、前記活性層ウェーハとして単結晶インゴットの育成過程で炭素(C)ドープされたウェーハを用いることを特徴とするSOIウェーハの製造方法である。前記炭素濃度を1×1016atoms/cm3以上にするのがよい。
【選択図】図2
【解決手段】活性層ウェーハに絶縁膜を介して水素イオンまたは希ガスをイオン注入してイオン注入層を形成した後、当該活性層ウェーハを絶縁膜を介して支持ウェーハに貼り合わせ、形成された貼り合わせウェーハに熱処理を施し前記イオン注入層を剥離することにより、埋め込み酸化膜上にSOI層が形成されたSOIウェーハを製造する方法において、前記活性層ウェーハとして単結晶インゴットの育成過程で炭素(C)ドープされたウェーハを用いることを特徴とするSOIウェーハの製造方法である。前記炭素濃度を1×1016atoms/cm3以上にするのがよい。
【選択図】図2
Description
本発明は、イオン注入した活性層ウェーハと支持ウェーハとを貼り合わせた後に剥離してSOI(Silicon On Insulator)ウェーハを製造する、いわゆるスマートカット(Smart Cut:登録商標)法に関し、さらに詳しくは、剥離後にSOI層表面に存在するダメージ層を除去し、表面ラフネスを改善するとともに、ダメージ層に起因する積層欠陥(Stacking Fault)の発生を抑制することができるSOIウェーハの製造方法に関するものである。
最近では、絶縁体上にシリコン層(SOI層)が形成されたSOI構造を有するSOIウェーハが、デバイスの高速性、低消費電力性、高耐圧性、および耐環境性等に優れていることから、電子デバイス用の高性能LSI用ウェーハとして、特に注目されるようになっている。
このSOIウェーハの代表的な製造方法として、シリコンウェーハに酸素イオンを高濃度で打ち込み、その後に高温で熱処理を行ってウェーハ内部に酸化膜を形成するSIMOX法の他に、貼り合わせ法がある。この貼り合わせ法は、SOI層を形成する活性層ウェーハに酸化膜を形成し、その酸化膜を介して支持ウェーハを貼り合わせた後、活性層ウェーハを薄膜化することによって、絶縁体である埋め込み酸化膜上にSOI層が形成されたSOIウェーハを製造する方法である。
この貼り合わせ法を利用したSOIウェーハの製造方法には、特許文献1、2で提案されるスマートカット法がある。このスマートカット法では、活性層ウェーハに酸化膜を形成するとともに、このウェーハの上面から酸化膜を介して水素イオンまたは希ガスイオンを注入し、活性層ウェーハ内部にイオン注入層(微小気泡層)を形成させた後、酸化膜を介して支持ウェーハと密着させ、その後、剥離熱処理を施し注入層を境界として、活性層ウェーハを薄膜状に剥離し、さらに貼り合わせ強化熱処理を施し強固に結合してSOIウェーハを得る。
ところが、このスマートカット法によりSOIウェーハを製造する場合には、剥離後のSOI層表面にイオン注入によるダメージ層が形成され、また表面ラフネスも著しく劣化した表面状態となる。剥離熱処理後にSOI層表面には厚さが700〜1000Åのダメージ層が形成され、このダメージ層が要因となって多くの結晶欠陥が存在する。そして、このようなウェーハを用いたデバイス工程では、これらの結晶欠陥の誘因により、SOI層上に形成させたデバイスの特性が劣化することになる。
このため、スマートカット法では、このようなダメージ層を除去するため、貼り合わせ強化熱処理後の最終工程において、機械式研摩または化学機械式研摩(ChemicalMechanical Polishing:CMP)が行われる。しかしながら、近年において、SOI層の薄膜化にともなう面内の膜厚ばらつきに対する要求が厳しくなり、SOIウェーハを製造する際に、このように機械加工の要素を含む鏡面研磨を最終工程で実施すると、研摩エッチング代の制御性が十分でないため、イオン注入および剥離によって達成されたSOI層の膜厚均一性が悪化することになる。
そこで、剥離後のSOIウェーハに酸化性雰囲気下の熱処理を行い、SOI層に酸化膜を形成した後、当該酸化膜にダメージ層を吸収して除去する、いわゆる犠牲酸化を行う方法が提案されている。例えば、特許文献3で提案のSOIウェーハの製造方法には、剥離後のウェーハの表面を酸化処理して酸化膜を形成した後、フッ酸(HF)を含む溶液を用いて酸化膜を除去し、これに続いて、水素を含む還元性雰囲気下で熱処理して、表面を平坦化する技術が開示されている。提案の犠牲酸化による処理方法であれば、機械加工である研磨によらず、優れた制御性でダメージ層を除去するとともにSOI層の薄膜化を図ることができる。
前述の通り、SOI層に酸化膜を形成しその後除去する犠牲酸化によって、SOI層表面に形成されるダメージ層の除去、およびSOI層の薄膜化を行えば、SOI層の膜厚均一性を悪化させることなく、SOI層表面のダメージ層を除去できるとともに、SOI層を所定の膜厚まで容易に薄膜化することができる。
具体的なSOI層の膜厚均一性に関し、CMPなどの研磨方式によれば±数100Åの均一性であるのに対し、犠牲酸化による処理であれば±数10Åの均一性を満足することができ、優れた制御性を発揮することができる。このようなことから、犠牲酸化は、SOI層の膜厚均一性を劣化させることなく、SOI層表面に形成されるダメージ層を除去する処理方法として有効である。
ところが、SOIウェーハに酸化性雰囲気下の熱処理を施すと、SOI層表面のダメージ層に起因して積層欠陥が発生する。例えば、酸化性雰囲気で1050℃の加熱による犠牲酸化を行い、ダメージ層を除去した後に透過電子顕微鏡(TEM)で観察した結果によれば、1×109/cm2程度の積層欠陥が存在することが確認された。
図1は、犠牲酸化の処理後に透過電子顕微鏡(TEM)を用いてSOI層中で観察された積層欠陥を示している。この積層欠陥は格子間シリコンの凝集体である。すなわち、SOIウェーハの酸化熱処理にともなって、SOI層中に放出される格子間シリコンがダメージ層(特にダメージ層とダメージのないSOI層との界面近傍)を起点に凝集し、凝集した格子間シリコンにより積層欠陥が形成される。
SOI層中に積層欠陥が発生すると、SOI層の結晶完全性が阻害されるだけでなく、表面ラフネスの劣化も引き起こされる。さらに、HF溶液を使用して酸化膜を除去することにより、HF溶液が埋め込み酸化膜に浸透し、直下の埋め込み酸化膜が部分的にエッチングされて微小欠陥が発生するという問題もある。
本発明は、上述した問題に鑑みてなされたものであり、スマートカット法における犠牲酸化の処理によっても、SOI層の膜厚均一性を悪化させることなく、SOI層表面に形成されるダメージ層を除去し、結晶完全性を阻害することなく表面ラフネスの改善を図るとともに、SOI層を所定の膜厚まで効率的に薄膜化することができるSOIウェーハの製造方法を提供することを目的としている。
本発明者らは、上記課題を解決するため、シリコン単結晶に炭素(C)をドープすると、ドープされたCは格子間位置に存在し、格子間シリコン(Si)と結合することにより、格子間Siの凝集を抑制する効果があることに着目して、種々の検討を行った。この格子間Siの凝集を抑える効果は、単結晶に含有されるC濃度が1×1016atoms/cm3(ASTM F123−1981)以上になると顕著に現れ、C濃度が高くなればなるほど、格子間Siの凝集を抑制する効果も顕著になることを明らかにした。
本発明のSOIウェーハの製造方法は、活性層ウェーハに絶縁膜を介して水素イオンまたは希ガスをイオン注入してイオン注入層を形成した後、当該活性層ウェーハを絶縁膜を介して支持ウェーハに貼り合わせ、形成された貼り合わせウェーハに熱処理を施し前記イオン注入層を剥離することにより、埋め込み酸化膜上にSOI層が形成されたSOIウェーハを製造する方法において、前記活性層ウェーハとして単結晶インゴットの育成過程でCドープされたウェーハを用いることを特徴としている。
すなわち、シリコン単結晶をCドープすることによる、格子間Siの凝集を抑制する効果をスマートカット法に適用することにより、SOIウェーハに酸化性雰囲気下の熱処理を施した場合であっても、SOI層中に放出される格子間Siの凝集を抑制することができるので、積層欠陥の発生を防止することができる。
これにより、SOI層に酸化膜を形成し、その酸化膜を除去する犠牲酸化を行えば、SOI層の膜厚均一性を悪化させることなく、SOI層表面に形成されるダメージ層を除去し、結晶完全性を阻害することなく表面ラフネスの改善を図るとともに、SOI層の薄膜化を効率的に行うことができる。
本発明のSOIウェーハの製造方法では、前記活性層ウェーハが含有する炭素濃度が1×1016atoms/cm3(ASTM F123−1981)以上にするのが望ましい。格子間Siの凝集を抑える効果が顕著に発揮されることによる。
さらに、本発明のSOIウェーハの製造方法では、前記貼り合わせウェーハに熱処理を施しイオン注入層を剥離した後、SOI層表面に存在するダメージ層を除去するため、酸化性雰囲気下の熱処理により前記SOI層表面に酸化膜を形成し、次いでHF溶液を用いて当該酸化膜を除去することができる。
HF溶液を使用して酸化膜を除去しても、SOI層の表面に結晶欠陥に起因するピットが存在することがなく、HF溶液が埋め込み酸化膜に浸透することもないので、SOIウェーハに微小欠陥が発生することがない。
そして、本発明のSOIウェーハの製造方法によれば、前記SOI層表面に形成された酸化膜の除去後に透過電子顕微鏡(TEM)を用いて観察した場合に、積層欠陥が1×104/cm2以下の特性を満足するようにすることができる。
本発明のSOIウェーハの製造方法によれば、活性層ウェーハとして単結晶インゴットの育成過程でCドープされたウェーハを用いることにより、格子間Siの凝集を抑える効果を発揮し、SOIウェーハに酸化性雰囲気下での熱処理(熱酸化処理)を施した場合であっても、SOI層中に放出される格子間Siの凝集を抑制するので、積層欠陥の発生を防止することができる。
これにより、スマートカット法によるSOIウェーハの製造に犠牲酸化を適用でき、SOI層の膜厚均一性を悪化させることなく、SOI層表面に形成されるダメージ層を除去し、結晶完全性を阻害することなく表面ラフネスの改善を図るとともに、SOI層を所定の厚さまで効率的に薄膜化することができる。
しかも、HF溶液を使用して酸化膜を除去しても、SOI層の表面に結晶欠陥に起因するピットが存在することがなく、HF溶液が埋め込み酸化膜に浸透することもないので、SOIウェーハに微小欠陥が発生することがない。
本発明のSOIウェーハの製造方法では、SOI層を構成する活性層ウェーハとして、単結晶インゴットの育成過程でCドープされたウェーハを用いる。Cドープによる効果から、熱酸化処理に際しても、SOI層中に誘起される積層欠陥が抑制され、その結果、結晶欠陥の少なくなり、結晶の完全性が担保される。
活性層ウェーハが含有するC濃度は、格子間Siの凝集を抑制する効果が顕著に発揮されることから、1×1016atoms/cm3(ASTM F123−1981)以上にするのが望ましい。
本発明のSOIウェーハの製造方法では、C濃度を高くすればするほど、格子間Siの凝集を抑える効果も顕著になることから、その上限を特に規定しないが、自ずからその上限は、Siに対するCの固溶限界の4〜5×1017atoms/cm3によって律される。
一方、Cの固溶限界近くの環境における、チョクラルスキー法によるシリコン単結晶の育成では、引き上げ条件の若干の変動によっても結晶欠陥が導入され易くなる。このため、本発明のSOIウェーハの製造方法では、C濃度を1×1016〜1×1017atoms/cm3とするのが望ましい。さらに、スループットに優れ、SOI層に積層欠陥が発生し易い、より高温での犠牲酸化(1050℃超え)が可能となるように、C濃度を5×1016〜1×1017atoms/cm3とするのがより望ましい。
本発明のSOIウェーハの製造方法では、活性層ウェーハとして、上記で規定するC濃度の他に、初期格子間酸素濃度を8×1017〜14×1017atoms/cm3(ASTM F121−1979)とすることができる。通常のチョクラルスキー法によって育成される汎用のシリコン単結晶が具備する固溶酸素を包含させることを意図するものである。この場合であっても、高酸素濃度であると、熱処理条件によってはSOI層内に酸素析出物が発生する畏れがあることから、8×1017〜11×1017atoms/cm3とするのが望ましい。
図2は、本発明のスマートカット法によるSOIウェーハの製造方法を模式的に示す工程フローチャートを示す。以下に、本発明のSOIウェーハの製造方法の実施形態を図2に示すステップ1〜ステップ9に沿って説明する。
ステップ1では、Cドープされた活性層ウェーハ1と支持ウェーハ2とを準備し、少なくとも結合すべき面には鏡面研磨が施される。
ステップ2では、活性層ウェーハ1の表面に酸化膜3を形成する。この酸化膜3はSOIウェーハの埋め込み酸化膜3となるので、その厚さは用途および顧客要望に応じて設定される。酸化膜3の形成は、酸化炉内にシリコンウェーハを挿入し、これを所定時間、所定温度に加熱することにより行われる。
Cドープされた活性層ウェーハは析出を促進する効果あり、その効果を発揮するためには低温処理(600〜800℃)および高温処理(900〜1100℃)の2step処理が必要になる。しかし、SOIウェーハの場合には析出は避けたいので、ここでの酸化処理温度は後工程の熱処理でSOI層内に酸素析出物を析出させないため、900〜1100℃の高温処理するのが望ましい。
ステップ3では、酸化膜が形成された活性層用ウェーハ1を、イオン注入装置の真空チャンバの中にセットし、活性層ウェーハ1の表面より酸化膜3を介して加速電圧、およびドーズ量を選択して水素イオンまたは希ガスイオンを注入する。水素イオンまたは希ガスイオンは、活性層ウェーハ1の表面から所定深さの位置まで注入され、活性層ウェーハ1の所定深さ位置にイオン注入層4が形成される。このとき、水素剥離できるドーズ量を選択する必要があり、下限は4×1016atoms/cm2とし、上限はスループットを考慮して1×1017atoms/cm2とするのが望ましい。
ステップ4では、水素イオンまたは希ガスイオンが注入された活性層ウェーハ1を、そのイオンが注入された面(酸化膜3表面)を貼り合わせ面として、支持ウェーハ2に貼り合わせることにより、貼り合わせ面に絶縁膜3(酸化膜)を介在させた貼り合わせウェーハを得る。
貼り合わせ前には、表面の不純物を除去するため、水酸化アンモニウムと過酸化水素水の混合液を用いるSC−1洗浄、および塩化水素と過酸化水素水の混合液を用いるSC−2洗浄を単独でまたは組み合わせて洗浄する。
ステップ5では、貼り合わせウェーハを不活性ガス雰囲気中で熱処理し、イオン注入層において水素ガスのバブルを形成し、イオン注入層を境界として活性層ウェーハ1の一部を剥離し、剥離ウェーハ5とSOIウェーハ6に分離される。水素イオンを注入した場合に、活性層ウェーハ1を剥離するための温度は、水素ガスのバブルを形成するために400℃以上が必要であるが、高い温度でも剥離できるがスループットを考慮すると700℃以下にするのが望ましい。
ステップ6では、SOI層7の表面に存在するダメージ層を除去し、表面粗さを改善するため、熱酸化処理にて酸化膜8を形成する。ダメージ層の厚さは700〜1000Åであり、少なくともこれに相当するSi層を酸化する必要があることから、酸化膜8の厚さはその2倍となる1500〜2000Åとする必要がある。熱酸化温度が高いほど酸化レートが大きいことから、高温が望ましいが、酸化温度が高温になるほど積層欠陥が発生し易い。
このため、SOI層7の品質特性およびスループットの観点から、酸化温度は800℃〜1100℃であり、さらに望ましくは850℃〜1000℃である。Cドープしないウェーハでは積層欠陥が誘起し易いことから、酸化温度を900℃以下にする必要がある。
また、低温の酸化温度であっても酸化レートを上げるため、酸素(O2)ガスと水素(H2)ガスを反応させたH2O雰囲気で酸化するパイロジェニック酸化や、酸素(O2)ガスにHClを混合したガスで酸化する塩酸酸化なども適用することができる。
ステップ7では、SOI層7に形成した酸化膜8を除去する。この酸化膜8の除去は、例えば、HFを含む溶液でエッチングすることにより行う。HFを含む溶液でエッチングすることにより、酸化膜8のみがエッチングにより除去され、これにともなってダメージ層を除去したSOIウェーハ6を得ることができる。
ステップ8では、貼り合せ強化熱処理として高温の熱処理を施し、貼り合せ強度を十分に確保する。十分な貼り合せ強度を得るには、処理温度を1100℃以上にする必要があるが、高温ではスリップが発生し易いことから、上限は1200℃とする。好適例としては、1100℃以上の温度で1hr以上の処理時間であり、雰囲気はN2若しくはAr、またはH2などの非酸化性雰囲気を採用できる。
一方、ドープされたCはSOI製品のSOI層内に高濃度に残存した場合、デバイス特性を劣化させる畏れがあるが、高温状態におけるCは外方拡散し易いことから、上述した1100℃以上で熱処理を行えば、SOI層内に含有されるC濃度は5×1015atoms/cm3以下となり、デバイス特性を劣化させる畏れは解消される。
ArまたはH2雰囲気で1100℃以上の高温で処理すれば、SOI層表面を平坦化する作用があり、表面ラフネスの改善に有効である。
ステップ9はSOIウェーハの薄膜化の工程であり、貼り合せ強化熱処理を行ったのち、必要に応じて犠牲酸化等を適用して、所定膜厚に薄膜化し製品SOIウェーハを製造する。以下では、本発明のSOIウェーハの製造方法による効果を、本発明例、比較例1および比較例2の供試ウェーハを作製して、具体的な実施例に基づいて説明する。
本発明例として、チョクラルスキー法でCドープにより作製された導電型がp型で、抵抗率が1〜20Ω・cmのシリコン単結晶インゴットから、直径200mmで切り出した後、鏡面研磨したウェーハを作製した。なお、Cドープ単結晶は所定量のC粉末をドープしたシリコン融液から単結晶を引き上げることで作製した。
得られたウェーハのC濃度は1×1016atoms/cm3、5×1016atoms/cm3、1×1017atoms/cm3の3水準であり、酸素濃度は8×1017〜14×1017atoms/cm3であり、これらを活性層ウェーハと支持ウェーハに区分した。なお、C濃度は赤外線吸収スペクトル(IR吸収)により確認した。
比較例1として、Cドープなしで作製された導電型がp型で、抵抗率が1〜20Ω・cmで、直径200mmのシリコン鏡面ウェーハを用い、酸素濃度は8×1017〜14×1017atoms/cm3のウェーハを準備し、これらを活性層ウェーハと支持ウェーハに区分した。
比較例2として、本発明例と同様に、Cドープにより作製された導電型がp型で、抵抗率が1〜20Ω・cmで、直径300mmのシリコン鏡面ウェーハを用い、C濃度は5×1015atoms/cm3であり、酸素濃度は8×1017〜14×1017atoms/cm3のウェーハを準備し、これらを活性層ウェーハと支持ウェーハに区分した。
準備した活性層ウェーハと支持ウェーハを用いて、前記図3に示すステップに沿ってスマートカット法によりSOIウェーハを製造した。まず、前記ステップ2で示すように、活性層ウェーハ表面への酸化膜の形成は、酸化炉内にシリコンウェーハを挿入し、ドライ酸素雰囲気中で1000℃×4hrの条件で熱酸化処理することにより、形成される酸化膜の厚さを1500Åとした。
次に、前記ステップ3で示すように、酸化膜が形成された活性層ウェーハをイオン注入装置の真空チャンバの中にセットし、ウェーハの表面より酸化膜を介して加速電圧=50keV、ドーズ量=6×1016atoms/cm2の水素イオン(H+イオン)を注入し、活性層ウェーハにイオン注入層を形成した。その後、SC−1洗浄(29%NH4OH水溶液:30%H2O2:純水=1:1:8、液温80℃)を4分間行い、さらにSC−2(36%HCl水溶液:30%H2O2:純水=1:1:6、液温80℃)を4分間行って、活性層ウェーハと支持ウェーハを貼り合わせた。
前記ステップ5で示すように、貼り合わせウェーハを窒素ガス雰囲気中で、500℃×30minの熱処理することにより、活性層ウェーハの一部(トップ部)を剥離した。次いで、前記ステップ6で示すように、SOI層の表面に存在するダメージ層を除去するため、ドライ酸素雰囲気中で1000℃×4hrの条件で加熱することにより、酸化膜を厚さ1500Åで形成した。ただし、比較例1は、Cドープしていないので積層欠陥が発生し易いことから、加熱温度は900℃の条件で酸化膜を厚さ1500Åで形成した。
前記ステップ7で示すように、SOI層表面に酸化膜を有するSOIウェーハを、HF濃度50%のHF溶液に5min浸漬することによって、表面の酸化膜を完全に除去し、SOI層表面に存在するダメージ層を除去した。このとき、エッチングにともなう新たなピッチング等が発生しないように、直ちにウェーハを水洗して乾燥した。
前記ステップ7でダメージ層を除去した後、SOI層の欠陥密度をTEMを用いて測定した。その結果を表1に示す。
表1の結果から、比較例1、2はSOI層中で測定される欠陥密度は1×109/cm2であるのに対し、C濃度が1×1016atoms/cm3以上ドープされた本発明例では欠陥密度は全て1×104/cm2以下と良好であり、優れた品質特性を示すことが分かる。特にC濃度が5×1016atoms/cm3以上では欠陥密度が1×103/cm2オーダーと優れた効果が確認された。さらに、本発明例では、SOI層の膜厚均一性が良好であるとともに、表面ラフネスの改善を図れることも確認している。
本発明のSOIウェーハの製造方法によれば、活性層ウェーハとして単結晶インゴットの育成過程でCドープされたウェーハを用いることにより、格子間Siの凝集を抑える効果を発揮し、SOIウェーハに熱酸化処理を施した場合であっても、SOI層中に放出される格子間Siの凝集を抑制できるので、積層欠陥の発生を防止することができる。
さらに、SOIウェーハの製造に犠牲酸化を適用することができ、SOI層の膜厚均一性を悪化させることなく、SOI層表面に形成されるダメージ層を除去し、結晶完全性を阻害することなく表面ラフネスの改善を図るとともに、SOI層を所定の厚さまで効率的に薄膜化することができる。
しかも、HF溶液を使用して酸化膜を除去しても、SOI層表面に結晶欠陥に起因するピットが存在することがなく、HF溶液が埋め込み酸化膜に浸透することもないので、SOIウェーハに微小欠陥が発生することがない。これらにより、好適なSOIウェーハの製造方法として、広く利用することができる。
1:活性層ウェーハ、 2:支持ウェーハ
3:酸化膜(埋め込み酸化膜)、絶縁膜
4:イオン注入層、 5:剥離ウェーハ
6:SOIウェーハ、 7:SOI層
8:酸化膜
3:酸化膜(埋め込み酸化膜)、絶縁膜
4:イオン注入層、 5:剥離ウェーハ
6:SOIウェーハ、 7:SOI層
8:酸化膜
Claims (4)
- 活性層ウェーハに絶縁膜を介して水素イオンまたは希ガスをイオン注入してイオン注入層を形成した後、当該活性層ウェーハを絶縁膜を介して支持ウェーハに貼り合わせ、形成された貼り合わせウェーハに熱処理を施し前記イオン注入層を剥離することにより、埋め込み酸化膜上にSOI層が形成されたSOIウェーハを製造する方法において、
前記活性層ウェーハとして単結晶インゴットの育成過程で炭素(C)ドープされたウェーハを用いることを特徴とするSOIウェーハの製造方法。 - 前記活性層ウェーハが含有する炭素濃度が1×1016atoms/cm3(ASTMF123−1981)以上であることを特徴とする請求項1に記載のSOIウェーハの製造方法。
- 前記貼り合わせウェーハに熱処理を施しイオン注入層を剥離した後、SOI層表面に存在するダメージ層を除去するため、酸化性雰囲気下の熱処理により前記SOI層表面に酸化膜を形成し、次いでフッ酸(HF)溶液を用いて当該酸化膜を除去することを特徴とする請求項1または2に記載のSOIウェーハの製造方法。
- 前記SOI層表面に形成された酸化膜の除去後に透過電子顕微鏡(TEM)を用いて観察した場合に、前記ダメージ層に起因する積層欠陥が1×104/cm2以下であることを特徴とする請求項4に記載のSOIウェーハの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028825A JP2006216826A (ja) | 2005-02-04 | 2005-02-04 | Soiウェーハの製造方法 |
EP06002047A EP1688991A3 (en) | 2005-02-04 | 2006-02-01 | SOI wafer production method |
US11/346,256 US20060177991A1 (en) | 2005-02-04 | 2006-02-03 | SOI wafer production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005028825A JP2006216826A (ja) | 2005-02-04 | 2005-02-04 | Soiウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216826A true JP2006216826A (ja) | 2006-08-17 |
Family
ID=36607331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005028825A Withdrawn JP2006216826A (ja) | 2005-02-04 | 2005-02-04 | Soiウェーハの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060177991A1 (ja) |
EP (1) | EP1688991A3 (ja) |
JP (1) | JP2006216826A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100044706A (ko) * | 2008-10-22 | 2010-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi기판 및 그 제작 방법 |
JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
KR101462397B1 (ko) * | 2007-07-27 | 2014-11-17 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조 방법 |
KR101486779B1 (ko) | 2007-05-07 | 2015-01-28 | 신에쯔 한도타이 가부시키가이샤 | Soi 기판의 제조 방법 및 soi기판 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4552857B2 (ja) * | 2003-09-08 | 2010-09-29 | 株式会社Sumco | Soiウェーハおよびその製造方法 |
JP4285244B2 (ja) * | 2004-01-08 | 2009-06-24 | 株式会社Sumco | Soiウェーハの作製方法 |
JP2008028070A (ja) * | 2006-07-20 | 2008-02-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
US20080048259A1 (en) * | 2006-08-23 | 2008-02-28 | Kangguo Cheng | Method for Reducing Defects in Buried Oxide Layers of Silicon on Insulator Substrates |
KR100828029B1 (ko) * | 2006-12-11 | 2008-05-08 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
FR2912259B1 (fr) | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
JP5183969B2 (ja) * | 2007-05-29 | 2013-04-17 | 信越半導体株式会社 | Soiウェーハのシリコン酸化膜形成方法 |
US7781306B2 (en) * | 2007-06-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
TWI483350B (zh) * | 2008-03-21 | 2015-05-01 | Shinetsu Chemical Co | SOI wafer manufacturing method and glass cleaning method |
JP5386856B2 (ja) * | 2008-06-03 | 2014-01-15 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
WO2009152648A1 (zh) * | 2008-06-20 | 2009-12-23 | Lee Tienhsi | 薄膜制造方法 |
US20100022070A1 (en) * | 2008-07-22 | 2010-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
JP5728153B2 (ja) * | 2008-09-26 | 2015-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
WO2010062852A1 (en) * | 2008-11-26 | 2010-06-03 | Memc Electronic Materials, Inc. | Method for processing a silicon-on-insulator structure |
JP2011253906A (ja) * | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
KR20130029110A (ko) * | 2010-06-30 | 2013-03-21 | 코닝 인코포레이티드 | 절연체 기판상의 실리콘 마감을 위한 방법 |
US8652925B2 (en) | 2010-07-19 | 2014-02-18 | International Business Machines Corporation | Method of fabricating isolated capacitors and structure thereof |
FR2991099B1 (fr) * | 2012-05-25 | 2014-05-23 | Soitec Silicon On Insulator | Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice |
FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN116387241A (zh) * | 2023-04-21 | 2023-07-04 | 中芯先锋集成电路制造(绍兴)有限公司 | 绝缘体上半导体衬底的制造方法及半导体器件的制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8711373D0 (en) * | 1987-05-14 | 1987-06-17 | Secr Defence | Electroluminescent silicon device |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
US6491752B1 (en) * | 1999-07-16 | 2002-12-10 | Sumco Oregon Corporation | Enhanced n-type silicon material for epitaxial wafer substrate and method of making same |
EP1408551B1 (en) * | 2001-07-17 | 2014-07-02 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonding wafer |
KR20030035152A (ko) * | 2001-10-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체웨이퍼 제조방법 |
JP2004039735A (ja) * | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
JP4828230B2 (ja) * | 2004-01-30 | 2011-11-30 | 株式会社Sumco | Soiウェーハの製造方法 |
-
2005
- 2005-02-04 JP JP2005028825A patent/JP2006216826A/ja not_active Withdrawn
-
2006
- 2006-02-01 EP EP06002047A patent/EP1688991A3/en not_active Withdrawn
- 2006-02-03 US US11/346,256 patent/US20060177991A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101486779B1 (ko) | 2007-05-07 | 2015-01-28 | 신에쯔 한도타이 가부시키가이샤 | Soi 기판의 제조 방법 및 soi기판 |
KR101462397B1 (ko) * | 2007-07-27 | 2014-11-17 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조 방법 |
JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
KR20100044706A (ko) * | 2008-10-22 | 2010-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi기판 및 그 제작 방법 |
KR101631456B1 (ko) | 2008-10-22 | 2016-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi기판 및 그 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP1688991A2 (en) | 2006-08-09 |
EP1688991A8 (en) | 2006-10-11 |
EP1688991A3 (en) | 2007-08-08 |
US20060177991A1 (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006216826A (ja) | Soiウェーハの製造方法 | |
JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
WO2001017024A1 (fr) | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee | |
WO2000024059A1 (fr) | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
JP6380245B2 (ja) | Soiウェーハの製造方法 | |
JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
JP5522175B2 (ja) | Soiウェーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
JP2006202989A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2006165061A (ja) | Soiウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
JP5124973B2 (ja) | Soiウェーハの製造方法 | |
JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2006032725A (ja) | 半導体ウェーハの酸化膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110603 |