JP2009176860A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2009176860A
JP2009176860A JP2008012459A JP2008012459A JP2009176860A JP 2009176860 A JP2009176860 A JP 2009176860A JP 2008012459 A JP2008012459 A JP 2008012459A JP 2008012459 A JP2008012459 A JP 2008012459A JP 2009176860 A JP2009176860 A JP 2009176860A
Authority
JP
Japan
Prior art keywords
wafer
active layer
layer
oxygen ion
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008012459A
Other languages
English (en)
Inventor
Nobuyuki Morimoto
信之 森本
Hideki Nishihata
秀樹 西畑
Hidehiko Okuda
秀彦 奥田
Akihiko Endo
昭彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008012459A priority Critical patent/JP2009176860A/ja
Priority to KR1020090005116A priority patent/KR20090081335A/ko
Priority to TW098102610A priority patent/TW200947530A/zh
Priority to US12/321,725 priority patent/US20090186464A1/en
Priority to FR0950401A priority patent/FR2926670A1/fr
Priority to CNA2009100061076A priority patent/CN101494177A/zh
Publication of JP2009176860A publication Critical patent/JP2009176860A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】薄膜化後の膜厚均一性に優れるのは言うまでもなく、表面粗さが良好で、かつ欠陥の少ない貼り合わせウェーハを提供する。
【解決手段】活性層用ウェーハと支持層用ウェーハを貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法において、
活性層用ウェーハに酸素イオンを注入するに際し、その注入工程を２回に分け、１回目の注入を基板温度：200〜600℃、ドーズ量：２×1016〜５×1017atoms/cm2の条件で、また２回目の注入を、基板温度：200℃未満、ドーズ量：１×1015〜２×1016atoms/cm2の条件で行う。
【選択図】図４

Description

本発明は、貼り合わせウェーハの製造に際し、特に酸素イオン注入層に起因した表面粗さの悪化や欠陥の発生を効果的に防止しようとするものである。
一般的な貼り合わせウェーハの製造方法としては、酸化膜（絶縁膜）が形成された一枚のシリコンウェーハに、もう一枚のシリコンウェーハを貼り合わせ、この貼り合わせたシリコンウェーハの一方を研削・研磨してSOI層を形成する方法（研削研磨法）や、シリコンウェーハの内部に酸素イオンを打ち込んだのち、高温アニールを行うことによって、シリコンウェーハの内部に埋め込み酸化膜を形成し、該酸化膜の上部をSOI層とする方法（SIMOX）、SOI層側となるシリコンウェーハ（活性層用ウェーハ）の表層部に、水素イオン等を打ち込んでイオン注入層を形成したのち、支持基板用のシリコンウェーハと貼り合わせ、ついで熱処理により上記のイオン注入層で剥離することによって、SOI層を形成する方法（スマートカット法）等が知られている。
しかしながら、上記した方法のうち研削研磨法は、活性層の膜厚均一性に劣る（±30％以上）という問題があった。
また、酸素イオン注入を使った方法（SIMOX）の場合には、絶縁層を挟んで結晶方位の異なるSOI構造の製造ができないという問題があった。
上記の問題を解決するものとして、発明者ら先に、酸素イオン注入法と研削研磨法を組み合わせたプロセス、すなわち
「表面に絶縁膜を有しまたは有しない活性層用ウェーハを、直接、支持層用ウェーハと貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法であって、
活性層用ウェーハに酸素イオンを注入して、活性層内に酸素イオン注入層を形成する工程、
活性層用ウェーハに対し、非酸化性雰囲気中にて1100℃以上の温度で熱処理を施す工程、
活性層用ウェーハと支持層用ウェーハとを貼り合わせる工程、
貼り合わせ強度を向上させるための熱処理工程、
貼り合わせウェーハの活性層用ウェーハ部分を、酸素イオン注入層の手前まで研削する工程、
活性層用ウェーハをさらに研磨またはエッチングして、酸素イオン注入層を露出させる工程、
貼り合わせウェーハを酸化処理して酸素イオン注入層の露出面に酸化膜を形成する工程、
この酸化膜を除去する工程、および
非酸化性雰囲気中にて1100℃以下の温度で熱処理を施す工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。」
を開発し、特許文献１において開示した。
この特許文献１に開示の方法により、活性層の膜厚均一性に優れ、また透過電子顕微鏡（TEM）による評価で比較的欠陥の少ない、直接貼り合わせウェーハの提供が可能になった。
特願2006−184237号明細書
本発明は、上記した特許文献１に記載の貼り合わせウェーハ製造技術の改良に係り、欠陥の発生を一層低減した貼り合わせウェーハの製造方法を提案することを目的とする。
さて、発明者らは、特許文献１に記載の貼り合わせウェーハ製造方法において、ウェーハ欠陥のより一層の低減を達成すべく鋭意検討を重ねた結果、従来、１回の処理で行われていた酸素イオン注入を２回に分け、それぞれのイオン注入条件とくに注入時の基板温度を最適化することにより、所期した目的が有利に達成されることの知見を得た。
本発明は、上記の知見に立脚するものである。
すなわち、本発明の要旨構成は次のとおりである。
１．活性層用ウェーハと支持層用ウェーハとを、絶縁膜を介して、または介さずに直接、貼り合わせたのち、活性層用ウェーハを薄膜化することからなる貼り合わせウェーハの製造方法であって、
(1) 200℃以上の状態の活性層用ウェーハに酸素イオンをドーズ量：２×1016〜５×1017atoms/cm2で注入する第１注入工程と、この第１注入工程に引き続き、該活性層用ウェーハを200℃未満にした状態で酸素イオンをドーズ量：１×1015〜２×1016atoms/cm2で注入する第２注入工程との少なくとも2工程により、上記活性層用ウェーハ内に酸素イオン注入層を形成する工程、
(2) 上記活性層用ウェーハに対し、非酸化性雰囲気中にて1000℃以上の温度で熱処理を施す第一の熱処理工程、
(3) 上記活性層用ウェーハと上記支持層用ウェーハとを、直接または絶縁膜を介して貼り合わせる貼り合わせ工程、
(4) 貼り合わせ強度を向上させるための第二の熱処理工程、
(5) 貼り合わせウェーハの活性層用ウェーハ部分を減厚化し、酸素イオン注入層を露出させる工程、
(6) 上記貼り合わせウェーハの活性層用ウェーハ部分の酸素イオン注入層を除去する工程、および
(7) 上記貼り合わせウェーハの活性層用ウェーハ部分の表面を平坦化及び／または薄膜化する工程
の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。
２．前記貼り合わせウェーハの各ウェーハ面の結晶方位が、（１００），（１１０）または（１１１）のいずれかの組み合わせであることを特徴とする請求項１記載の貼り合わせウェーハの製造方法。
本発明によれば、薄膜化後の膜厚均一性に優れるのは言うまでもなく、表面粗さが良好で、かつ欠陥の発生が極めて少ない貼り合わせウェーハを、安定して得ることができる。
以下、本発明を具体的に説明する。
まず、本発明の解明経緯について説明する。
前述したとおり、従来は、酸素イオンの注入を、加速電圧：150 keV、ドーズ量：5.0×1016atoms/cm2程度の一回の処理で行っていた。発明者らは、かような注入条件で酸素イオンを注入した場合の活性層側シリコン中の欠陥密度を調べたところ、マクロ的な欠陥評価法（光学顕微鏡観察またはHF欠陥）により評価した結果では、１個/cm2以上の欠陥が存在することが判明した。
この原因としては、イオン注入工程での損傷が大きく、これを起点として、貼り合わせ前の還元雰囲気熱処理や、貼り合わせ後の貼り合わせ強化熱処理にて、注入酸素が酸素析出物（SiO2）になる際に欠陥が発生し、これが活性層側に突き抜け、その結果、最終製品での欠陥密度が高くなるものと考えられる。
そこで、次に発明者らは、この問題の解決策について検討した。その結果、以下に述べる知見を得た。
酸素イオン注入を二回に分け、第１の注入で研磨Stop層またはエッチStop層として機能するSiO2層を形成するための酸素イオン注入を実施する。但し、このイオン注入はドーズ量を多く必要とする（２×1016〜５×1017atoms/cm2）ことから、注入時の欠陥ダメージをできるだけ小さくするために、基板温度を200℃以上に上げる必要がある。
引き続き、第２の酸素イオン注入を、基板温度を200℃未満にした状態で、比較的少ないドーズ量（１×1015〜２×1016atoms/cm2）を注入する。
この２回目のドーズ量は小さいものの、低温で注入するため基板表層付近にアモルファス層が形成される。
このため、第１の注入酸素が後工程での熱処理により酸素析出物（SiO2）なる際に発生する結晶欠陥の進展が、第２の注入で形成されたアモルファス層によりくい止められる。
以上のメカニズムにより、貼り合わせウェーハの表面層での結晶欠陥を低減することが可能となる。
以下、本発明で対象とする貼り合わせウェーハ基板および図１に示すプロセスフローに従う本発明の各製造工程について具体的に説明する。
貼り合わせウェーハを作製するには、活性層用ウェーハと支持層用ウェーハの２枚のシリコンウェーハを貼り合わせるわけであるが、本発明は、両ウェーハの貼り合わせに際し、絶縁膜（酸化膜）を介する場合は勿論のこと、かような絶縁膜を介さずに直接貼り合わせる場合にも適用することができる。
なお、貼り合わせウェーハとしては、貼り合せに適した表面ラフネスが良好なものであれば、ドーパントの種類、濃度および酸素濃度などは限定されない。ただし、欠陥をより低減するためには、COPがないまたは少ないウェーハが好ましい。ここに、COPの低減には、ＣＺ引き上げ条件を最適化してCOPを少なくする方法、ウェーハ鏡面加工後還元雰囲気中で1000℃以上の高温熱処理を施す方法、ウェーハ上にCVDなどでSiをエピタキシャル成長させる方法などを適用することができる。
そして、本発明は、かような貼り合わせウェーハの製造方法において、絶縁膜の厚みが50nm以下と薄い場合、とりわけかような絶縁膜を有しない場合に懸念される表面粗さの劣化と欠陥の発生を効果的に阻止するものである。
(1) 活性層用ウェーハに酸素イオンを注入する工程
本発明において、酸素イオン注入時の加速電圧は、最終製品の活性層厚さに応じて適宜選択することができ、特に限定されることはない。従って、通常の酸素イオン注入機の加速電圧：100〜300keV程度で行えばよい。
第１の酸素イオン注入時のドーズ量は２×1016〜５×1017atoms/cm2の範囲とする必要がある。というのは、第１の酸素イオン注入時のドーズ量が２×1016atoms/cm2に満たないとSiO2層の形成が十分ではなく適切な研磨Stopができず、一方５×1017atoms/cm2を超えると基板を高温にして注入を行っても注入損傷が大きく、欠陥が増加するからである。研磨Stopを行う場合の好ましい条件は２×1016〜２×1017atoms/cm2、一方アルカリエッチングStopを行う場合には、Stop層となるSiO2層が完全に連続である必要があるため、１×1017〜５×1017atoms/cm2程度とすることが好ましい。
そして、本発明では、この第１の酸素イオン注入時の基板温度を200℃以上とすることが肝要である。より好ましくは400℃以上 600℃以下である。なお、600℃超えでは、イオン注入時の基板加熱が困難となる。
また、第２の酸素イオン注入時のドーズ量は１×1015〜２×1016atoms/cm2の範囲とする必要がある。というのは、第２の酸素イオン注入時のドーズ量が１×1015atoms/cm2に満たないとアモルファス層が十分に形成されず、結晶欠陥の進展を止める効果が小さく、一方２×1016atoms/cm2を超えると表面層が全てアモルファスになり、活性層が単結晶にならないからである。
そして、この第２イオン注入時の基板温度は200℃未満とする必要がある。200℃以上ではアモルファス層が十分に形成されず結晶欠陥の進展を止める効果が小さい。好ましくは室温（約20℃）以上 100℃以下である。なお、室温以下にするためには、ウェーハを強制的に冷却する機能を注入機に付加する必要がある。
さらに、第１イオン注入と第２イオン注入の間に洗浄を行うことは有利である。というのは、第１イオン注入工程で発生するパーティクルが、第２イオン注入工程時のマスクとなって、パーティクルの影の部分にイオンが注入されない場合があり、その結果、この部分のアモルファス化が十分に行われず、欠陥の突き抜けが生じ、欠陥の原因となる危険性が残るからである。
同様に、第１イオン注入を複数回の分割注入とし、その間に洗浄を行ってもよい。
なお、洗浄方法としては、パーティクル除去能力に優れたSC1、HF、O3および有機酸などが好適である。また物理的にパーティクルを除去するスクラブ洗浄なども適用できる。
(2) 活性層用ウェーハに対する第一の熱処理工程
上記のようにして活性層内に酸素イオン注入層を形成した活性層用ウェーハに対して、水素やアルゴン等の非酸化性雰囲気中にて1000℃以上の温度で熱処理を施す。これにより、酸素イオン注入層の形態が比較的連続な状態となり、その後に酸素イオン注入層を露出させた時点で、表面粗さが大幅に改善され、また欠陥の発生も抑制することができるのである。
この熱処理温度は、上述したとおり1000℃以上とする必要がある。というのは、熱処理温度が1000℃に満たないと、十分な連続性をもった酸素イオン注入層が形成されず、熱処理を行わない場合と同様の結果しか得られないからである。とはいえ、この熱処理温度が1250℃を超えると、スリップ転移発生のおそれがあるため、熱処理温度範囲としては1000〜1250℃とするのが好適である。
特に研磨Stopを行う場合の好ましい条件は、1000〜1200℃，1hr以上の保持である。一方、アルカリエッチングStopを行う場合は、Stop層となるSiO2層が完全に連続である必要があるため、1200〜1350℃、5hr以上とすることが好ましい。
また、この熱処理は、バッチタイプの炉だけでなく、枚葉式のランプ加熱、抵抗加熱、フラッシュアニール等、種々の加熱方式が適用でき、特に限定されるものではないが、バッチタイプの炉を使用する場合には１時間以上、また枚葉炉の場合には10秒以上の熱処理を施すことが好ましく、要は、生産性を考慮して、各装置の熱処理時間を最適化すればよい。
(3) 活性層用ウェーハと支持層用ウェーハを貼り合わせる工程
ついで、活性層用ウェーハと支持層用ウェーハとを貼り合わせるが、この貼り合わせに際しては、絶縁膜を介してもよいし、絶縁膜を介さずに直接、貼り合わせることもできる。
絶縁膜を介して貼り合わせを行う場合、絶縁膜としては酸化膜（SiO2）、窒化膜（Si3N4）などが好適である。また、成膜方法としては、酸化雰囲気や窒素雰囲気中での熱処理（熱酸化、熱窒化）、CVDなどが好適である。熱酸化としては、酸素ガスの他、水蒸気を使ったWet酸化なども使用することができる。
なお、絶縁膜は、酸素イオン注入前に表面側基板に成膜しても良いし、注入後でも良い。また、絶縁膜の成膜は、活性層用ウェーハまたは支持層用ウェーハあるいは活性層用および支持層用の両ウェーハに対して行うことができる。
また、貼り合わせの前には、パーティクルによるボイドの発生を抑制するため、洗浄処理を施す必要がある。
洗浄方法として、一般的なシリコンウェーハ洗浄方法である、SC1＋SC2、HF＋O3、有機酸またはその組み合わせなどが有効である。
さらに、貼り合せ強度を高めるために、貼り合わせ前のシリコン表面を、酸素・窒素・He・H2・Arまたはその混合雰囲気を使ったプラズマによる活性化処理を施すことが有利である。
なお、直接貼り合わせの場合、貼り合わせ面に吸着したH2Oがその後の熱処理でSiO2に変化し、貼り合わせ界面に存在するため、貼り合わせ面のHF洗浄を行い、疎水面貼り合わせを行って、SiO2を抑制する方法を行ってもよい。これにより、界面での酸化物を低減することができ、デバイス特性の改善につながる。
(4) 貼り合わせ強度向上のための第二の熱処理工程
貼り合せ強度を高めるために行うこの熱処理は、結合強度を十分上げるために、1100℃以上の温度で１ｈ以上保持することが好ましい。雰囲気については特に制限されないが、次工程の活性層ウエーハ部分の減厚工程や、酸素イオン注入層の露出工程において使用する研削・研磨・エッチング工程でのウェーハ裏面保護のために、酸化雰囲気とし、150nm以上の酸化膜をつけることが好ましい。
(5) 活性層用ウェーハ部分を減厚化して酸素イオン注入層を露出させる工程
酸素イオン注入層を露出させる方法として、研削・研磨・エッチングや、それらを組み合わせた方法が使用できる。減厚のためのコスト（加工速度・加工装置費用）を鑑みて適宜手法を選択すれば良い。一般的には、研削がコスト的に有利である。
貼り合わせウェーハの活性層用ウェーハの研削は、機械式の加工で実施される。この研削では、酸素イオン注入層の表面側に活性層用ウェーハの一部を残す。残される活性層用ウェーハの一部の膜厚は限定されない。
次工程のアルカリエッチングまたは研磨工程時間を短縮するために、酸素イオン注入層の直前まで研削することが好ましいが、研削装置の精度、研削によるダメージ深さ（約２μm）を考慮すると、残膜Si厚さは３〜10μm 程度とするのが好ましい。
なお、研削の代わりに、アルカリ溶液でエッチングしても良いが、その場合には支持側ウェーハ裏面のエッチングを避けるために、裏面に酸化膜などの保護膜をつけることが望ましい。
引き続き、酸素イオン注入層を露出させる。ここでは、研磨またはエッチングを使って露出させる方法について説明する。
・研磨法（研磨Stop）
上記の薄膜化処理として、研磨処理を利用する場合には、砥粒濃度が１質量％以下の研磨剤を供給しながら行うことが好ましい。かような研磨液としては、砥粒（例えばシリカ）濃度が１質量％以下のアルカリ性溶液が挙げられる。なお、アルカリ性溶液としては、無機アルカリ溶液（KOH，NaOH等）、有機アルカリ溶液（例えば、アミンを主成分とするピペラジンやエチレンジアミン等）またはこれらの混合溶液などが好適である。
この研磨法は、砥粒濃度が１質量％以下であることもあって、砥粒による機械的な研磨作用はほとんどなく、化学的な研磨作用が優先される。そして、このアルカリ性溶液による化学的な研磨作用により、活性層用ウェーハの一部（Si層）が研磨される。アルカリ性溶液は、Si／SiO2のエッチングレート比が高いため、活性層用ウェーハの一部であるSi層は効率よく研磨することができるが、SiO2層は殆ど研磨されない。従って、研磨装置の機械的精度が十分でなくても、酸素イオン注入層はほとんど研磨されずに、Si層のみが研磨される結果、酸素イオン注入層を均一に露出させることができるのである。
なお、以下に述べるエッチング法と比較して、この研磨法の優れた点は、酸素イオン注入層が完全に連続したSiO2層にならなくても、酸素イオン注入層で分離された表面側シリコンウェーハの一部であるSi活性層にダメージを与えることなく、面内厚さ均一性に優れた薄膜層を製造できるところにある。
・エッチング法（エッチングStop）
上記の薄膜化処理に際し、アルカリ性エッチング液を使用して、酸素イオン注入層の研削側の表面側シリコンウェーハを除去することもできる。
アルカリ性エッチング液としては、例えばKOHやNaOHなどが使用される。
シリコンとSiO2のエッチング速度比（選択比）が大きいTMAH；Tetra-methyl-ammonium Hydroxide（水酸化テトラメチルアンモニウム水溶液）が使用できる。TMAHはKやNaなどの金属イオンが含まれていないためデバイスへの影響が小さく、より好ましい。
酸素イオン注入層に形成されたSiO2層が連続していない場合、SiO2粒子間からアルカリ溶液がしみ込み、活性層の一部までエッチングすることがある。これを防ぐためには、貼り合わせ前熱処理および／または貼り合わせ強化熱処理を、1200℃以上の高温で５ｈ以上の十分な時間行うことが好ましい。
・エッチング法と研磨法の組み合わせ
エッチング法と研磨法を組み合わせて、酸素イオン注入層を露出させてもよい。
特に、研磨前にSiをエッチングすることで、テラス（２枚のウェーハが貼り合わない最外周１〜３mmの領域）と貼り合わせ領域境界がスムースになり、パーティクルの発生が抑制される。なお、研磨前にテラス部のみを研磨してもよい。
(6) 酸素イオン注入層の除去工程
露出した酸素イオン注入層は、SiO2生成またはイオン注入に起因した結晶欠陥が多数存在するため、除去する必要がある。除去方法として、エッチング法、酸化法、研磨などがある。
・エッチング法
このエッチング法は、HF溶液に浸漬してSiO2を除去する方法であり、ウェーハを３〜50%HF溶液に１〜30分程度浸漬する。酸化膜を介した貼り合せ基板の場合、ウェーハ周辺（テラス）は酸化膜が露出しているため、高濃度・長時間HF浸漬により酸化膜がエッチングされる。エッチング量が多い場合、ウェーハ周辺の活性層の剥がれが生じ、パーティクル発生の原因となる。よって、SiO2除去の目安となる、ウェーハ表面全体が撥水面になる条件が好ましい。
また、酸素ドーズ量および熱処理条件によっては、酸素イオン注入層がSiO2とSiの混合層となり、HF浸漬では完全に除去できない場合もある。
いづれにしても、貼り合わせ前熱処理または貼り合わせ強化熱処理が、完全なSiO2層が形成されない低温・短時間処理の場合には、酸素イオン注入層付近に存在する結晶欠陥が完全には除去できないため、欠陥領域の除去工程がさらに必要となる。
・酸化法
この方法は、酸素イオン注入層の露出面に所定厚さの酸化膜を形成する工程と、この酸化膜を除去する工程からなる。
この酸化処理は、酸化性雰囲気中で行えばよく、処理温度は特に限定されないが、好適には600〜1100℃の酸化性雰囲気である。
ただし、酸素イオン注入層に多数の結晶欠陥を含む場合、熱処理中に結晶欠陥の活性層への伸展を抑制するためには、低温処理とすることが好ましく、600〜900℃程度がより好適である。低温で酸化処理を行う場合、酸化膜成長速度を大きくするために、H2O蒸気を使ったWet酸化やHClガスを含んだ酸化性ガス処理の塩酸酸化を適用することができ、高いスループットを得るためにより好ましい。
酸化膜の厚さは、特に限定されるものではないが、酸素イオン注入層に結晶欠陥層が存在する場合には、その厚さ以上とすることが好ましく、本発明の酸素イオン注入条件においては、100〜500nm程度とすることが好ましい。酸化膜の厚さが100nm未満では結晶欠陥領域を十分に除去することができず、一方500nm超では、酸化膜の面内均一性の崩れにより、活性層膜厚均一性が劣化する。
この酸化膜を除去するには、HF液による洗浄でもよいし、水素ガスやArガスまたはHFを含むガスを使ったアニールによるエッチングでもよい。ここに、上記の酸化処理および除去処理は、複数回行ってもよい。これにより、平坦化された表面粗さを維持したまま、活性層の一層の薄膜化が可能となる。
酸化膜を除去した後に、例えば有機酸とフッ酸との混合液に貼り合わせウェーハを浸漬して、貼り合わせウェーハの表面に付着するパーティクルおよび金属不純物を除去することは有利である。
なお、HF溶液に浸漬して酸素イオン注入層中のSiO2を除去したのち、上記酸化を行ってもよい。
(7) 活性層用ウェーハ表面の平坦化・薄膜化工程
酸素イオン注入層除去後の貼り合わせウェーハ表面は、鏡面研磨と比較すると荒れているため、平坦にする必要がある。
平坦化方法としては、還元雰囲気中での熱処理、研磨およびSiエッチングができるガス・イオン・ラジカルなどからなるガスエッチングなどが適用できる。
・研磨法
貼り合わせ表面を極僅か研磨してラフネスを改善する。研磨代は10〜500nm程度とするのが好ましい。10nm未満では十分にラフネスが改善できず、一方500nm超えでは活性層の膜厚均一性が劣化する。この処理により、表面ラフネス（RMS）を0.5nm以下にすることが可能である。
・還元雰囲気熱処理
Ar、H2またはその混合雰囲気中で熱処理することにより、貼り合わせウェーハ表面のラフネスを改善する。処理温度は1000℃以上1300℃以下程度とすることが好ましい。処理時間については低温ほど長時間とする必要があり、1000〜1200℃では１〜２ｈ程度、1200〜1250℃では10〜30min程度、1250以上では１〜５min程度とすることが好ましい。上記の温度および時間を超えて高温・長時間熱処理にすると、還元雰囲気のエッチング作用により活性層の面内均一性が劣化するおそれがある。
熱処理炉としては、複数枚を同時に処理できる抵抗加熱型の縦型炉または一枚毎処理するランプ加熱式のRTA（高速昇降温炉）などが好適である。特に1200℃以上の処理ではRTAが有効である。
そして、上記の熱処理により、研磨法の場合と同様に、表面ラフネス（RMS）を0.5nm以下にすることが可能である。
この熱処理により生じた表面酸化膜の除去は、HF液による洗浄でもよいし、水素ガスやArガスまたはHFを含むガスを使ったアニールによるエッチングを用いてもよい。
かくして、膜厚均一性に優れ、しかも平坦化された表面粗さを有し、さらには欠陥も少ない貼り合わせウェーハを得ることができる。
さらに、本発明によれば、結晶方位の異なるシリコンウェーハを直接貼り合わせた（例えば、１１０結晶と１００結晶の貼り合わせや１１１結晶と１００結晶の貼り合わせ等）貼り合わせウェーハを作製することも可能である。
実施例１
ＣＺ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスした直径：300mmのシリコンウェーハを２枚準備した。２枚のうち一方のシリコンウェーハの結晶方位は（１１０）であり、これを活性層用ウェーハとした。また、他方のシリコンウェーハの結晶方位を（１００）とし、これを支持層用ウェーハとした。両方とも、ボロンドープしたp型シリコンであり、比抵抗は1〜20Ωcmのものを使用した。
(100)ウェーハに対し、酸化雰囲気中にて1000℃，５ｈの処理を施し、厚さ：150nmの酸化膜を成膜した。
次に、活性層用ウェーハである（110）ウェーハの表面から、酸素イオン注入を加速電圧：180 keVで実施した。この酸素イオン注入は２段階に分けて行い、１回目のイオン注入は、基板温度を200〜600℃とし、ドーズ量を１×1016〜１×1018atoms/cm2の範囲で変化させて行った。また、２回目のイオン注入は、基板温度を室温から200℃未満とし、ドーズ量を１×1014〜５×1016atoms/cm2の範囲で変化させて行った。
その結果、活性層用ウェーハの表面から約400nmの深さ位置に酸素イオン注入層が形成された。
ついで、活性層用ウェーハに対し、アルゴンガス雰囲気中にて1200℃、１時間の熱処理を施して、酸素イオン注入層の形態を比較的連続な状態とした。
ついで、両ウェーハにSC1，HF，O3洗浄を施して、貼り合せ面上のパーティクルを除去した後、両ウェーハを貼り合わせた。
その後、貼り合わせ界面を強固に結合するために、酸化性ガス雰囲気中で1100℃、２時間の熱処理を行った。
次に、研削装置を用いて、貼り合わせウェーハの活性層用ウェーハを、その表面から所定の厚さ分だけ研削した。すなわち、酸素イオン注入層の表面側に活性層用ウェーハの一部（膜厚略５μm）だけを残す研削処理を施した。
ついで、砥粒（シリカ）濃度が１質量％以下の砥粒を含む研磨剤を供給しながら、研削後の貼り合わせウェーハの表面を研磨し、酸素イオン注入層を露出させた。研磨剤としては、砥粒濃度が１質量％以下であるアルカリ性溶液を使用した。このアルカリ性溶液は、有機アルカリ溶液であり、アミンを主成分としたもの（例えばピペラジン、エチレンジアミン等）である。
なお、得られた酸素イオン注入層は、貼り合わせウェーハの面内に均一に形成されており、その結果、面内に均一に形成された酸素イオン注入層が露出することが確認された。
その後、貼り合わせウェーハに対し、酸化性雰囲気中にて、温度：950℃、0.5時間のウェット酸化処理を施した。その結果、酸素イオン注入層の露出面に150nm厚さの酸化膜が形成された。次に、この酸化膜をHFエッチング（HF液組成：10％、温度：20℃）により除去した。これにより、酸化膜除去後、露出した活性層の厚さが面内にて均一化され、かつ薄膜化された。
次に、貼り合わせウェーハを以下の処理により洗浄した。まず、オゾン濃度が５ppmの溶存オゾン水溶液に、次に純水に対して有機酸としてクエン酸を0.06質量％混合した水溶液に、そしてフッ酸を0.05質量％添加した水溶液に、その後純水に対して有機酸であるクエン酸を0.6質量％添加した水溶液に、最後にオゾン濃度が５ppmの室温の溶存オゾン水溶液に、それぞれ浸漬した。処理時間は各々５分、温度は室温とした。この洗浄処理により、貼り合わせウェーハの表面から金属不純物およびパーティクルを除去した。
上記の洗浄後、アルゴンガス雰囲気中にて1200℃、１時間の熱処理を施して、貼り合わせウェーハを完成させた。
このようにして得られた活性層の膜厚は100〜200nmであり、面内での膜厚分布のばらつきは10〜20％以内であった。
実施例２
絶縁膜（酸化膜）を介さずに、（１１０）活性層用ウェーハと（１００）支持層用ウェーハを貼り合せること以外は、実施例１と同じ条件で貼り合わせウェーハを作製した。
このようにして得られた活性層の膜厚は100〜200nmであり、面内での膜厚分布のばらつきは10〜20％以内であった。
次に、実施例１および実施例２で得られた貼り合わせウェーハの欠陥密度について調査した。
実施例１の絶縁膜を介した場合と、実施例２の絶縁膜なしの場合とでは、生成する欠陥の形態が異なる。
図２(a)，(b)にそれぞれ、実施例１および実施例２で得たウェーハ表面に発生した結晶欠陥の光学顕微鏡写真を示す。酸化膜を介した貼り合せ（実施例１）の場合、欠陥は楕円状（直径：100〜500μm）で観察され、楕円状欠陥の中には酸化膜が観察される。一方、酸化膜を介さない貼り合せ（実施例２）の場合には、ライン状（長さ：10〜100μm）で欠陥が観察される。これらの欠陥はいずれも、集光灯下での目視外観により、輝点として観察することが可能である。
ライン状欠陥の断面TEM観察を行った結果、図３に示すように、Top層が喪失していることが確認された。また、実施例１および実施例２の欠陥密度は、酸化膜の有無によらず、酸素イオン注入条件に同様の傾向で依存しており、両例ともに主な欠陥発生機構は同じであり、酸素イオン注入がその欠陥の原因と考えられる。
楕円状・ライン状の欠陥形態の違いは、酸化膜の有無に起因するもので、貼り合せプロセスにおいて活性層に導入された欠陥が、最終工程のArアニールにて選択的にエッチングされ、酸化膜がない場合には、欠陥の形状のままエッチングされ、一方酸化膜付きの場合には、酸化膜中のSiO2とSiが反応し、蒸気圧の低いSiOxとなってエッチングが進むため、サイズの大きな楕円状に変化したものと推定される。
各条件で得られた300mmウェーハの1/4の領域を、集光灯下において目視外観にて輝点の個数を計測し、欠陥密度を評価した。
得られた結果を図４に示す。
同図に示したとおり、本発明に従って酸素イオンの注入を２回に分け、第１の酸素イオン注入を、基板温度：200〜600℃、ドーズ量：２×1016〜５×1017atoms/cm2の条件で、また第２の酸素イオン注入を、基板温度：200℃未満、ドーズ量：１×1015〜２×1016atoms/cm2の条件で行った場合には、絶縁膜の有無にかかわらず、欠陥密度は１個/cm2未満の極めて低い値であった。
本発明のプロセスフローを示す図である。 (a)は実施例１で得たウェーハ表面に発生した楕円状の結晶欠陥、(b)は実施例２で得たウェーハ表面に発生したライン状の結晶欠陥の光学顕微鏡写真である。 ライン状欠陥の断面TEM観察写真である。 第１の酸素イオン注入時のドーズ量および第２の酸素イオン注入時のドーズ量がウェーハの欠陥密度に及ぼす影響を示した図である。

Claims (2)

  1. 活性層用ウェーハと支持層用ウェーハとを、絶縁膜を介して、または介さずに直接、貼り合わせたのち、活性層用ウェーハを減厚化することからなる貼り合わせウェーハの製造方法であって、
    (1) 200℃以上の状態の活性層用ウェーハに酸素イオンをドーズ量：２×1016〜５×1017atoms/cm2で注入する第１注入工程と、この第１注入工程に引き続き、該活性層用ウェーハを200℃未満にした状態で酸素イオンをドーズ量：１×1015〜２×1016atoms/cm2で注入する第２注入工程との少なくとも2工程により、上記活性層用ウェーハ内に酸素イオン注入層を形成する工程、
    (2) 上記活性層用ウェーハに対し、非酸化性雰囲気中にて1000℃以上の温度で熱処理を施す第一の熱処理工程、
    (3) 上記活性層用ウェーハと上記支持層用ウェーハとを、直接または絶縁膜を介して貼り合わせる貼り合せ工程、
    (4) 貼り合わせ強度を向上させるための第二の熱処理工程、
    (5) 貼り合わせウェーハの活性層用ウェーハ部分を減厚化し、酸素イオン注入層を露出させる露出工程、
    (6) 上記貼り合せウェーハの活性層用ウェーハ部分の酸素イオン注入層を除去する工程、および
    (7) 上記貼り合せウェーハの活性層用ウェーハ部分の表面を平坦化及び／または薄膜化する工程
    の時系列的結合になることを特徴とする、貼り合わせウェーハの製造方法。
  2. 前記貼り合わせウェーハの各ウェーハ面の結晶方位が、（１００），（１１０）または（１１１）のいずれかの組み合わせであることを特徴とする請求項１記載の貼り合わせウェーハの製造方法。
JP2008012459A 2008-01-23 2008-01-23 貼り合わせウェーハの製造方法 Pending JP2009176860A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008012459A JP2009176860A (ja) 2008-01-23 2008-01-23 貼り合わせウェーハの製造方法
KR1020090005116A KR20090081335A (ko) 2008-01-23 2009-01-21 접합 웨이퍼의 제조 방법
TW098102610A TW200947530A (en) 2008-01-23 2009-01-22 Method for producing bonded wafer
US12/321,725 US20090186464A1 (en) 2008-01-23 2009-01-22 Method for producing bonded wafer
FR0950401A FR2926670A1 (fr) 2008-01-23 2009-01-23 Procede de production d'une tranche liee
CNA2009100061076A CN101494177A (zh) 2008-01-23 2009-01-23 用于生产键合晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008012459A JP2009176860A (ja) 2008-01-23 2008-01-23 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2009176860A true JP2009176860A (ja) 2009-08-06

Family

ID=40863216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012459A Pending JP2009176860A (ja) 2008-01-23 2008-01-23 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US20090186464A1 (ja)
JP (1) JP2009176860A (ja)
KR (1) KR20090081335A (ja)
CN (1) CN101494177A (ja)
FR (1) FR2926670A1 (ja)
TW (1) TW200947530A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9293330B2 (en) * 2013-08-28 2016-03-22 Infineon Technologies Ag Method for producing a semiconductor
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN110767541A (zh) * 2019-10-28 2020-02-07 苏师大半导体材料与设备研究院(邳州)有限公司 一种晶圆键合方法
CN116053191B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅衬底及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法
JP2007027475A (ja) * 2005-07-19 2007-02-01 Shin Etsu Handotai Co Ltd 直接接合ウエーハの製造方法
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830290B2 (ja) * 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法
JP2007027475A (ja) * 2005-07-19 2007-02-01 Shin Etsu Handotai Co Ltd 直接接合ウエーハの製造方法
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Also Published As

Publication number Publication date
CN101494177A (zh) 2009-07-29
US20090186464A1 (en) 2009-07-23
FR2926670A1 (fr) 2009-07-24
TW200947530A (en) 2009-11-16
KR20090081335A (ko) 2009-07-28

Similar Documents

Publication Publication Date Title
US7713842B2 (en) Method for producing bonded wafer
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP3762144B2 (ja) Ｓｏｉ基板の作製方法
US7582540B2 (en) Method for manufacturing SOI wafer
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP2009032972A (ja) 貼り合わせウエーハの製造方法
US8048769B2 (en) Method for producing bonded wafer
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924